CN117895966A - 隔离收发器 - Google Patents

Abstract

本申请提供一种隔离收发器，涉及信号传输技术领域。该隔离收发器包括：发射模块、两个电容以及接收模块，发射模块包括编码器、第一驱动器和第二驱动器，接收模块包括第一接收器、第二接收器和解码器；编码器的输入端接收输入信号，编码器的两个输出端分别连接第一驱动器和第二驱动器的输入端，第一驱动器的输出端和第二驱动器的输出端分别连接两个电容的一侧电容极板；第一接收器的两个输入端和第二接收器的两个输入端交叉连接两个电容的另一侧电容极板，第一接收器的输出端连接第二接收器的禁用端口和解码器，第二接收器的输出端连接第一接收器的禁用端口和解码器；解码器用于输出解码信号。本申请可以避免伴生脉冲的干扰，保证信号可靠。

Description

隔离收发器

技术领域

本发明涉及信号传输技术领域，具体而言，涉及一种隔离收发器。

背景技术

隔离收发器是采用电容隔离信号发射器和信号接收器，以进行信号传输的器件。

隔离收发器需要传输上升沿信号和下降沿信号，由于电容在接收端存在一定的接地电阻和电容，当信号发射器输入一个脉冲信号时，上升沿和下降沿分别会在信号接收器的电容电阻网络上产生相应的RC放电，放电时间由其时间常数t＝R*C决定。

当时间常数和输入脉冲信号宽度相当时，会在信号接收器上产生的信号脉冲后面会紧随一个幅值较大相位相反的伴生脉冲，当伴生脉冲的幅值超过接收器的阈值电压后，信号接收器会将伴生脉冲识别为信号脉冲，容易造成解码错误。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种隔离收发器，以便避免伴生脉冲的干扰，保证信号可靠。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种隔离收发器，所述隔离收发器包括：发射模块、两个电容以及接收模块，所述发射模块包括：编码器、第一驱动器和第二驱动器，所述接收模块包括：第一接收器、第二接收器以及解码器；

所述编码器的输入端用于接收输入信号，所述编码器的第一输出端连接所述第一驱动器的输入端，所述编码器的第二输出端连接所述第二驱动器的输入端，所述第一驱动器的输出端和所述第二驱动器的输出端分别连接两个电容的一侧电容极板；

所述第一接收器的第一输入端和所述第二接收器的第二输入端连接一个电容的另一侧电容极板，所述第一接收器的第二输入端和所述第二接收器的第一输入端连接另一个电容的另一侧电容极板，所述第一接收器的输出端连接所述第二接收器的禁用端口，所述第二接收器的输出端连接所述第一接收器的禁用端口；

所述第一接收器的输出端和所述第二接收器的输出端还连接所述解码器的输入端，所述解码器的输出端用于输出解码信号。

可选的，所述编码器、所述第一驱动器和所述第二驱动器封装为发射芯片，所述第一接收器、所述第二接收器和所述解码器封装为接收芯片，所述发射芯片、所述接收芯片和所述两个电容封装为塑封体。

可选的，所述塑封体内封装有：第一极板、第二极板、第三极板、第四极板、第一基岛、第二基岛、所述发射芯片和所述接收芯片；

所述第一极板和第二极板构成一个电容，所述第三极板和所述第四极板构成另一个电容；

所述发射芯片的输入端通过键合线连接连筋，以接收输入信号，所述发射芯片的电源端通过键合线连接连筋，以连接供电电源，所述发射芯片的接地端通过键合线连接连筋，以连接接地信号，所述发射芯片的第一输出端通过键合线和所述第一极板的假连筋连接，所述发射芯片的第二输出端通过键合线和所述第三极板的假连筋连接；

所述接收芯片的第一输入端通过键合线和第二极板的假连筋连接，所述接收芯片的第二输入端通过键合线和所述第四极板的假连筋连接，所述发射芯片的输出端通过键合线连接连筋，以输出解码信号，所述接收芯片的电源端通过键合线连接连筋，以连接供电电源，所述接收芯片的接地端通过键合线连接连筋，以连接接地信号。

可选的，所述第一极板的假连筋和所述第三极板的假连筋沿第一方向被压弯，所述第二极板的假连筋和所述第四极板的假连筋沿第二方向被压弯，所述第一方向和所述第二方向为相反方向。

可选的，所述第一极板和所述第二极板、所述第三极板和所述第四极板之间的距离为100μm-1500μm。

可选的，所述第一极板和所述第二极板之间、所述第三极板和所述第四极板之间设置有聚酰亚胺薄膜。

可选的，所述第一接收器和所述第二接收器均为：具有禁用功能的比较器电路，所述比较器电路的第一输入端和第二输入端为每个接收器的第一输入和第二输入端，所述比较器电路的禁用端口为所述每个接收器的禁用端口，所述比较器电路的输出端为所述每个接收器的输出端。

可选的，所述比较器电路包括：时序电路、第一比较器和数字逻辑电路；

所述时序电路的输入端为所述比较器电路的禁用端口，所述时序电路的输出端连接所述数字逻辑电路的第一输入端；

所述第一比较器的第一输入端为所述比较器电路的第一输入端，所述第一比较器的第二输入端为所述比较器电路的第二输入端，所述第一比较器的输出端连接所述数字逻辑电路的第二输入端，所述数字逻辑电路的输出端为所述比较器电路的输出端。

可选的，所述数字逻辑电路包括：反相器和或非门；

所述或非门的第一输入端为所述数字逻辑电路的第一输入端，所述反相器的输入端为所述数字逻辑电路的第二输入端，所述反相器的输出端连接所述或非门的第二输入端，所述或非门的输出端为所述数字逻辑电路的输出端。

可选的，所述比较器电路包括：第二比较器和偏置电流；

所述偏置电流连接所述第二比较器的供电端，所述偏置电流的控制端为所述比较器电路的禁用端口，所述第二比较器的第一输入端为所述比较器电路的第一输入端，所述第二比较器的第二输入端为所述比较器电路的第二输入端，所述第二比较器的输出端为所述比较器电路的输出端。

本申请的有益效果是：

本申请提供一种隔离收发器，该隔离收发器包括发射模块、两个电容和接收模块，两个电容构成差分电容对，通过电场耦合的方式向接收模块传输脉冲信号，接收模块包括交叉禁用的第一接收器、第二接收器以及解码器，由第一接收器接收第一极性脉冲信号，由第二接收器接收第二极性脉冲信号，在第一接收器根据第一极性脉冲信号输出第一接收信号期间，第二接收器禁止根据第二极性脉冲信号输出第二接收信号；在第二接收器根据第二极性脉冲信号输出第二接收信号期间，第一接收器禁止根据第一极性脉冲信号输出第一接收信号，避免了伴生脉冲信号的干扰，保证了信号传输的准确性和可靠性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为现有的隔离收发器的工作原理图；

图2为现有隔离收发器的信号传输波形图；

图3为本申请实施例提供的隔离收发器的示意图一；

图4为本申请实施例提供的塑封体的结构示意图一；

图5为本申请实施例提供的塑封体的结构示意图二；

图6为本申请实施例提供的塑封体的结构示意图三；

图7为本申请实施例提供的塑封体的结构示意图四；

图8为本申请实施例提供的塑封体的结构示意图五；

图9为本申请实施例提供的塑封体的结构示意图六；

图10为本申请实施例提供的塑封体的结构示意图七；

图11为本申请实施例提供的隔离收发器的一种信号传输波形图；

图12为本申请实施例提供的隔离收发器的另一种信号传输波形图；

图13为本申请实施例提供的比较器电路的示意图一；

图14为本申请实施例提供的比较器电路的原理图一；

图15为本申请实施例提供的比较器电路的原理图二；

图16为本申请实施例提供的比较器电路的示意图二。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，若出现术语“上”、“下”、等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。

请参考图1，为现有的隔离收发器的工作原理图，如图1所示，隔离收发器采用第一电容和第二电容隔离信号发射器和信号接收器，电容在接收端存在一定的接地电阻和电容构成的RC网络，当信号发射器输入一个脉冲信号时，上升沿和下降沿分别会在信号接收器的电容电阻网络上产生相应的RC放电，放电时间由其时间常数t＝R*C决定。

当时间常数和输入脉冲信号宽度相当时，会在信号接收器上产生的信号脉冲后面会紧随一个幅值较大相位相反的伴生脉冲，当伴生脉冲的幅值超过接收器的阈值电压后，信号接收器会将伴生脉冲识别为信号脉冲，容易造成解码错误。

示例的，请参考图2，为现有隔离收发器的信号传输波形图，如图2所示，正脉冲信号的伴生负脉冲信号，或者负脉冲信号的伴生正脉冲信号会被误判为一个脉冲信号，导致输出信号的识别错误。

基于此，本申请拟提供一种隔离收发器，该隔离收发器包括发射模块、两个电容和接收模块，两个电容构成差分电容对，通过电场耦合的方式向接收模块传输脉冲信号，接收模块包括交叉禁用的第一接收器、第二接收器以及解码器，由第一接收器接收第一极性脉冲信号，由第二接收器接收第二极性脉冲信号，在第一接收器根据第一极性脉冲信号输出第一接收信号期间，第二接收器禁止根据第二极性脉冲信号输出第二接收信号；在第二接收器根据第二极性脉冲信号输出第二接收信号期间，第一接收器禁止根据第一极性脉冲信号输出第一接收信号，避免了伴生脉冲信号的干扰，保证了信号传输的准确性和可靠性。

请参考图3，为本申请实施例提供的隔离收发器的示意图一，如图3所示，隔离收发器包括：发射模块10、两个电容20以及接收模块30，发射模块10包括：编码器11、第一驱动器12和第二驱动器13，接收模块30包括：第一接收器31、第二接收器32以及解码器33。

编码器11的输入端用于接收输入信号，编码器11的第一输出端连接第一驱动器12的输入端，编码器11的第二输出端连接第二驱动器13的输入端，第一驱动器12的输出端和第二驱动器13的输出端分别连接两个电容20的一侧电容极板；第一接收器31的第一输入端和第二接收器32的第二输入端连接一个电容的另一侧电容极板，第一接收器31的第二输入端和第二接收器32的第一输入端连接另一个电容的另一侧电容极板，第一接收器31的输出端连接第二接收器32的禁用端口，第二接收器32的输出端连接第一接收器31的禁用端口；第一接收器31的输出端和第二接收器32的输出端还连接解码器33的输入端，解码器33的输出端用于输出解码信号。

在本实施例中，编码器11用于对输入信号进行编码，得到第一编码信号和第二编码信号，第一驱动器12基于第一编码信号输出第一驱动信号，第二驱动器13基于第二编码信号输出第二驱动信号，基于第一驱动信号和第二驱动信号在电容C1的一侧电容极板上形成具有上升沿和下降沿的短脉冲，以在电容C1和电容C2的另一侧电容极板上产生正脉冲信号和伴生的负脉冲信号；或者，在电容C2的一侧电容极板上形成具有上升沿和下降沿的短脉冲，以在电容C1和电容C2的另一侧电容极板上产生负脉冲信号和伴生的正脉冲信号；或者，在电容C1的一侧电容极板和电容C2的一侧电容极板上不产生短脉冲，使电容C1和C2的另一侧电容极板之间没有脉冲信号。

其中，正脉冲信号为电容C1和电容C2的另一侧电容极板的电压差值为正的脉冲信号；负脉冲信号为电容C1和电容C2的另一侧电容极板的电压差值为负的脉冲信号。

在一些实施例中，可以根据输入信号的高低电平转换，以及高低电平维持，输出不同的第一驱动信号和第二驱动信号。

示例的，若输入信号从低电平转换为高电平(或者从高电平转换为低电平)，第一驱动信号和第二驱动信号使电容C1的一侧电容极板上形成短脉冲；若输入信号从高电平转换为低电平(或者从低电平转换为高电平)，第一驱动信号和第二驱动信号使电容C2的一侧电容极板上形成短脉冲；若输入信号维持低电平或高电平，则第一驱动信号和第二驱动信号使电容C1和C2的一侧电容极板之间无脉冲。

在一些实施例中，第一驱动器12和第二驱动器13均有逐级增加电流能力的反相器组成。

第一接收器31的第一输入端和第二输入端分别连接两个电容20的另一侧电容极板，以通过两个电容20接收第一极性脉冲信号，并根据第一极性脉冲信号输出第一接收信号OUT1和第二禁用信号。

第二接收器32的第一输入端和第二输入端分别连接连接两个电容20的另一侧电容极板，以通过两个电容20接收第二极性脉冲信号，并根据第二极性脉冲信号输出第二接收信号OUT2和第一禁用信号。

其中，同一个电容的另一侧电容极板连接第一接收器31和第二接收器32相反的输入端。

示例的，两个电容20与第一接收器31和第二接收器32具有两种连接方式，第一种连接方式为：电容C1的另一侧电容极板与第一接收器31的同相输入端V+和第二接收器32的反相输入端V-连接，电容C2的另一侧电容极板与第一接收器31的反相输入端V-和第二接收器32的同相输入端V+连接，基于这种连接方式，第一接收器31通过两个电容20接收到的第一极性脉冲信号为正脉冲信号，第二接收器32通过两个电容20接收到的第二极性脉冲信号为负脉冲信号。

第二种连接方式为：电容C1的另一侧电容极板与第一接收器31的反相输入端V-和第二接收器32的同相输入端V+连接，电容C2的另一侧电容极板与第一接收器31的同相输入端V+和第二接收器32的反相输入端V-连接，基于这种连接方式，第一接收器31通过两个电容20接收到的第一极性脉冲信号为负脉冲信号，第二接收器32通过两个电容20收到的第二极性脉冲信号为正脉冲信号。

第一接收器31的输出端连接第二接收器32的禁用端口DIS，以在第一接收器31输出第一接收信号期间，通过第二禁用信号禁止第二接收器32输出第二接收信号。

第二接收器32的输出端连接第一接收器31的禁用端口DIS，以在第二接收器32输出第二接收信号期间，通过第一禁用信号禁止第一接收器31输出第一接收信号。

以第一接收器31为例，对第一接收器31和第二接收器32的禁用端口的功能进行说明。

当禁用端口为第一控制电平时，不论第一接收器31的同相输入端和反相输入端之间的差分电压是否大于第一接收器31的阈值电压，第一接收器31的输出均保持为第一输出电平。

当禁用端口为第二控制电平时，若第一接收器31的同相输入端和反相输入端之间的差分电压大于第一接收器31的阈值电压，第一接收器31的输出为第二输出电平；若第一接收器31的同相输入端和反相输入端之间的差分电压小于第一接收器31的阈值电压，第一接收器31的输出为第一输出电平。

示例的，第一控制电平可以为高电平，第二控制电平可以为低电平，第一输出电平可以为低电平，第二输出电平可以为高电平。

第二接收器32的禁用端口的功能与第一接收器31完全相同，在此不再赘述。

当两个电容20产生第一极性脉冲信号，以及伴生的第二极性脉冲信号时，第一接收器31根据第一极性脉冲信号输出第一接收信号OUT1和高电平的第二禁用信号，第一接收信号OUT1是脉宽为T1的脉冲信号，高电平的第二禁用信号使得第二接收器32无法根据伴生的第二极性脉冲信号输出第二接收信号，避免了伴生的第二极性脉冲信号的干扰。

其中，高电平的第二禁用信号的持续时间td2大于第一极性脉冲信号和伴生的第二极性脉冲信号的持续时间，之后，第二禁用信号变为低电平。

当两个电容20产生第二极性脉冲信号，以及伴生的第一极性脉冲信号时，第二接收器32根据第二极性脉冲信号输出第二接收信号OUT2和高电平的第一禁用信号，第二接收信号OUT2是脉宽为T2的脉冲信号，高电平的第一禁用信号使得第一接收器31无法根据伴生的第一极性脉冲信号输出第一接收信号，避免了伴生的第一极性脉冲信号的干扰。

其中，高电平的第一禁用信号的持续时间td1大于第二极性脉冲信号和伴生的第一极性脉冲信号的持续时间，之后，第一禁用信号变为低电平。

解码器33同时连接第一接收器31和第二接收器32的输出端，由于第一接收器31和第二接收器32的交叉禁用，解码器33根据第一接收信号或者第二接收信号输出解码信号。

具体的，解码器33根据接收到的接收信号，以及预先定义的接收信号和解码信号的对应关系，输出对应的解码信号，其中，若解码器33接收到第一接收信号，则输出第一解码信号，若解码器33接收到第二接收信号，则输出第二解码信号，若解码器33未接收到第一接收信号和第二接收信号，则保持当前输出信号不变。

在一些实施例中，输入信号的高低电平的转换与两个电容20的一侧电容极板上产生短脉冲的端口、两个电容20的另一侧电容极板上产生的脉冲信号的极性具有对应关系，脉冲信号的极性与接收器具有对应关系，因此，可以根据这些对应关系，建立接收信号与解码信号的对应关系。

示例的，若该隔离收发器为：当输入信号从低电平转换至高电平时，电容C1的一侧电容极板产生短脉冲，该电容C1的一侧电容极板的短脉冲在两个电容20的另一侧电容极板上生成正极性脉冲信号；若输入信号从高电平转换至低电平时，电容C2的一侧电容极板产生短脉冲，该电容C2的一侧电容极板的短脉冲在两个电容20的另一侧电容极板上生成负极性脉冲信号。

电容C1的另一侧电容极板连接第一接收器31的正相输入端和第二接收器32的反相输入端，电容C2的一侧电容极板连接第一接收器31的反相输入端和第二接收器32的正相输入端，此时第一接收器31会根据正极性脉冲信号输出第一接收信号，第二接收器32会根据负极性脉冲信号输出第二接收信号，则确定接收信号与解码信号的对应关系为：第一接收信号对应高电平信号，第二接收信号对应低电平信号。

当解码器33接收到第一接收器31根据正极性脉冲信号输出的第一接收信号后，生成高电平解码信号，当解码器33接收到第二接收器32根据负极性脉冲信号输出的第二接收信号后，生成从低电平解码信号。

在一些实施例中，解码器33可以包括：RS锁存器，RS锁存器的S端和R端分别连接第一接收器31的输出端和第二接收器32的输出端，分别用于接收第一接收信号和第二接收信号，其中，当S端接收到接收信号时，RS锁存器输出高电平信号，当R端接收到接收信号时，RS锁存器输出低电平信号，因此，可以根据接收信号与高低电平信号的对应关系，确定RS锁存器的S端和R端与第一接收器31和第二接收器32的连接关系。

若第一接收信号对应高电平信号，第二接收信号对应低电平信号，则RS锁存器的S端连接第一接收器31的输出端，用于接收第一接收信号，RS锁存器的R端连接第二接收器32的输出端，用于接收第二接收信号。

上述实施例提供的隔离收发器，该隔离收发器的接收模块为交叉禁用的第一接收器和第二接收器，由第一接收器接收第一极性脉冲信号，由第二接收器接收第二极性脉冲信号，在第一接收器根据第一极性脉冲信号输出第一接收信号期间，第二接收器禁止根据第二极性脉冲信号输出第二接收信号；在第二接收器根据第二极性脉冲信号输出第二接收信号期间，第一接收器禁止根据第一极性脉冲信号输出第一接收信号，避免了伴生脉冲信号的干扰，保证了信号传输的准确性和可靠性。

在一种可能的实现方式中，编码器、第一驱动器和第二驱动器封装为发射芯片，第一接收器、第二接收器和解码器封装为接收芯片，发射芯片、接收芯片和两个电容封装为塑封体。

在本实施例中，将编码器、第一驱动器和第二驱动器封装为发射芯片，发射芯片包括：电源端、接地端、输入端、第一输出端和第二输出端，其中，电源端用于接收供电电源，接地端用于连接接地信号，输入端用于接收输入信号，第一输出端连接电容C1的一侧电容极板，用于输出第一驱动信号，第二输出端连接电容C2的另一侧电容极板，用于输出第二驱动信号。

将第一接收器、第二接收器和解码器封装为接收芯片，接收芯片包括：电源端、接地端、第一输入端、第二输入端和输出端，第一输入端用于连接电容C1的另一侧电容极板，第二输入端用于连接电容C2的另一侧电容极板，输出端用于输出解码信号。

对发射芯片、接收芯片和两个电容按照对应的连接关系进行连接后，将其封装为一个塑封体，该塑封体可以实现隔离收发器的功能。

在一种可能的实现方式中，请参考图4，为本申请实施例提供的塑封体的结构示意图一，请参考图5，为本申请实施例提供的塑封体的结构示意图二，如图4和图5所示，塑封体内封装有：第一极板41、第二极板42、第三极板43、第四极板44、第一基岛45、第二基岛46、发射芯片47和接收芯片48。

第一极板41和第二极板42构成一个电容，第三极板43和第四极板44构成另一个电容；发射芯片47的输入端IN通过键合线连接连筋，以接收输入信号，发射芯片47的电源端VDD通过键合线连接连筋，以连接供电电源，发射芯片47的接地端GND通过键合线连接连筋，以连接接地信号，发射芯片的第一输出端通过键合线和第一极板41的假连筋连接，发射芯片47的第二输出端通过键合线和第三极板43的假连筋连接。

接收芯片48的第一输入端通过键合线和第二极板42的假连筋连接，接收芯片48的第二输入端通过键合线和第四极板44的假连筋连接，发射芯片47的输出端OUT通过键合线连接连筋，以输出解码信号，接收芯片48的电源端VDD通过键合线连接连筋，以连接供电电源，所述接收芯片的接地端GND通过键合线连接连筋，以连接接地信号。

在本实施例中，第一极板41和第二极板42构成电容C1，第一极板41为电容C1的一侧电容极板，第二极板C2为电容C1的另一侧电容极板，第三极板43和第四极板44构成电容C2，第三极板43为电容C2的一侧电容极板，第四极板44为电容C2的另一侧电容极板。

发射芯片47的输入端IN接收输入信号，发射芯片47的第一输出端用于输出第一驱动信号，发射芯片的第二输出端用于输出第二驱动信号，以在第一极板41上产生具有上升沿和下降沿的短脉冲，以在第二极板42和第四极板44上产生正脉冲信号和伴生的负脉冲信号；或者，在第三极板43上形成具有上升沿和下降沿的短脉冲，以在第二极板42和第四极板44上产生负脉冲信号和伴生的正脉冲信号；或者，在第一极板41和第三极板43上不产生短脉冲，使第二极板42和第四极板44之间没有脉冲信号。

接收芯片48的第一输入端连接第二极板42，接收芯片48的第二输入端连接第四极板44，当第二极板42和第四极板44上产生第一极性脉冲信号，以及伴生的第二极性脉冲信号时，接收芯片48的输出端用于输出第一解码信号；当第二极板42和第四极板44上产生第二极性脉冲信号，以及伴生的第一极性脉冲信号时，接收芯片48的输出端用于输出第二解码信号。

在一些实施例中，请参考图6，为本申请实施例提供的塑封体的结构示意图三，如图6所示，第一极板41的假连筋和第三极板43的假连筋沿第一方向被压弯，第二极板42的假连筋和第四极板44的假连筋沿第二方向被压弯，第一方向和所述第二方向为相反方向。

在本实施例中，通过将与电容C1的第一极板41和电容C2的第三极板43所连接的假连筋沿第一方向被压弯，将与电容C1的第二极板42和电容C2的第四极板44所连接的假连筋沿第二方向被压弯，并将第一极板41和第三极板43、以及第二极板42和第四极板44分别向预设的对称轴中心移动，使得第一极板41与第二极板42沿对称轴中心对齐，第三极板43和第四极板44沿对称轴中心对齐。

请参考图7，为本申请实施例提供的塑封体的结构示意图四，如图7所示，将第一极板41、第二极板42、第三极板43、第四极板44、第一基岛45、第二基岛46、发射芯片47、接收芯片48及其用于连接的连筋、假连筋、键合线进行塑封，形成塑封体，其中，连筋和假连筋的部分裸露在塑封体的外部，第一极板41和第二极板42、第三极板43和第四极板44均沿垂直于塑封体表面的方向对齐。

请参考图8，为本申请实施例提供的塑封体的结构示意图五，如图8所示，由于假连筋仅在塑封体内部通过键合线将发射芯片或接收芯片与对应的极板相连接，不需要与外接进行电连接，因此，对于裸露在塑封体外部的假连筋可以进行切除；由于连筋通过为发射芯片或接收芯片提供电源或者接地、以及与外部进行信号传输，因此，需要将连接裸露在塑封体的外部。

请参考图9，为本申请实施例提供的塑封体的结构示意图六，如图9所示，通过对连筋进行压弯处理形成引脚，以便可以用于与PCB板的焊接。

在一种可能的实现方式中，第一极板和第二极板、第三极板和第四极板之间的距离为100μm-1500μm。

在本实施例中，位于塑封体内的电容的极板之间的间距100μm-1500μm，提供具有大间距的电容，可以提高整个塑封后的隔离收发器的耐压能力。

在一种可能的实现方式中，请参考图10，为本申请实施例提供的塑封体的结构示意图七，如图10所示，第一极板和第二极板之间、第三极板和第四极板之间设置有聚酰亚胺薄膜。

在本实施例中，在电容的极板之间设置聚酰亚胺薄膜，可以进一步提高整个塑封后的隔离收发器的耐压能力。

上述实施例提供的隔离收发器，通过将编码器、第一驱动器和第二驱动器封装为发射芯片，将第一接收器、第二接收器和解码器封装为接收芯片，将发射芯片、接收芯片和两个电容封装为塑封体，可以有效减小隔离收发器的面积，节约成本，提高隔离收发器的耐压能力。

在一种可能的实现方式中，编码器11的输入端用于对输入信号进行编码，得到多个状态下的第一编码信号和第二编码信号，编码器11的第一输出端连接第一驱动器12，以使得第一驱动器12基于多个状态下的第一编码信号输出多个状态下的第一驱动信号；编码器11的第二输出端连接第二驱动器13，以使得第二驱动器13基于多个状态下的第二编码信号输出多个状态下的第二驱动信号。

在本实施例中，由编码器11对输入信号进行编码，并根据输入信号的电平状态，输出多个状态下的第一编码信号和第二编码信号。其中，多个状态可以包括：输入信号从高电平转换为低电平的状态、从低电平转换为高电平的状态、维持低电平或高电平的状态，三种状态下所输出的第一编码信号和第二编码信号不同。

第一驱动器12和第二驱动器13基于三种状态下的第一编码信号和第二编码信号输出三种状态下的第一驱动信号和第二驱动信号，三种状态下的第一驱动信号和第二驱动信号使得电容C1的一侧电容极板或者电容C2的一侧电容极板上形成具有上升沿和下降沿的短脉冲，或者，使电容C1和C2的一侧电容极板之间无脉冲。

在一些实施例中，多个状态包括：第一状态、第二状态和第三状态。

其中，第一状态下的第一驱动信号和第二驱动信号为同相驱动信号；第二状态下的第一驱动信号和第二驱动信号为反相驱动信号；第二状态和第三状态下的第一驱动信号为反相驱动信号，第二状态和第三状态下的第二驱动信号为反相驱动信号。

在本实施例中，第一状态下的第一驱动信号和第二驱动信号均为高电平或低电平，当第一驱动信号和第二驱动信号均为高电平或低电平时，电容C1和C2的一侧电容极板之间的电压相等，没有脉冲信号传输到电容C1和C2的另一侧电容极板之间。

第二状态下的第一驱动信号和第二驱动信号为反相驱动信号，即若第一驱动信号为高电平，则第二驱动信号为低电平，或者，若第一驱动信号为低电平，则第二驱动信号为高电平。

第三状态下的第一驱动信号和第二驱动信号也是反相驱动信号，第一驱动信号在第二状态和第三状态下反相，第二驱动信号在第二状态和第三状态下也反相，即若第二状态下第一驱动信号为高电平，第二驱动信号为低电平，则第三状态下第一驱动信号为低电平，第二驱动信号为高电平；或者若第二状态下第一驱动信号为低电平，第二驱动信号为高电平，则第三状态下第一驱动信号为高电平，第二驱动信号为低电平。

编码器11可以根据输入信号的电平状态驱动第一驱动器12和第二驱动器13在第一状态、第二状态和第三状态之间切换，以使得电容C1的一侧电容极板和电容C2的一侧电容极板的电压发生改变，从而在电容C1和C2的另一侧电容极板之间产生不同极性的脉冲信号。

在一种可能的实现方式中，编码器用于在输入信号从第一逻辑电平变为第二逻辑电平，输出第二状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器进入第二状态；或者，编码器用于在输入信号从第二逻辑电平变为第一逻辑电平，输出第三状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器进入第三状态。

在本实施例中，当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13进入第二状态，输出反相的第一驱动信号和第二驱动信号；当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13进入第三状态，输入反相的第一驱动信号和第二驱动信号。

为了使得电容C1或C2的一侧电容极板上可以产生具有上升沿和下降沿的短脉冲，第一驱动器12和第二驱动器除了在输入信号的逻辑电平切换时进入第二状态或者第三状态，还需要使第一驱动器和第二驱动器在第二状态或第三状态和第一状态之间进行切换。

在一些实施例中，编码器用于在输入信号保持第一逻辑电平或第二逻辑电平时，输出第一状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器保持在第一状态。

在本实施例中，当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第二状态，当输入信号保持在第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13退出第二状态，回到第一状态，由于第二状态下，第一驱动信号和第二驱动信号为反相驱动信号，第一状态下，第一驱动信号和第二驱动信号为同相驱动信号，则在此过程中，电容C1或C2的一侧电容极板的信号发生了两次电平翻转，即在电容C1或C2的一侧电容极板上产生了具有上升沿和下降沿的短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了单个极性脉冲信号。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第三状态，当输入信号保持在第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13退出第三状态，回到第一状态，由于第三状态下，第一驱动信号和第二驱动信号为反相驱动信号，第一状态下，第一驱动信号和第二驱动信号为同相驱动信号，则在此过程中，电容C1或C2的一侧电容极板的信号发生了两次电平翻转，即在电容C1或C2的一侧电容极板上产生了具有上升沿和下降沿的短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了极性脉冲信号。

示例的，以第一状态下第一驱动信号和第二驱动信号均为低电平，第二状态下，第一驱动信号为高电平、第二驱动信号为低电平，第三状态下，第一驱动信号为低电平，第二驱动信号为高电平为例，对该生成极性脉冲信号的过程进行说明。

当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第二状态，电容C1的一侧电容极板的电平由低变高；当输入信号保持在第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13退出第二状态，回到第一状态，电容C1的一侧电容极板的电平由高变低，则在此过程中，电容C1的一侧电容极板的信号发生了两次电平翻转，即在电容C1的一侧电容极板上产生了具有上升沿和下降沿的短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了正脉冲信号和伴生的负脉冲信号。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第三状态，电容C2的一侧电容极板的电平由低变高；当输入信号保持在第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13退出第二状态，回到第一状态，电容C2的一侧电容极板的电平由高变低，则在此过程中，电容C2的一侧电容极板的信号发生了两次电平翻转，即在电容C2的一侧电容极板上产生了具有上升沿和下降沿的短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了负脉冲信号和伴生的正脉冲信号。

在另一些实施例中，编码器用于在输入信号保持第二逻辑电平时，输出在第一状态和第二状态切换的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器在第一状态和第二状态之间切换；当输入信号保持第一逻辑电平时，第一驱动器和第二驱动器在第一状态和第三状态之间切换。

在本实施例中，当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第二状态，当输入信号保持在第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13在第一状态和第二状态之间切换，由于第一状态下，第一驱动信号和第二驱动信号为同相驱动信号，第二状态下，第一驱动信号和第二驱动信号为反相驱动信号，则第一状态和第二状态切换过程中，电容C1或C2的一侧电容极板的信号发生了多次电平翻转，即在电容C1或C2的一侧电容极板上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了多个极性脉冲信号。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第三状态，当输入信号保持在第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13在第一状态和第三状态之间切换，由于第一状态下，第一驱动信号和第二驱动信号为同相驱动信号，第三状态下，第一驱动信号和第二驱动信号为反相驱动信号，则第一状态和第三状态切换过程中，电容C1或C2的一侧电容极板的信号发生了多次电平翻转，即在电容C1或C2的一侧电容极板上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了多个极性脉冲信号。

示例的，以第一状态下第一驱动信号和第二驱动信号均为低电平，第二状态下，第一驱动信号为高电平、第二驱动信号为低电平，第三状态下，第一驱动信号为低电平，第二驱动信号为高电平为例，对该生成极性脉冲信号的过程进行说明。

当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第二状态，电容C1的一侧电容极板的电平由低变高；当输入信号保持在第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13在第一状态和第二状态之间切换，电容C1的一侧电容极板的电平发生多次高低电平转换，即在电容C1的一侧电容极板上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了多个正脉冲信号和伴生的负脉冲信号。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第三状态，电容C2的一侧电容极板的电平由低变高；当输入信号保持在第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13在第一状态和第三状态之间切换，电容C2的一侧电容极板的电平发生多次高低电平转换，即在电容C2的一侧电容极板上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了多个负脉冲信号和伴生的正脉冲信号。

在又一些实施例中，编码器用于在输入信号保持在一个逻辑电平时，输出第一状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器保持在第一状态；编码器还用于在输入信号保持在另一个逻辑电平时，输出在第一状态和第二状态切换的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器在第一状态和第二状态之间切换；或者，输出在第一状态和第三状态切换的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器在第一状态和第三状态之间切换。

在本实施例中，当输入信号保持在第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13保持在第一状态，当输入信号从第一逻辑电平切换至第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第二状态，当输入信号保持在第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13在第一状态和第二状态之间切换，在此过程中，电容C1或C2的一侧电容极板的信号发生了多次电平翻转，即在电容C1或C2的一侧电容极板上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了多个极性脉冲信号。

当输入信号保持第二逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13保持在第一状态，当输入信号从第二逻辑电平切换至第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13从第一状态进入第三状态，当输入信号保持在第一逻辑电平时，编码器11驱使第一驱动器12和第二驱动器13在第一状态和第三状态之间切换，在此过程中，电容C1或C2的一侧电容极板的信号发生了多次电平翻转，即在电容C1或C2的一侧电容极板上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，电容C1和C2的另一侧电容极板之间产生了多个极性脉冲信号。

需要说明的是，第一逻辑电平对应保持第一状态，第二逻辑电平对应在第一状态和第二状态之间切换，与第二逻辑电平对应保持第一状态，第一逻辑电平对应在第一状态和第三状态之间切换，这两种方式只能选择其中一种。

在一些实施例中，在驱动信号在第一状态和第二状态切换时，第一接收器在检测到电容C1和C2的另一侧电容极板上的第一极性脉冲信号后输出第一接收信号，第二接收器的禁用端口在禁用时间Tp1内禁止输出第二接收信号，禁用时间Tp1大于第二状态的持续时间；更进一步地，禁用时间Tp1大于第二状态的持续时间和伴生脉冲信号的持续时间之和，保证伴生脉冲信号所产生的输出被禁止。

在驱动信号在第一状态和第三状态切换时，第二接收器在检测到电容C1和C2的另一侧电容极板上的第二极性脉冲信号后输出第二接收信号，第一接收器的禁用端口在禁用时间Tp2内禁止输出第一接收信号，禁用时间Tp2大于第三状态的持续时间；更进一步地，禁用时间Tp2大于第三状态的持续时间和伴生脉冲信号的持续时间之和，保证伴生脉冲信号所产生的输出被禁止。

示例的，请参考图11，为本申请实施例提供的隔离收发器的一种信号传输波形图，如图11所示，当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器的第一输出端进行上升沿编码(边沿)，第二输出端无编码信号，使得第一驱动器和第二驱动器进入第二状态，并在输入信号维持第二逻辑电平时，编码器周期性地在第一输出端进行上升沿编码(刷新)，使第一驱动器和第二驱动器在第一状态和第二状态之间切换，以使得电容C1的一侧电容极板产生多个短脉冲，从而在电容C1和C2的另一侧电容极板之间产生多个正脉冲信号和伴生的负脉冲信号，第一接收器根据正脉冲信号生成第一接收信号和第二禁用信号，解码器根据第一接收信号输出第二逻辑电平。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器的第一输出端无编码信号，第二输出端进行上升沿编码，使得第一驱动器和第二驱动器进入第三状态，并在输入信号维持第一逻辑电平时，编码器周期性地在第二输出端进行上升沿编码，使第一驱动器和第二驱动器在第一状态和第三状态之间切换，以使得电容C2的一侧电容极板产生多个短脉冲，从而在电容C1和C2的另一侧电容极板之间产生多个负脉冲信号和伴生的正脉冲信号，第二接收器根据负脉冲信号生成第二接收信号和第一禁用信号，解码器根据第二接收信号输出第一逻辑电平。

上述实施例提供的隔离收发器，通过编码器对输入信号进行编码，以驱使第一驱动器和第二驱动器在多个状态下进行工作，根据两个电容构成的差分电容对形成不同极性的脉冲信号，不需要使用变压器分别传输上升沿和下降沿，降低了隔离收发器的成本。

在另一种可能的实现方式中，编码器用于在输入信号保持在一个逻辑电平时，输出工作状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器保持在工作状态；编码器还用于在输入信号保持在另一个逻辑电平时，输出静默状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器保持在静默状态。

在本实施例中，提供一具有静默功能的隔离收发器，即除了在逻辑电平转换之外，当输入信号保持在一个逻辑电平时，隔离收发器处于工作状态，当输入信号保持在另一个逻辑电平时，隔离收发器处于静默状态。

具体的，以第一逻辑电平对应静默状态，第二逻辑电平对应工作状态为例，当输入信号从第一逻辑电平转换为第二逻辑电平时，第一驱动器和第二驱动器进入第二状态，在输入信号保持第二逻辑电平时，第二驱动器可以选择保持在第一状态，或者在第一状态和第二状态之间进行切换；当输入信号从第二逻辑电平转换为第一逻辑电平时，第一驱动器和第二驱动器进入第三状态，在输入信号保持第一逻辑电平时，第一驱动器和第二驱动器不输出驱动信号。

示例的，请参考图12，为本申请实施例提供的隔离收发器的另一种信号传输波形图，如图12所示，在静默状态下，第一驱动器和第二驱动器不输出驱动信号，电容C1和C2的另一侧电容极板之间也不会产生脉冲信号。

上述实施例提供的隔离收发器，只在输入信号保持在一个逻辑电平时，隔离收发器处于工作状态，在输入信号保持在另一个逻辑电平时，隔离收发器处于静默状态，可以有效节省隔离收发器的功耗。

以下结合实施例对接收器的具体实现方式进行说明。

在一种可能的实现方式中，第一接收器和第二接收器均为：具有禁用功能的比较器电路。

请参考图13，为本申请实施例提供的比较器电路的示意图一，如图13所示，比较器电路的第一输入端和第二输入端为每个接收器的第一输入和第二输入端，比较器电路的禁用端口DIS为每个接收器的禁用端口，比较器电路的输出端OUT为每个接收器的输出端。

其中，比较器电路的第一输入端和第二输入端分别为同相输入端V+、反相输入端V-。

在一些实施例中，请参考图14，为本申请实施例提供的比较器电路的原理图一，如图14所示，比较器电路包括：时序电路61、第一比较器62和数字逻辑电路63。

时序电路61的输入端为比较器电路的禁用端口DIS，时序电路61的输出端连接数字逻辑电路63的第一输入端；第一比较器62的第一输入端为比较器电路的第一输入端，第一比较器62的第二输入端为比较器电路的第二输入端，第一比较器62的输出端连接数字逻辑电路63的第二输入端，数字逻辑电路63的输出端为比较器电路的输出端。

在本实施例中，时序电路61的输入端用于接收另一个接收器的输出端提供的禁用信号，并经过时序电路61提供为禁用信号提供一定的维持时间，第一比较器62的正输入端V+为接收器的同相输入端，第一比较器62的负输入端V-为接收器的反相输入端。

禁用信号和第一比较器62的输出同时输入至数字逻辑电路63，数字逻辑电路用于在禁用信号为第一控制电平时，保持输出不变，在禁用信号为第二控制电平时，输出根据第一比较器62的输出进行同相或反相变换。

在一些实现方式中，请参考图15，为本申请实施例提供的比较器电路的原理图二，如图15所示，数字逻辑电路63包括：反相器和或非门。

或非门的第一输入端为数字逻辑电路63的第一输入端，反相器的输入端为数字逻辑电路63的第二输入端，反相器的输出端连接或非门的第二输入端，或非门的输出端为数字逻辑电路63的输出端。

在本实施例中，第一比较器62的输出经过反相器的反相后，与禁用信号进行或非逻辑运算，输出第一接收信号，若禁用信号为高电平，则第一接收信号保持低电平；若禁用信号为低电平，则第一接收信号与第一比较器62的输出为同相。

在另一种可能的实现方式中，请参考图16，为本申请实施例提供的比较器电路的示意图二，如图16所示，比较器电路包括：第二比较器64和偏置电流I_B。

偏置电流I_B连接第二比较器64的供电端，偏置电流I_B的控制端为比较器电路的禁用端口，第二比较器64的第一输入端为比较器电路的第一输入端，第二比较器64的第二输入端为比较器电路的第二输入端，第二比较器64的输出端为所述比较器电路的输出端。

在本实施例中，在禁用信号为第一控制电平时，将第二比较器64的偏置电流I_B关断，第二比较器64的输出器没有任何上拉能力，因此，第二比较器64的输出只能保持第一输出电平；在禁用信号为第二控制电平时，将第二比较器64的偏置电流I_B打开，第二比较器64正常工作，第二比较器64的输出跟随第二比较器64的输入。

上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种隔离收发器，其特征在于，所述隔离收发器包括：发射模块、两个电容以及接收模块，所述发射模块包括：编码器、第一驱动器和第二驱动器，所述接收模块包括：第一接收器、第二接收器以及解码器；

所述编码器的输入端用于接收输入信号，所述编码器的第一输出端连接所述第一驱动器的输入端，所述编码器的第二输出端连接所述第二驱动器的输入端，所述第一驱动器的输出端和所述第二驱动器的输出端分别连接两个电容的一侧电容极板；

所述第一接收器的第一输入端和所述第二接收器的第二输入端连接一个电容的另一侧电容极板，所述第一接收器的第二输入端和所述第二接收器的第一输入端连接另一个电容的另一侧电容极板，所述第一接收器的输出端连接所述第二接收器的禁用端口，所述第二接收器的输出端连接所述第一接收器的禁用端口；

所述第一接收器的输出端和所述第二接收器的输出端还连接所述解码器的输入端，所述解码器的输出端用于输出解码信号。

2.根据权利要求1所述的隔离收发器，其特征在于，所述编码器、所述第一驱动器和所述第二驱动器封装为发射芯片，所述第一接收器、所述第二接收器和所述解码器封装为接收芯片，所述发射芯片、所述接收芯片和所述两个电容封装为塑封体。

3.根据权利要求2所述的隔离收发器，其特征在于，所述塑封体内封装有：第一极板、第二极板、第三极板、第四极板、第一基岛、第二基岛、所述发射芯片和所述接收芯片；

所述第一极板和第二极板构成一个电容，所述第三极板和所述第四极板构成另一个电容；

所述发射芯片的输入端通过键合线连接连筋，以接收输入信号，所述发射芯片的电源端通过键合线连接连筋，以连接供电电源，所述发射芯片的接地端通过键合线连接连筋，以连接接地信号，所述发射芯片的第一输出端通过键合线和所述第一极板的假连筋连接，所述发射芯片的第二输出端通过键合线和所述第三极板的假连筋连接；

所述接收芯片的第一输入端通过键合线和第二极板的假连筋连接，所述接收芯片的第二输入端通过键合线和所述第四极板的假连筋连接，所述发射芯片的输出端通过键合线连接连筋，以输出解码信号，所述接收芯片的电源端通过键合线连接连筋，以连接供电电源，所述接收芯片的接地端通过键合线连接连筋，以连接接地信号。

4.根据权利要求3所述的隔离收发器，其特征在于，所述第一极板的假连筋和所述第三极板的假连筋沿第一方向被压弯，所述第二极板的假连筋和所述第四极板的假连筋沿第二方向被压弯，所述第一方向和所述第二方向为相反方向。

5.根据权利要求3所述的隔离收发器，其特征在于，所述第一极板和所述第二极板、所述第三极板和所述第四极板之间的距离为100μm-1500μm。

6.根据权利要求3所述的隔离收发器，其特征在于，所述第一极板和所述第二极板之间、所述第三极板和所述第四极板之间设置有聚酰亚胺薄膜。

7.根据权利要求1所述的隔离收发器，其特征在于，所述第一接收器和所述第二接收器均为：具有禁用功能的比较器电路，所述比较器电路的第一输入端和第二输入端为每个接收器的第一输入和第二输入端，所述比较器电路的禁用端口为所述每个接收器的禁用端口，所述比较器电路的输出端为所述每个接收器的输出端。

8.根据权利要求7所述的隔离收发器，其特征在于，所述比较器电路包括：时序电路、第一比较器和数字逻辑电路；

所述时序电路的输入端为所述比较器电路的禁用端口，所述时序电路的输出端连接所述数字逻辑电路的第一输入端；

所述第一比较器的第一输入端为所述比较器电路的第一输入端，所述第一比较器的第二输入端为所述比较器电路的第二输入端，所述第一比较器的输出端连接所述数字逻辑电路的第二输入端，所述数字逻辑电路的输出端为所述比较器电路的输出端。

9.根据权利要求8所述的隔离收发器，其特征在于，所述数字逻辑电路包括：反相器和或非门；

所述或非门的第一输入端为所述数字逻辑电路的第一输入端，所述反相器的输入端为所述数字逻辑电路的第二输入端，所述反相器的输出端连接所述或非门的第二输入端，所述或非门的输出端为所述数字逻辑电路的输出端。

10.根据权利要求7所述的隔离收发器，其特征在于，所述比较器电路包括：第二比较器和偏置电流；

所述偏置电流连接所述第二比较器的供电端，所述偏置电流的控制端为所述比较器电路的禁用端口，所述第二比较器的第一输入端为所述比较器电路的第一输入端，所述第二比较器的第二输入端为所述比较器电路的第二输入端，所述第二比较器的输出端为所述比较器电路的输出端。