CN117894864A - 量子点封装件及其制作方法、芯片及其制作方法及封装器件 - Google Patents

量子点封装件及其制作方法、芯片及其制作方法及封装器件 Download PDF

Info

Publication number
CN117894864A
CN117894864A CN202311701497.5A CN202311701497A CN117894864A CN 117894864 A CN117894864 A CN 117894864A CN 202311701497 A CN202311701497 A CN 202311701497A CN 117894864 A CN117894864 A CN 117894864A
Authority
CN
China
Prior art keywords
layer
quantum dot
chip
carrier
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311701497.5A
Other languages
English (en)
Inventor
马文波
孙平如
邢美正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou Jufei Optoelectronics Co ltd
Original Assignee
Huizhou Jufei Optoelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou Jufei Optoelectronics Co ltd filed Critical Huizhou Jufei Optoelectronics Co ltd
Priority to CN202311701497.5A priority Critical patent/CN117894864A/zh
Publication of CN117894864A publication Critical patent/CN117894864A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H01L31/0481—Encapsulation of modules characterised by the composition of the encapsulation material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种量子点封装件及其制作方法、芯片及其制作方法及封装器件。量子点封装件包括载体，所述载体为透光的固态材质制成，所述载体的表面或表面及内部有多个微孔，所述微孔内装载有量子点；以及镀膜层，所述镀膜层为透光材质制成，所述镀膜层包覆于所述载体的外表面，所述镀膜层包括至少两层有机层和至少一层无机层，所述有机层和所述无机层在所述镀膜层的厚度方向上由内至外依次交替设置。本申请中，无机层的分子较小，容易进入有机层的大分子链之间，水氧隔绝性佳，有机层和无机层相互结合，优势互补，给量子点封装件提供全方位气密性保障，有助于保证采用了该量子点封装件的显示设备的显示效果。

Description

量子点封装件及其制作方法、芯片及其制作方法及封装器件
技术领域
本发明涉及显示器件的技术领域，尤其涉及一种量子点封装件及其制作方法、芯片及其制作方法及封装器件。
背景技术
近年来，随着用户对显示设备性能体验的要求不断提高，高色域显示设备愈加受到消费者的喜爱。作为在业界被广泛用来衡量显示设备色彩性能的指标，NTSC色域值越高，显示的色彩效果就越丰富突出，可获得更加真实的色彩还原这其中，由于量子点技术在显示领域的应用可以实现超高色域，因此其应用方式得到了行业的极大关注。
量子点会首先封装在玻璃中以形成量子点封装件，然后再将量子点封装件应用至芯片或者封装器件中。目前，量子点封装件在对量子点进行封装时通常仅采用硅胶或树脂包覆量子点封装件的表面以密封量子点，隔绝水氧。由于硅胶或树脂为有机物，分子链较大，容易出现皲裂的问题，造成水氧隔绝性不佳，影响量子点封装件的气密性，进而对显示设备的显示效果产生影响。
发明内容
本发明的目的在于提供一种量子点封装件及其制作方法、芯片及其制作方法及封装器件，旨在解决现有技术中量子点封装件水氧隔绝性能差，影响气密性和显示效果的问题。
本发明第一方面提供一种量子点封装件，其包括：
载体，所述载体为透光的固态材质制成，且所述载体的表面或表面及内部有多个微孔，所述微孔内装载有量子点；以及
镀膜层，所述镀膜层为透光材质制成，所述镀膜层包覆于所述载体的外表面，所述镀膜层包括至少两层有机层和至少一层无机层，所述有机层和所述无机层在所述镀膜层的厚度方向上由内至外依次交替设置。
在其中一个实施例中，所述镀膜层的层数设为奇数层，位于所述镀膜层的厚度方向的最内一层和最外一层均设为有机层，且位于最内一层的所述有机层与所述载体直接接触。
在其中一个实施例中，位于最内一层的所述有机层的厚度大于等于100nm，其余层的所述有机层和所述无机层的厚度范围均为：40nm～50nm。
在其中一个实施例中，所述有机层的材质为丙烯酸，所述无机层的材质为AlN、Al2O3、Si4N3、SiO2其中的任意一种，所述载体为玻璃。
本发明第二方面提供一种量子点封装件的制作方法，其包括如下步骤：
选用透光的固态材质作为载体，并在所述载体表面或表面及内部加工出多个微孔结构；
将所述载体浸泡于由量子点材料与特定溶剂充分混合形成的量子点溶液中预设时长；
浸泡结束，将所述载体取出并进行干燥处理；
将装载有量子点的所述载体置入镀膜设备进行镀膜层加工，所述镀膜层为透光材质制成，所述镀膜层包覆于所述载体的外表面，所述镀膜层包括至少两层有机层和至少一层无机层，所述有机层和所述无机层在所述镀膜层的厚度方向上由内至外依次交替设置；
镀膜加工结束，得到加工成型的量子点封装件。
本发明第三方面提供一种芯片，其包括电极和如上所述的量子点封装件，所述电极设于所述芯片的一侧，所述量子点封装件设于所述芯片上与所述电极相对的另一侧。
在其中一个实施例中，所述芯片还包括键合层和外延层，所述键合层的一侧与所述量子点封装件键合连接，另一侧与所述外延层连接，所述外延层包括N型半导体层和P型半导体层，以及设于所述N型半导体层与所述P型半导体层之间的多量子阱层，所述电极设于所述外延层的最外侧，且所述电极包括与所述N型半导体层电连接的第一电极和与所述P型半导体层连接的第二电极，所述外延层侧面包覆有挡光胶层。
本发明第四方面提供一种芯片的制作方法，其包括如下步骤：
步骤a：提供衬底，在衬底上进行外延层生长，所述外延层包括N型半导体层与P型半导体层，和设于N型半导体层与P型半导体层之间的多量子阱层；在所述外延层上覆盖键合层；
步骤b：将权利要求1至4任一项所述的量子点封装件或权利要求5所述的量子点封装件的制作方法制造的量子点封装件与所述键合层进行键合连接；
步骤c：去除衬底，并在外延层上制作电极，形成芯片雏形；
步骤d:在芯片雏形的外延层侧面设置挡光胶层，得到完整的芯片。
在其中一个实施例中，在步骤b中，先分别对键合层与量子点封装件相互键合的表面进行表面清洗、化学机械抛光和活化处理，然后在高温高压下将所述量子点封装件与所述键合层键合成为一体；
在步骤c中，先用激光去除衬底，然后用光刻工艺去掉部分外延层，露出N型半导体层与P型半导体层的至少部分表面，再在外延层表面溅射金属膜层形成分别与N型半导体层电连接的第一电极和与P型半导体层连接的第二电极。
在步骤d中，先将多个芯片雏形，在一平面上沿第一方向和第二方向上整齐排列，形成芯片阵列，其中，各芯片之间存在间隙；第一方向和第二方向相互垂直；然后在各芯片之间的间隙中填充挡光胶，再沿着各芯片的间隙切割芯片阵列，得到完成的芯片。
本发明第五方面提供一种封装器件，其包括封装体和封装于所述封装体内的芯片，所述芯片为上述的芯片，或者为采用上述的芯片的制作方法制造的芯片。
实施本发明实施例，将具有如下有益效果：
本方案的量子点封装件，通过在载体上加工出多个微孔，从而使微孔能容纳量子点，以实现载体装载量子点，进一步的在载体的外部加工包覆镀膜层，能实现将量子点封装，且由于本申请中镀膜层采用至少两层有机层和至少一层无机层的多层结构设计，有机层和无机层在镀膜层的厚度方向由内至外依次交替设置，相较于现有技术中采用树脂或硅胶的封装方式而言，无机层对水氧的隔绝效果比树脂和硅胶好，但是无机层也存在容易皲裂的问题，故在无机层周围进一步设置有机层作为保护，有机层具有一定的韧性，可以弥补无机层容易皲裂的问题；而有机层气密性不足且容易黄变，故需要在有机层外部包覆无机层，改善有机层气密性不足和容易黄变的问题，故本申请中，无机层的分子较小，容易进入有机层的大分子链之间，水氧隔绝性佳，有机层和无机层相互结合，优势互补，给量子点封装件提供全方位气密性保障，有助于保证采用了该量子点封装件的显示设备的显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例提供的量子点封装件的结构示意图；
图2为图1中镀膜层的结构细节图；
图3为一实施例提供的量子点封装件的制作方法的步骤流程图；
图4为一实施例提供的芯片的结构示意图；
图5为一实施例提供的芯片结构示意图；
图6为一实施例提供的芯片的制作方法的步骤流程图；
图7a为图6提供的芯片制作方法中步骤a的示意图；
图7b为图6提供的芯片制作方法中步骤b的示意图；
图7c为图6提供的芯片制作方法中步骤c的示意图；
图7d为图6提供的芯片制作方法中步骤d的示意图；
图8为一实施例提供的封装器件的结构示意图。
其中：
100、量子点封装件；10、载体；11、玻璃；20、镀膜层；21、有机层；22、无机层；200、芯片；200’、芯片雏形；210、键合层；220、外延层；221、N型半导体层；222、P型半导体层；223、多量子阱层；230、电极；231、第一电极232、第二电极；240、挡光胶层；30、粘接胶；300、支架；400、封装胶水；500、锡膏。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以容许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参考图1和图2，为一个实施例所述的一种量子点封装件100，包括载体10和镀膜层20。载体10为透光的固态材质制成，且所述载体10表面或表面及内部有多个微孔。本实施例中，载体10为玻璃11，玻璃11的表面分布有多个微孔，微孔内装载有量子点。在别的实施例中，载体10也可以为其他透光的固态物(例如水晶或ALON)，本发明实施例不做限定。
本实施例中，优选玻璃11的主要成分包括质量份数不小于9 6％的SiO2，1％～3％的B 2O 3，和1％～3％的Al 2O 3。微孔的孔径在5nm～15nm，所有微孔的孔体积之和占玻璃11体积的25％～40％。
本实施例中镀膜层20包覆于玻璃11(即载体10)的外表面，镀膜层20包括至少两层有机层21和至少一层无机层22，有机层21和无机层22在镀膜层20的厚度方向上由内至外依次交替设置。例如镀膜层20可以为3层或4层或5层或其他层数，理论上层数越多，对玻璃11的外表面的防护越好，但成本也越高，可以根据实际需要设置。
请参阅图3，此外，本申请还提供一种用于制造上述量子点封装件100的制作方法，其包括如下步骤：
S11：选用透光的固态材质作为载体10，并在载体10的表面或表面及内部加工出多个微孔结构。
本实施例中，载体10为玻璃11，制备方法可以是，将玻璃11置入酸性溶液(如硫酸、氢氟酸等)中，通过酸性溶液腐蚀玻璃11中的特定物质，从而在玻璃11的表面或玻璃11的表面和其内部形成凹陷的微孔，由此制得载体10。
S12：将载体10浸泡于由量子点材料与特定溶剂充分混合形成的量子点溶液中预设时长。
其中，量子点的材料可以为CdS、ZnS、CdSe、InP等红光或绿光材料中一种或多种，粒径在1nm～10nm，溶剂可以选择为丙酮、乙酸乙酯、甲苯、DMF(二甲基甲酰胺)等挥发性溶剂。将量子点置入溶剂中并搅拌均匀，即可制得量子点溶液。
本实施例中，将玻璃11浸泡于量子点溶液内预设时长。
根据实际加工需要，预设时长可以是1小时至12小时。浸泡过程可以选择在常压下进行，也可以选择在高压(高于常压即可)下进行，本实施例优选在高压下进行，可以节省浸泡时间且可时量子点溶液浸入玻璃11的更深处，并减少玻璃11内的气泡。
S13：浸泡结束，将载体10取出并进行干燥处理。
本实施例中，将玻璃11取出并进行干燥处理。
需要说明的是，对玻璃11进行干燥处理之前，还可以采用挥发性溶剂先对玻璃11进行清洗，然后再进行干燥，从而有助于更为彻底的清除玻璃11表面杂质，提高后续镀膜层20的结合质量。
S14：将装载有量子点的载体10置入镀膜设备进行镀膜层20加工，镀膜层20为透光材质制成，镀膜层20包覆于载体10的外表面，镀膜层20包括至少两层有机层21和至少一层无机层22，有机层21和无机层22在镀膜层20的厚度方向上由内至外依次交替设置。
本实施例中，将装载有量子点的载体10置入镀膜设备进行镀膜层20加工。可选地，镀膜设备可以是但不限于PECVD(等离子体增强化学气相沉积，plasma enhanced chemicalvapor deposition)或ALD(原子层沉积，Atomic layer deposition)设备中的任意一种。
S15：镀膜加工结束，得到加工成型的量子点封装件100。
实施本发明实施例，将具有如下有益效果：本方案的量子点封装件100，通过在载体10(本实施例为玻璃11)上加工出多个微孔，从而使微孔能容纳量子点，以实现载体10装载量子点，进一步的在载体10的外部加工包覆镀膜层20，能实现将量子点封装，且由于本申请中镀膜层20采用至少两层有机层21和至少一层无机层22的多层结构设计，有机层21和无机层22在镀膜层20的厚度方向由内至外依次交替设置，相较于现有技术中采用树脂或硅胶的封装方式而言，无机层22对水氧的隔绝效果比树脂和硅胶好，但是无机层22也存在容易皲裂的问题，故在无机层22周围进一步设置有机层21作为保护，有机层21具有一定的韧性，可以弥补无机层22容易皲裂的问题；而有机层21气密性不足且容易黄变，故需要在有机层21外部包覆无机层22，改善有机层21气密性不足和容易黄变的问题，故本申请中，无机层22的分子较小，容易进入有机层21的大分子链之间，水氧隔绝性佳，有机层21和无机层22相互结合，优势互补，给量子点封装件100提供全方位气密性保障，有助于保证采用了该量子点封装件100的显示设备的显示效果。
本实施例中，有机层21的材质为丙烯酸，无机层22的材质为AlN、Al2O 3、Si4N3、SiO2其中的任意一种，玻璃11的材质主要为SiO2。
在一个可选的实施例中，镀膜层20的层数设为奇数层(2n+1层，n为非0自然数)，例如镀膜层20的层数可以为3层、5层、7层、11层中的一种，位于镀膜层20的厚度方向的最内一层和最外一层均设为有机层21，且位于最内一层的有机层21与载体10直接接触。
本实施例中，玻璃11为无机物，因此将与玻璃11直接接触的最内一层膜层设为有机层21，能与玻璃11结合更好，增加结合力。将最外一层也设为有机层21，参考图4在将量子点封装件100应用于芯片200上时，量子点封装件100可以粘接在倒装LED芯片200上方，量子点封装件100的最外层21为有机层21，粘接的时候使用的是有机胶水，有机胶水与有机层21容易粘接，便于粘接在芯片200上。
进一步地，位于最内一层的有机层21的厚度大于等于100nm，其余层的有机层21和无机层22的厚度范围均为：40nm～50nm。
也即采用将最内一层的有机层21的厚度设计为厚度最大层，可为载体10(本实施例为玻璃11)起到缓冲防护作用，实现对载体10更充分的保护，此外也便于次内层(第二层)的无机层22附着固定。
实施例二
请参阅图4，本申请实施例还提供一种芯片200，其包括电极230和如上任一实施例所述的量子点封装件100。在一种实施方式中，芯片200为倒装LED芯片，芯片200一侧设有电极230，量子点封装件100设于芯片200上与电极230相对的另一侧。芯片200发出的光可以穿过量子点封装件100激发量子点封装件内的量子点，发出特定波长的光。本示例中量子点封装件100通过透明的粘接胶水粘接于芯片200上方，例如粘接于倒装芯片的透明衬底上方。在别的实施例中还可以通过其他连接方式将量子点封装件100集成到芯片200上，例如下面介绍的实施例：
请参阅图5，在另一种实施方式中，芯片200包括键合层210和外延层220。电极230与量子点封装件100分别位于芯片200的相对的两侧。或者说，在图5所示的实施方式中，量子点封装件100和电极2 30分别位于整个芯片2 00的相对的两端。键合层210一侧与量子点封装件100通过键合的方式连接，另一侧与外延层220连接，外延层220包括N型半导体层221和P型半导体层222，以及N型半导体层与P型半导体层之间的多量子阱层223，电极230设于外延层220的最外侧，包括与N型半导体层电连接的第一电极231和与P型半导体层连接的第二电极232，芯片200的侧面包覆有挡光胶层240。
键合是一种用于连接材料的方法，它利用化学键或物理键把两种或更多材料连接在一起。本实施例中将量子点封装件100通过键合的方式设置在芯片200上，不需要额外设置胶水。且结合连接的方式比用胶水粘接更牢固，不容易失效，本实施例中，键合层210为SiO 2，且本实施例中可以去掉芯片200的衬底，从而使得即使增加了量子点封装件100，也不会导致芯片200的厚度增加太多，尽可能减少芯片200的厚度。在别的实施例中，键合层210也可以为芯片200的衬底，为了便于芯片200发出的光可以穿过衬底射入量子点封装件100，衬底要具有透光性，例如蓝宝石衬底。可以通过键合工艺将量子点封装件1 00与芯片200的衬底键合，从而安装在芯片200上，形成量子点芯片。芯片200工作时，量子点荧光粉位于多量子阱层223上方，多量子阱层223发出的光线可以穿透键合层210和量子点封装件100，激发量子点材料，发出特定波长的光。
本实施例中，挡光胶层240的作用是防止芯片200发出的光从芯片200的侧面外溢。故挡光胶层240的高度至少覆盖芯片200的外延层220(包括N型GaN层(即N型半导体层221)、多量子阱层223和P型GaN层(即P型半导体层222))，但是挡光胶层240不能覆盖量子点封装件100的上表面以免影响芯片200出光效果，挡光胶层240也不能覆盖芯片200的电极230。本实施例中，挡光胶层240的高度与量子点封装件100的上表面齐平，这样的好处是，挡光胶层240除了可以防止芯片发出的光从侧面漏出，还可以保护量子点封装件100侧面，在别的实施例中，挡光胶层240的高度也可以低于量子点封装件100的上表面(参考图7d所示)，可节省挡光胶材料。
在一种实施例中，挡光胶层240可以为硅胶混合白色反光粒子固化后形成白色的胶层，白色反光粒子可以将芯片200侧面发出的光反射回芯片200内部，使得芯片200发出的光大部分都从上方射出，上方射出的大部分光线都可以激发量子点材料发出特定波长的光，从而提供光转换效率，且白色反光粒子不会吸光，光损失小，出光率高，适用于在背光产品中作为背光源使用。硅胶具有稳定性好，耐蓝光性好，耐黄化性好的优点，非常适用于蓝光芯片，应用在背光产品上。由于白色粒子具有反光作用，故在此实施例中，挡光胶层240也可以称为反光层。
在另一种实施例中，挡光胶层240可以为环氧胶混合黑色粒子或黑色颜料固化后形成黑色的胶层，黑色粒子可以将芯片200侧面发出的光反射回芯片200内部，同时吸收部分光线，使得芯片200侧面的出光减少，芯片200上方出光较多，上方射出的大部分光线都可以激发量子点材料发出特定波长的光，非常适合于使用在LED直显产品(即LED直接显示产品)中，在LED直显产品中，显示屏的显示像素点由芯片200组成，有非常多的芯片200组成显示像素阵列，故亮度很高，所以即使黑色粒子会吸光，但是对显示亮度影响不大，而且黑色的挡光胶层还避免了相邻芯片200之间的光线串扰，增加了显示的对比度，显示效果更好；且环氧胶具有密度高，气密性好，附着力高的优点，非常适用于直接显示产品。
如图6，7a至7d所示，此外，本申请还提供一种用于制造上述芯片200的制作方法，具体包括如下步骤：
步骤a：提供衬底，在衬底上进行外延层220生长，外延层220包括N型半导体层221与P型半导体层222，和设于N型半导体层221与P型半导体层222之间的多量子阱层223；在外延层220上覆盖键合层210。
具体到本实施例中，参考图7a，在外延层220的表面覆盖键合层210。本实施例中，键合层210为SiO 2，本实施例中在GaN外延层的表面覆盖SiO 2薄膜层。例如可采用电子束蒸发的方式在GaN外延层的表面沉积形成SiO2薄膜层蒸发真空度在1E10-6Torr～1E-5Torr，蒸发温度在120℃～300℃；
本实施例中，衬底为蓝宝石衬底，外延层220为GaN外延层，N型半导体层221为N型GaN层，P型半导体层222为P型GaN层，在别的实施例中也可以为其他衬底，例如SiC衬底或Si衬底；外延层220也可以为其他类型的外延层，本发明不做限定。
步骤b：将量子点封装件100与键合层210进行键合连接。
具体地，参考图7b，提供实施例一提供的量子点封装件100，对量子点封装件100进行表面清洗、化学机械抛光和活化处理。本实施例中量子点封装件的表面优选为SiO2层，优点是与同样为SiO2的键合层210键合强度高。
对外延层220表面覆盖的键合层210进行表面清洗、化学机械抛光和活化处理。
将量子点封装件100的活化表面与键合层210的活化表面连接，在高温高压下量子点封装件100与键合层210键合成为一体。
本实施例中，通过活化后，量子点封装件100及SiO 2表面形成羟基基团(-O-H)，在高温高压下量子点封装件100与SiO2键合成为一体。从而将量子点封装件100通过键合层210与外延层220连接。
步骤c：去除衬底，并在外延层220上制作电极230，形成芯片雏形200’。
参考图7c，本实施例中，采用激光去除蓝宝石衬底，具有效率高成本低的优点。在别的实施例中也可以采用其他化学(例如蚀刻)或物理(研磨)的手段去除衬底。
在外延层220上制作电极230；电极230设于外延层220的最外侧，包括与N型半导体层221电连接的第一电极231和与P型半导体层222连接的第二电极232，形成芯片雏形200’；
本实施例中，制作电极230的工艺可以采用现有技术中的成熟工艺，例如可以先采用光刻工艺去掉部分外延层2 20，露出N型半导体层221与P型半导体层2 22的至少部分表面，再在外延层2 20表面溅射金属膜层形成分别与N型半导体层2 21电连接的第一电极231和与P型半导体层2 22连接的第二电极2 32具体地，本实施例中采用光刻工艺在GaN外延层上刻蚀出特定结构的P-GaN与N-GaN，然后在P-GaN与N-GaN表面溅射金属膜层以形成电极230。
步骤d:在芯片雏形200’的外延层220侧面设置挡光胶层240，得到完整的芯片200。
本步骤中，具体地，参考图7d，可先对多个芯片雏形200’进行排晶，形成在第一方向(参考图7d中虚线箭头所示的X方向)和第二方向(参考图7d中虚线箭头所示的y方向)上整齐排列的芯片阵列，其中，各芯片200之间存在间隙；第一方向和第二方向相互垂直。
本实施例中，将多个芯片雏形200’按照矩形阵列排列，每个芯片200的电极230均朝下或均朝上，且每个芯片200的间距均相等。为了保持每个芯片200的稳固性，可以在芯片200下方设置一个水平承载面，且水平承载面具有一定的粘性，从而将各芯片200底部稳固的粘贴在水平承载面上。由于芯片200的外轮廓一般为方形，所以第一方向与第二方向垂直，便于排列芯片200，且便于后续的切割操作。
然后在芯片阵列中相邻的芯片200之间的间隙处填充挡光胶，并进行固化处理以形成挡光胶层240。
本实施例中挡光胶层240可以为硅胶混合白色反光粒子形成；或环氧胶混合黑色粒子形成。挡光胶层240至少要覆盖芯片200的外延层220，从而起到挡光的作用。
最后，沿各芯片200之间的间隙切割芯片阵列，获得多颗芯片200成品，各芯片200侧面均包覆有挡光胶层240。
现有技术中，存在将量子点封装在外延层220中的技术，但是会对芯片200外延多量子阱层223造成影响，同时也会存在蓝光侧漏的问题。本实施例中，量子点封装件100上通过电化学腐蚀载体10上(例如玻璃11)形成的纳米孔洞会并将量子点封装在其中，并通过键合层210将量子封装件100和外延层220隔开，键合层210起到键合连接量子点封装件100的作用同时还起到保护外延层220的作用，本申请通过采用上述制作方法制备芯片200，量子点的引入不会影响芯片200自身P-N结外延结构，不影响其量子阱发光性能，同时在芯片200四周制作挡光胶层240，有效避免蓝光泄露。挡光胶层240的作用可参考上文实施例二关于挡光胶层240的描述，本实施例再此不再赘述。而且，本实施例去除了衬底，从而尽可能减少芯片200的厚度，便于产品小型化和超薄化设计。
本实施例中，在步骤b中，将量子点封装件100的活化表面与键合层210的活化表面连接，在高温高压下量子点封装件100与键合层210键合为一体的具体方案为：
对量子点封装件100的键合层210(本实施例为SiO 2薄膜层)进行化学机械抛光处理，得到平整洁净的抛光面，SiO 2薄膜抛光后剩余深度在1μm-3μm，表面粗糙度Ra＜0.1μm；
采用盐酸以及双氧水的混合溶液对量子点封装件100和SiO2薄膜层抛光面清洗活化后，在量子点封装件100及键合层210表面形成羟基基团，然后进行高温高压键合处理，键合温度为300℃～500℃，键合压力为8000kg～12000kg，键合时间为900s～1200s。
如此，能提高量子点封装件100与SiO2薄膜层的结合强度和质量，使结合后的整体性更佳。
实施例三
请参阅图8，此外，在上述任一实施例的基础上，本申请还提供一种封装器件，包括封装体和封装于封装体内的芯片200，芯片200为以上实施例所述的芯片200。
封装体包括支架300，支架300设有封装腔；芯片200，芯片200装设于封装腔内；以及封装胶水400，封装胶水400填充于封装腔并将芯片200封装。封装胶水400可以添加其它发光颜色的荧光粉或不添加荧光粉，胶水固化后得到使用量子点发光玻璃的LED的封装器件。成型后的封装器件气密性能佳，使用可靠性高。
进一步地，支架300上还设置有位于封装腔的底部的锡膏500，锡膏500与芯片200焊接固定。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种量子点封装件，其特征在于，包括：
载体，所述载体为透光的固态材质制成，且所述载体表面或表面及内部有多个微孔，所述微孔内装载有量子点；以及
镀膜层，所述镀膜层为透光材质制成，所述镀膜层包覆于所述载体的外表面，所述镀膜层包括至少两层有机层和至少一层无机层，所述有机层和所述无机层在所述镀膜层的厚度方向上由内至外依次交替设置。
2.根据权利要求1所述的量子点封装件，其特征在于，所述镀膜层的层数设为奇数层，位于所述镀膜层的厚度方向的最内一层和最外一层均设为有机层，且位于最内一层的所述有机层与所述载体直接接触。
3.根据权利要求2所述的量子点封装件，其特征在于，位于最内一层的所述有机层的厚度大于等于100nm，其余层的所述有机层和所述无机层的厚度范围均为：40nm～50nm。
4.根据权利要求1至3任一项所述的量子点封装件，其特征在于，所述有机层的材质为丙烯酸，所述无机层的材质为AlN、Al 2O 3、Si4N 3、SiO2其中的任意一种；所述载体为玻璃。
5.一种量子点封装件的制作方法，其特征在于，包括如下步骤：
选用透光的固态材质作为载体，并在所述载体的表面或表面及内部加工出多个微孔结构；
将所述载体浸泡于由量子点材料与特定溶剂充分混合形成的量子点溶液中预设时长；
浸泡结束，将所述载体取出并进行干燥处理；
将装载有量子点的所述载体置入镀膜设备进行镀膜层加工，所述镀膜层为透光材质制成，所述镀膜层包覆于所述载体的外表面，所述镀膜层包括至少两层有机层和至少一层无机层，所述有机层和所述无机层在所述镀膜层的厚度方向上由内至外依次交替设置；
镀膜加工结束，得到加工成型的量子点封装件。
6.一种芯片，其特征在于，包括电极和如权利要求1至4任一项所述的量子点封装件，所述电极设于所述芯片的一侧，所述量子点封装件设于所述芯片上与所述电极相对的另一侧。
7.根据权利要求6所述的芯片，其特征在于，所述芯片还包括键合层和外延层，所述键合层的一侧与所述量子点封装件键合连接，另一侧与所述外延层连接，所述外延层包括N型半导体层和P型半导体层，以及设于所述N型半导体层与所述P型半导体层之间的多量子阱层，所述电极设于所述外延层的最外侧，且所述电极包括与所述N型半导体层电连接的第一电极和与所述P型半导体层连接的第二电极，所述外延层侧面包覆有挡光胶层。
8.一种芯片的制作方法，其特征在于，包括如下步骤：
步骤a：提供衬底，在衬底上进行外延层生长，所述外延层包括N型半导体层与P型半导体层，和设于N型半导体层与P型半导体层之间的多量子阱层；在所述外延层上覆盖键合层；
步骤b：将权利要求1至4任一项所述的量子点封装件或权利要求5所述的量子点封装件的制作方法制造的量子点封装件与所述键合层进行键合连接；
步骤c：去除衬底，并在外延层上制作电极，形成芯片雏形；
步骤d:在芯片雏形的外延层侧面设置挡光胶层，得到完整的芯片。
9.根据权利要求8所述的芯片的制作方法，其特征在于，
在步骤b中，先分别对键合层与量子点封装件相互键合的表面进行表面清洗、化学机械抛光和活化处理，然后在高温高压下将所述量子点封装件与所述键合层键合成为一体；
在步骤c中，先用激光去除衬底，然后用光刻工艺去掉部分外延层，露出N型半导体层与P型半导体层的至少部分表面，再在外延层表面溅射金属膜层形成分别与N型半导体层电连接的第一电极和与P型半导体层连接的第二电极；
在步骤d中，先将多个芯片雏形，在一平面上沿第一方向和第二方向上整齐排列，形成芯片阵列，其中，各芯片之间存在间隙；第一方向和第二方向相互垂直；然后在各芯片之间的间隙中填充挡光胶，再沿着各芯片的间隙切割芯片阵列，得到完成的芯片。
10.一种封装器件，其特征在于，包括封装体和封装于所述封装体内的芯片，所述芯片为权利要求6或7所述的芯片，或者为采用权利要求8或9所述的芯片的制作方法制造的芯片。
CN202311701497.5A 2023-12-11 2023-12-11 量子点封装件及其制作方法、芯片及其制作方法及封装器件 Pending CN117894864A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311701497.5A CN117894864A (zh) 2023-12-11 2023-12-11 量子点封装件及其制作方法、芯片及其制作方法及封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311701497.5A CN117894864A (zh) 2023-12-11 2023-12-11 量子点封装件及其制作方法、芯片及其制作方法及封装器件

Publications (1)

Publication Number Publication Date
CN117894864A true CN117894864A (zh) 2024-04-16

Family

ID=90646320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311701497.5A Pending CN117894864A (zh) 2023-12-11 2023-12-11 量子点封装件及其制作方法、芯片及其制作方法及封装器件

Country Status (1)

Country Link
CN (1) CN117894864A (zh)

Similar Documents

Publication Publication Date Title
US9577157B2 (en) Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US9793448B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
JP6582382B2 (ja) 発光装置の製造方法
US7943948B2 (en) High efficient phosphor-converted light emitting diode
JP4415572B2 (ja) 半導体発光素子およびその製造方法
TW201705552A (zh) 發光裝置及其製造方法
KR101974353B1 (ko) 발광소자 및 발광소자 패키지
CN104037299A (zh) 半导体发光元件及其制造方法
TWI767942B (zh) 線狀發光裝置之製造方法及線狀發光裝置
KR20110134322A (ko) 광 반도체 디바이스 및 그 제조 방법
JP2013526078A (ja) 白色発光ｌｅｄチップおよびその製造方法
WO2007136064A1 (ja) 半導体発光素子及びその製造方法
JP2016207924A (ja) 発光装置及びその製造方法
WO2013032766A2 (en) Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
WO2011099771A2 (en) Light emitting diode chip having distributed bragg reflector and method of fabricating the same
KR20120106624A (ko) 반도체 발광 장치 웨이퍼 및 반도체 발광 장치의 제조 방법
CN111952292A (zh) 发光装置及其制备方法
CN117894864A (zh) 量子点封装件及其制作方法、芯片及其制作方法及封装器件
CN114709319B (zh) 色转换结构制作方法、色转换结构、晶粒制作方法及晶粒
JP2012199414A (ja) 発光装置の製造方法及び発光装置
KR100856233B1 (ko) 고출력 발광장치 및 그 제조방법
JP7483197B2 (ja) 発光装置及びその製造方法
JP2019067880A (ja) 発光装置の製造方法及び発光装置
KR102501299B1 (ko) 박형 다중 접합 표시소자의 제조방법
CN1747190A (zh) 半导体发光元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination