CN117879615A - 模数转换器及其处理方法、设备、介质 - Google Patents

Abstract

本申请涉及一种模数转换器及其处理方法、设备、介质，该模数转换器包括外层调制器和集成在所述外层调制器中的内层调制器；通过外层调制器中的积分器模块依据模拟输入信号和外层调制器的反馈信号，输出积分输入信号，使得内层调制器依据采样速率对该积分输入信号进行量化，得到量化结果，并将量化结果作为外层调制器的反馈信号，从而使得内层调制器可以作为外层调制器的量化器，通过调整内层调制器的采样频率即可实现不同量化位数，简化了多比特量化器的设计电路，能够有效减少电路面积和降低电路设计复杂度。

Description

模数转换器及其处理方法、设备、介质

技术领域

本申请涉及集成电路技术领域，尤其涉及一种模数转换器及其处理方法、设备、介质。

背景技术

随着集成电路技术的快速发展，诸如数模转换器、模数转换器等电路器件越来越普及，广泛应用于各行各业。其中，高精度、低功耗模数转换器(Analog to DigitalConverter，ADC)是当今研究的热点之一，如Sigma-Delta ADC结合了过采样和噪声整形技术，能够显著降低带内量化噪声，具有关键性的优势。

Sigma-Delta ADC通常由西格玛-德尔塔调制器(Sigma-Delta Modulator，SDM)和抽取滤波器组成，其中SDM是核心部分。为了准确地追踪输入信号和提高系统稳定性，通常使用多位量化调制器，提高SDM性能，从而减小量化噪声的幅度，避免引入频谱杂波。然而，多位量化存在非线性的问题，ADC的线性度和反馈回路中的数模转换器(Digital toAnalog Converter，DAC)密切相关，DAC的线性度限制了整个ADC的线性度，因此多比特量化的位数一般不高于4位。针对多位量化存在的非线性问题，动态元件匹配(DigitalElevation Models，DEM)技术和数字校准技术应运而生，但实现电路常常较为复杂，如多位量化器通常采用快闪式模拟数字转换器(Flash Analog-to-Digital Converter，FlashADC)或者逐次逼近式模拟数字转换器(Successive Approximation Register Analog-to-Digital Converter，SAR ADC)实现；在分辨率较低的时候，用SAR ADC可以显著降低功耗，但其度低于Flash ADC；当采样率较高的时候，Flash ADC是佳选，其代价是硬件复杂度和功耗随量化位数的增加而指数增加。

发明内容

有鉴于此，本申请提供了一种模数转换器及其处理方法、设备、介质，以解决现有技术中多比特SDM的实现电路复杂的问题，降低设计复杂度。

第一方面，本申请提供了一种模数转换器，包括：外层调制器和集成在所述外层调制器中的内层调制器；

所述外层调制器中的积分器模块，用于依据模拟输入信号和所述外层调制器的反馈信号，输出所述模拟输入信号对应的积分输入信号；

所述内层调制器，用于依据采样速率，对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号传输给所述积分器模块。

可选的，所述内层调制器包含量化积分器、内层量化器和计数器；

所述量化积分器，用于依据所述积分输入信号和所述内层量化器反馈的比特信号，输出积分输出信号；

所述内层量化器，用于依据外层调制器的量化位数对所述积分输出信号进行重复采样，产生比特流信号；

所述计数器，用于依据所述比特流信号，生成所述外层调制器的量化结果。

可选的，所述比特信号用于生成所述比特流信号，所述内层量化器包含比较器；

所述比较器的输入端与所述量化积分器的输出端电连接，用于接收所述积分输出信号；

所述比较器的输出端与所述计数器的输入端以及所述量化积分器的反馈输入端电连接，用于输出所述比特信号。

可选的，所述量化积分器包含加法器和量化积分单元；

所述加法器的正向输入端与所述积分器模块的输出端电连接，所述加法器的反馈输入端与所述内层量化器的输出端电连接，所述加法器的输出端与所述量化积分单元的输入端电连接，以及所述量化积分单元的输出端与所述内层量化器的输入端电连接。

可选的，所述积分器模块包括采用级联方式进行连接的N个积分器，N为大于1的整数。

可选的，上述模数转换器包括：所述积分器模块和滤波器模块，所述滤波器模块的输入端与所述内层调制器的输出端电连接；

所述滤波器模块，用于依据所述量化结果进行降采样处理，输出奈奎斯特频率信号。

可选的，所述滤波器模块包含抽取滤波器，所述抽取滤波器的输入端与所述内层调制器的输出端电连接。

第二方面，本申请提供了一种模数转换器的处理方法，所述模数转换器包含外层调制器和集成在所述外层调制器中的内层调制器，所述处理方法包括：依据模拟输入信号和所述外层调制器的反馈信号，输出所述模拟输入信号对应的积分输入信号；依据所述内层调制器的采样速率，对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号。

第三方面，本申请提供了一种模数转换设备，包括：如上述第一方面任一所述的模数转换器和处理器，所述处理器被配置为：依据模拟输入信号和外层调制器的反馈信号，控制积分器模块输出所述模拟输入信号对应的积分输入信号；依据内层调制器的采样速率，控制所述内层调制器对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号。

第四方面，本申请提供一种计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如权利要求8所述的模数转换器的处理方法的步骤。

本申请实施例通过将内层调制器集成在外层调制器中，实现了嵌套式的调制器架构，通过依据模拟输入信号和外层调制器的反馈信号，输出积分输入信号给内层调制器，使得内层调制器依据采样速率，对该积分输入信号进行量化，得到量化结果，并将所述量化结果作为外层调制器的反馈信号，从而使得内层调制器可以作为外层调制器的量化器，通过调整内层调制器的采样频率实现不同量化位数，简化了多比特量化器的设计电路，能够有效减少电路面积和降低电路设计复杂度。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1为本申请实施例提供的一种模数转换器的结构框图；

图2为本申请示例提供的一种模数转换器的结构示意图；

图3为本申请可选实施例提供的一种模数转换器的结构框图；

图4为本申请一个示例提供的一种模数转换器的结构示意图；

图5为本申请示例提供的一种2阶3比特的Sigma-Delta调制器的工作原理示意图；

图6为一种模数转换器的处理方法的步骤流程示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。

在相关技术中，Sigma-Delta调制器是Sigma-Delta ADC的核心部分，有多种实现结构和分类方式，如可以根据积分器的数量分为一阶、二阶和高阶调制器，并可根据积分器的级联方式分为单环调制器和级联多级噪声整形(Multi Stage Noise Shaping，MASH)调制器，以及可以根据量化器的位数分为一位量化调制器和多位量化调制器。其中，一位量化调制器的量化器可用一个简单的比较器实现，反馈DAC输出两个电平，由于两点决定一条直线，因而一位量化具有固有线性，但由于一位量化的步长很大，会增大内部积分器的输出摆幅，导致积分器内部运放过载而出现非线性失真。多位量化是提高SDM性能的有效方法，可有效减小量化噪声的幅度，避免引入频谱杂波，还能够减小量化过程中的量化步长，更准确的追踪输入信号，提高系统稳定性，如理论上量化位数每增加一倍，ADC的信噪比可以提高6.02dB，有效位数增加一位，使得精度得到了提高。但是，多位量化存在非线性的问题，因此多比特量化的位数一般不高于4位。目前主要是通过DEM技术和数字校准技术，增加多比特量化的位数，但是实现电路常常较为复杂，增加了电路硬件的设计复杂度。

为了解决上述多比特SDM的实现电路复杂的问题，本申请提供了一种模数转换器，以聚焦于系统架构级的创新，为模数转换器提供一种新型的设计架构，极大的降低了设计复杂度。

图1为本申请实施例提供的一种模数转换器的结构框图。如图1所示，本申请实施例提供的模数转换器具体可以包括：外层调制器320和集成在所述外层调制器320中的内层调制器321；其中，所述外层调制器320中的积分器模块322，用于依据模拟输入信号in和所述外层调制器320的反馈信号，输出所述模拟输入信号in对应的积分输入信号；所述内层调制器321，用于依据采样速率，对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号传输给所述积分器模块322。

具体而言，本实施例中的积分器模块322在接收到模拟输入信号in后，可以依据该模拟输入信号in和内层调制器321的反馈信号进行积分，产生该模拟输入信号in对应的积分输入信号，并可将该积分输入信号传输给内层调制器321，使得内层调制器321可以依据内层调制器321的采样速率，对该积分输入信号进行量化，得到量化结果，并可将该量化结果作为反馈信号，从而使得模数转换器呈嵌套嵌套结构，所述嵌套结构含有外层调制器320和集成在外层调制器320中的内层调制器321，使得外层调制器320中的量化器由内层调制器321实现，进而可以在不增加硬件规模的基础上，通过调整内层调制器321的采样频率实现不同量化位数，简化了多比特量化器的设计电路，能够有效减少电路面积和降低电路设计复杂度。

可见，本实施例通过将内层调制器321输出的量化结果作为反馈信号，传输给积分器模块322，使得积分器模块322可以依据模拟输入信号in和内层调制器321的反馈信号进行积分处理，产生积分输入信号，从而使得内层调制器321可以依据采样速率对积分输入信号进行量化，产生模拟输入信号in对应的量化结果，实现了嵌套式的调制器设计架构，进而使得模数转换器呈嵌套结构，通过调整内层调制器321的采样频率即可实现不同量化位数，简化了多比特量化器的设计电路，降低电路设计复杂度，解决了现有技术中多比特SDM的实现电路复杂的问题。

在一可选实施方式中，本申请实施例所提供的模数转换器呈嵌套结构，该嵌套结构含有外层Sigma-Delta ADC和集成在所述外层Sigma-Delta ADC中的内层Sigma-DeltaADC，即外层Sigma-Delta ADC的量化器由另一Sigma-Delta ADC实现，使得整体呈现“嵌套”形式，如图2所示；其中，外层Sigma-Delta ADC作为模数转换器的外层调制器320，内层Sigma-Delta ADC作为集成在外层调制器320中的内层调制器321，使得模拟输入信号in和外层Sigma-Delta ADC反馈信号的差值，可以经积分器模块322中的积分器积分输出给内层Sigma-Delta ADC，从而使得内层Sigma-Delta ADC可以依据所需的量化位数对积分结果进行量化，得到量化结果；该量化结果经数模转换模块DAC后，可以作为外层Sigma-Delta ADC的反馈信号，使得模数转换器可以通过调整内层调制器的采样频率实现不同量化位数，简化了多比特量化器的设计电路，能够有效减少电路面积和降低电路设计复杂度。

示例性，可以采用一阶单比特的Sigma-Delta调制器为外层调制器320的量化器，使得该外层调制器320作为外层SDM，且该外层SDM内部还包含一个作为量化器的内层SDM，实现了嵌套式的Sigma-Delta调制器的架构，以为多比特SDM的实现提供了新的解决方案，整体呈现嵌套模式。具体的，可以通过内层SDM对积分器模块322中的积分器的输出进行指定次数的重复采样，重复次数取决于外层SDM拟实现的量化位数，期间积分器的输出保持不变。内层SDM的输出结果为比特流信号，可以通过计数器COUNTER计算比特流信号中比特值为1的个数，作为量化结果，并可将该量化结果作为外层调制器的反馈信号，反馈到模数转换器的输入端与模拟输入信号in做差，作为下一次的积分输入，从而可以有效改善多比特SDM的非线性问题，并可根据需要调节内层SDM的采样速率，在不改变硬件结构的前提下提高量化位数。

在本申请的一些可选实施例中，所述内层调制器321包含量化积分器3211、内层量化器3221和计数器3212；如图3所示，积分器模块322可以依据模拟输入信号in和所述外层调制器320的反馈信号，向所述量化积分器3211输出积分输入信号，使得量化积分器3211可以依据所述积分输入信号和所述内层量化器3221反馈的比特信号，输出积分输出信号给内层量化器3221，进而使得内层量化器3221可以依据外层调制器320的量化位数对该积分输出信号进行重复采样，产生比特流信号，并可将该比特信号传输给计数器3212，以通过计数器3212依据该比特流信号生成量化结果。其中，积分器模块322，用于依据模拟输入信号in和所述内层调制器321的反馈信号，向所述量化积分器3211输出积分输入信号；所述量化积分器3211，用于依据所述积分输入信号和所述内层量化器3221反馈的比特信号，输出积分输出信号；所述内层量化器3221，用于依据外层调制器320的量化位数对所述积分输出信号进行重复采样，产生比特流信号；所述计数器3212，用于依据所述比特流信号，生成所述外层调制器320的量化结果。

在本申请实施例中，比特流信号是由比特信号组成的，即比特信号用于生成所述比特流信号。可选的，所述内层量化器3221包含比较器，所述比较器的输入端与所述量化积分器3211的输出端电连接，用于接收所述积分输出信号；所述比较器的输出端与所述计数器3212的输入端以及所述量化积分器3211的反馈输入端电连接，用于输出所述比特信号。

例如，结合上述示例，在内层SDM的量化器是一个比较器的情况下，如图4所示，比较器410的输出结果为01比特流，即比较器410输出的是比特值为0或1的比特信号，如比较器410在输入大于0时输出比特值为1的第一比特信号，而在比较器410的输入不大于0时，输出比特值为0的第二比特信号，从而可以基于比较器410输出的第一比特信号和第二比特信号形成01比特流，作为比特流信号，传输给计数器3212，使得计数器3212可以计算外层SDM在一次量化中比较器410输出结果中1的个数，作为量化结果，反馈到积分器模块322的输入端与模拟输入信号in做差，作为下一次的积分输入，从而可以有效改善多比特SDM的非线性问题。其中，计数器3212用于计算比特流信号中1的个数，作为量化器的量化结果，反馈到输入端与模拟输入信号in做差。

在本申请的一些可选实施例中，所述量化积分器3211包含加法器420和量化积分单元430；所述加法器420的正向输入端与所述积分器模块322的输出端电连接，使得积分器模块322可以将积分输入信号输出给加法器420，所述加法器420的反馈输入端与所述内层量化器3221的输出端电连接，使得内层量化器3221可以将输出的比特信号作为反馈信号，输入到加法器420，从而使得加法器420可以依据该内层量化器3221反馈的比特信号和积分输入信号输出积分输入信号，且所述加法器420的输出端与所述量化积分单元430的输入端电连接，使得加法器420可以将积分输入信号传输给量化积分单元430进行积分，产生积分输出信号，以及所述量化积分单元430的输出端与所述内层量化器3221的输入端电连接，使得量化积分单元430可以将积分输出信号传输给内层量化器3221，使得内层量化器3221可以依据外层调制器320的量化位数对该积分输出信号进行重复采样，产生比特流信号。

示例性的，在内层SDM的量化器是一个比较器的情况下，如图4所示，所述加法器420的正向输入端与所述积分器模块322的输出端电连接，所述加法器420的反馈输入端与所述比较器410的输出端电连接，以及所述加法器420的输出端与所述量化积分单元430的输入端电连接，使得加法器420可以依据积分器模块322输出的积分输入信号和比较器410的输出结果产生积分输入信号，并将积分输入信号输出给量化积分单元430，使得量化积分单元430可以依据该积分输入信号进行积分，产生积分输出信号，并将该积分输出信号传输给内层量化器3221进行重复采样，从而可以通过调节内层调制器321的采样速率来实现不同的量化位数，如若实现2比特量化，则内层调制器321的采样速率是外层调制器320采样速率的4倍，以此类推，若需实现n比特量化，内层调制器321的采样速率是外层调制器320采样速率的2ⁿ倍，n为正整数。

可见，本实施例中的模数转换器可以根据需要设置内层调制器321的工作速率来实现不同的量化位数，如可以通过倍频器的倍频使得开关控制信号Φq1的频率为转换开关控制信号Φ1的频率的2ⁿ倍，故内层SDM的工作频率是外层SDM工作频率的2ⁿ倍，即内层SDM对前级积分器的输出进行2ⁿ次的重复采样，实现了嵌套式的Sigma-Delta调制器的架构。

当然，本实施例中的模数转换器除了可以包含有嵌套式调制器之外，还可以包含有其他功能模块，如可以包含有滤波器模块，以通过滤波器模块对嵌套式调制器输出的量化结果进行滤波，产生模拟输入信号in对应的数字输出信号。其中，嵌套式调制器包含了外层调制器320和集成在所述外层调制器320中的内层调制器321。

可选的，本实施例中的外层调制器包括：所述积分器模块322和滤波器模块330，所述滤波器模块330的输入端与所述内层调制器321的输出端电连接，使得滤波器模块330可以对内层调制器321输出的量化结果进行降采样处理，产生奈奎斯特频率信号，以作为模拟输入信号in对应的数字输出信号。其中，所述滤波器模块330，用于依据所述量化结果进行降采样处理，产生奈奎斯特频率信号。

例如，滤波器模块可330以由低通滤波器组成，如图4所示，该低通滤波器可以对计数器3212输出的量化结果进行低通滤波，以将低通滤波后得到的奈奎斯特频率信号作为数字输出信号进行输出，实现模数转换。

在本申请的一些可选实施例中，所述滤波器模块包含抽取滤波器，所述抽取滤波器的输入端与所述内层调制器的输出端电连接，如图2所示，该抽取滤波器可以将调制器的输出数据进行降采样处理，产生奈奎斯特频率的信号，以便模数转换器可以依据该奈奎斯特频率的信号输出模拟输入信号对应的数字信号。

可选的，本申请实施例中的积分器模块322可以包括积分器311，所述积分器311的正向输入端用于接收所述模拟输入信号in，所述积分器311的反馈输入端与所述内层调制器321的输出端电连接，使得积分器311可以依据模拟输入信号in和所述外层调制器的反馈信号进行积分，输出模拟输入信号in对应的积分输入信号，且所述积分器311的输出端与所述内层调制器321的输入端电连接，使得积分器311可以将其所输出的积分输入信号传输给内层调制器321，进而使得内层调制器321可以基于该积分输入信号进行量化，产生量化结果，并可将所述量化结果作为反馈信号，反馈到积分器311的输入端与模拟输入信号in做差，作为下一次的积分输入，从而可以在不增加硬件规模的基础上，通过调整内层调制器321的采样频率实现不同量化位数。

在具体实现中，本实施例中的积分器模块322可以包含有一个或多个积分器311，如在积分器模块322包含有两个或两个以上的积分器311的情况下，各个积分器311可以采用并联或串联的方式进行连接，本实施例对此不作限制。可选的，本实施例中的积分器模块322可以包含采用级联方式进行连接的N个积分器311，N为大于1的整数。其中，级联方式可以是串联方式，也可以是并联方式，本实施例对此不作限制。

示例性的，在积分器模块322包含两级积分器的情况下，每一级积分器可以包含有一个积分器，这两级积分器可以采用串联方式进行计量级联，使得模数转换器可以基于嵌套式的结构，实现一个2阶3比特的Sigma-Delta调制器。如图5所示，该2阶3比特SDM的量化器是一个一阶单比特的SDM，可以以8倍时钟信号clk的频率采样；计数器3212可以用于计算外层SDM在一次采样中，内层SDM输出的8个输出结果中1的个数，其工作结果如表1所示：

1的个数	Q2Q1Q0
		0	000
1	001
		2	010
3	011
		4	100
5	101
		6	110
7	111

表1

可见，在内层SDM输出的8个输出结果没有包含1的情况下，计数器3212的工作结果Q2Q1Q0为000，即内层调制器321输出的量化结果为000；在内层SDM输出的8个输出结果包含1个1的情况下，计数器3212的工作结果Q2Q1Q0为001，即内层调制器321输出的量化结果为001；在内层SDM输出的8个输出结果包含2个1的情况下，计数器3212的工作结果Q2Q1Q0为010，即内层调制器321输出的量化结果为010……如此类推，在内层SDM输出的8个输出结果包含7个1的情况下，计数器3212的工作结果Q2Q1Q0为111，即内层调制器321输出的量化结果为111。

在本实施例中，积分器模块322中的两级积分器均可以采用开关电容的方式实现，分别为第一级积分器3112和第二级积分器3114，如图5所示。下文以第一级积分器3112为例说明其工作原理。

在φ1时刻，设第一级积分器3112正输入端选中的参考电压为Vref1,负输入端选中的参考电压为Vref2，则正输入端的电荷量为：Q₊(z)＝(Vcm-Vinp)Cs+(Vcm-Vref1)Cr，负输入端的电荷量为：Q_-(z)＝(Vcm-Vinn)Cs+(Vcm-Vref2)Cr。

在φ2时刻，设第一级积分器3112的正、负输入端电压分别为V₊(z)、V_-(z)，则正输入端的电荷量为：Q′₊(z)＝(V₊(z)-Vcm)(Cs+Cr)+(V₊(z)-Voutp(z))Cint，负输入端的电荷量为：Q′_-(z)＝(V_-(z)-Vcm)(Cs+Cr)+(V_-(z)-Voutn(z))Cint。

由于Q′₊(z)＝Q₊(z)+(V₊(z-1)-Voutp(z-1))Cint,Q′_-(z)＝Q_-(z)+(V_-(z-1)-Voutn(z-1))Cint，在运放“虚短”时正输入端和负输入端的电压相等，故有：

根据MATLAB代码建模的结果w(i)＝w(i-1)+a×(in(i-1)-b×out(i))，故有：

若则在第一参考电平Vref1为1.8V，第二参考电平Vref2为0V时，可以根据公式/> 确定第一级积分器3112负输入端选中的参考电压为Vref2与正输入端选中的参考电压为Vref1之间的差值，即第一级积分器3112负输入端选中的参考电压为Vref2与正输入端选中的参考电压为Vref1之间的差值可以经由φ1和Q2数学运算得到，如表2所示：

表2

需要说明的是，S1、S2、S3是控制开关开启的数学信号，用于选通需要的参考电容Cr，具体可以由Q0、Q1、Q2根据数字逻辑运算得到，其运算公式分别为：

其中，φ1、φ2均是相应开关的开启时钟；Q0Q1Q2是计数器的三个输出，Vcm是共模电压；Voutp是积分器的正输出端，Voutn是积分器的负输出端，Cs是采样电容，Cr是参考电容，Vinp是积分器的正输入端，Vinnn积分器的负输入端，Cint是积分电容，count是8个比较器输出结果中1的个数，a和b是系数，in是模拟输入，out是外层Sigma-Delta ADC反馈回的信号，w是第一级积分器3112的输出。

综上，本申请实施例提供的模数转换器通过通过将内层调制器集成在外层调制器中，实现了嵌套式的调制器架构，并通过将内层调制器输出的量化结果作为反馈信号，传输给积分器模块，使得积分器模块可以依据模拟输入信号和外层调制器的反馈信号，输出积分输入信号给外层调制器，使得外层调制器依据内层调制器的采样速率，对该积分输入信号进行量化，得到量化结果，从而可以通过调整内层调制器的采样频率实现不同量化位数，有效改善多比特SDM的非线性问题，并可根据需要灵活调节内层SDM的采样速率，实现量化器“可编程”的效果，以及可以在不改变硬件结构的前提下提高量化位数，简化了多比特量化器的设计电路，能够有效减少电路面积，降低电路设计复杂度。

进一步的，本实施例还提供一种模数转换器的处理方法，应用于模数转换器中，该模数转换器包含外层调制器和集成在外层调制器中的内层调制器，如模数转换器可以是上述实施例中任一所的模数转换器，如图6所示，该模数转换器的处理方法具体可以包括如下步骤：

步骤510，依据模拟输入信号和所述外层调制器的反馈信号，向所述内层调制器输出所述模拟输入信号对应的积分输入信号；

步骤520，依据所述内层调制器的采样速率，对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号。

可见，本申请实施例通过依据模拟输入信号和外层调制器的反馈信号，输出积分输入信号给内层调制器，使得内层调制器依据采样速率，对该积分输入信号进行量化，得到量化结果，并将所述量化结果作为外层调制器的反馈信号，从而使得模数转换器可以通过调整内层调制器的采样频率实现不同量化位数，简化了多比特量化器的设计电路，能够有效减少电路面积和降低电路设计复杂度。

可选的，本实施例提供的模数转换器的处理方法还可以包括：依据所述量化结果，输出所述模拟输入信号对应的数字输出信号。例如，可以通过滤波器对量化结果进行低通滤波，以将滤波后所得到的信号作为模拟输入信号对应的数字输出信号，实现模数转换。

本申请实施例提供提供了一种模数转换设备，包括：如上述实施例任一所述的模数转换器和处理器，所述处理器被配置为：依据模拟输入信号和外层调制器的反馈信号，控制积分器模块输出所述模拟输入信号对应的积分输入信号；依据内层调制器的采样速率，控制所述内层调制器对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号。

本申请实施例提供提供了一种模数转换器设备，包括处理器111和存储器113；存储器113，用于存放计算机程序；处理器111，用于执行存储器113上所存放的程序，实现前述任意一个方法实施例提供的模数转换器的处理方法，包括：依据模拟输入信号和外层调制器的反馈信号，控制积分器模块输出所述模拟输入信号对应的积分输入信号；依据内层调制器的采样速率，控制所述内层调制器对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号。

本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如前述任意一个方法实施例提供的模数转换器的处理方法的步骤。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

应理解的是，文中使用的术语仅出于描述特定示例实施方式的目的，而无意于进行限制。除非上下文另外明确地指出，否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”、“含有”以及“具有”是包含性的，并且因此指明所陈述的特征、步骤、操作、元件和/或部件的存在，但并不排除存在或者添加一个或多个其它特征、步骤、操作、元件、部件、和/或它们的组合。文中描述的方法步骤、过程、以及操作不解释为必须要求它们以所描述或说明的特定顺序执行，除非明确指出执行顺序。还应当理解，可以使用另外或者替代的步骤。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种模数转换器，其特征在于，包括：外层调制器和集成在所述外层调制器中的内层调制器；

所述外层调制器中的积分器模块，用于依据模拟输入信号和所述外层调制器的反馈信号，输出所述模拟输入信号对应的积分输入信号；

所述内层调制器，用于依据采样速率，对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号传输给所述积分器模块。

2.根据权利要求1所述的模数转换器，其特征在于，所述内层调制器包含量化积分器、内层量化器和计数器；

所述量化积分器，用于依据所述积分输入信号和所述内层量化器反馈的比特信号，输出积分输出信号；

所述内层量化器，用于依据所述外层调制器的量化位数对所述积分输出信号进行重复采样，产生比特流信号；

所述计数器，用于依据所述比特流信号，生成所述外层调制器的量化结果。

3.根据权利要求2所述的模数转换器，其特征在于，所述比特信号用于生成所述比特流信号，所述内层量化器包含比较器；

所述比较器的输入端与所述量化积分器的输出端电连接，用于接收所述积分输出信号；

所述比较器的输出端与所述计数器的输入端以及所述量化积分器的反馈输入端电连接，用于输出所述比特信号。

4.根据权利要求2所述的模数转换器，其特征在于，所述量化积分器包含加法器和量化积分单元；

所述加法器的正向输入端与所述积分器模块的输出端电连接，所述加法器的反馈输入端与所述内层量化器的输出端电连接，所述加法器的输出端与所述量化积分单元的输入端电连接，以及所述量化积分单元的输出端与所述内层量化器的输入端电连接。

5.根据权利要求1所述的模数转换器，其特征在于，所述积分器模块包括采用级联方式进行连接的N个积分器，N为大于1的整数。

6.根据权利要求1至5任一所述的模数转换器，其特征在于，所述外层调制器包括：所述积分器模块和滤波器模块，所述滤波器模块的输入端与所述内层调制器的输出端电连接；

所述滤波器模块，用于依据所述量化结果进行降采样处理，输出奈奎斯特频率信号。

7.根据权利要求6所述的模数转换器，其特征在于，所述滤波器模块包含抽取滤波器，所述抽取滤波器的输入端与所述内层调制器的输出端电连接。

8.一种模数转换器的处理方法，其特征在于，所述模数转换器包含外层调制器和集成在所述外层调制器中的内层调制器，所述处理方法包括：

依据模拟输入信号和所述外层调制器的反馈信号，向所述内层调制器输出所述模拟输入信号对应的积分输入信号；

依据所述内层调制器的采样速率，对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号。

9.一种模数转换设备，其特征在于，包括：如权利要求1至7任一所述的模数转换器和处理器，所述处理器被配置为：依据模拟输入信号和外层调制器的反馈信号，控制外层调制器中的积分器模块输出所述模拟输入信号对应的积分输入信号；依据内层调制器的采样速率，控制所述内层调制器对所述积分输入信号进行量化，得到量化结果，并将所述量化结果作为所述反馈信号。

10.一种计算机存储介质，存储有计算机可执行指令，其特征在于，所述计算机可执行指令用于执行如权利要求8所述的模数转换器的处理方法的步骤。