CN117879577A - 低失配的平方电路、乒乓平方电路和检波电路 - Google Patents

低失配的平方电路、乒乓平方电路和检波电路 Download PDF

Info

Publication number
CN117879577A
CN117879577A CN202410282714.XA CN202410282714A CN117879577A CN 117879577 A CN117879577 A CN 117879577A CN 202410282714 A CN202410282714 A CN 202410282714A CN 117879577 A CN117879577 A CN 117879577A
Authority
CN
China
Prior art keywords
unit
square
amplifier
output end
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410282714.XA
Other languages
English (en)
Other versions
CN117879577B (zh
Inventor
董阳涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Archiwave Electronic Technology Co ltd
Original Assignee
Shanghai Archiwave Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Archiwave Electronic Technology Co ltd filed Critical Shanghai Archiwave Electronic Technology Co ltd
Priority to CN202410282714.XA priority Critical patent/CN117879577B/zh
Publication of CN117879577A publication Critical patent/CN117879577A/zh
Application granted granted Critical
Publication of CN117879577B publication Critical patent/CN117879577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本公开实施例提供了一种低失配的平方电路、乒乓平方电路和检波电路，在该平方电路中，平方单元，用于对接收的交流信号进行平方，平方单元选择性接收偏置电压或第一输入信号，平方单元的输出端输出第一信号，第一输入信号包括偏置电压和交流信号；镜像平方单元，用于接收偏置电压，镜像平方单元的结构与平方单元的结构一致，镜像平方单元的输出端输出第二信号，第二信号为静态电流；自调零单元，包括放大器、第一电容和第二电容。本公开实施例能够对平方电路的失调进行有效抑制。

Description

低失配的平方电路、乒乓平方电路和检波电路
技术领域
本公开涉及通信技术领域，尤其涉及一种低失配的平方电路、乒乓平方电路和检波电路。
背景技术
在通信领域中，射频信号功率的测量有着至关重要的作用，其可以提高整个收发机系统的工作效率，进一步优化收发机的性能指标。比如，在无线发射机中，射频信号功率的测量可以用于精密地调节和控制发射机的发射功率；在无线接收机中，射频信号功率的测量可以用来防止中频和基带器件发生过驱，同时极大地提高信噪比。
对于不同峰均比和波峰因数的电路，均方根检波电路都可以用来测试射频信号功率。而平方电路通常被适用于均方根检波电路中的前端，这样可以对所有输入的正负幅值信号求取平方，均方根检波电路的后级电路再对平方后的值开根号即可得到射频信号功率的均方根值。
平方电路可以基于金属氧化物半导体场效应晶体管（Metal OxideSemiconductor Field Effect Transistor，MOS管）或者三极管等晶体管实现。其中，由于三极管自身的指数特性，利用泰勒公式展开保留二次项即可得到信号的平方。因此，使用三极管实现平方电路相对简单，也是一种普遍的实现方式。然而，晶体管在制造时会产生失配，造成平方电路的输出不准确。此外，失配还会随温度发生变化，影响失配校准的便捷性。
发明内容
本公开实施例提供了一种低失配的平方电路、乒乓平方电路和检波电路，能够对平方电路的失调进行有效抑制。
第一方面，本公开实施例提供了一种低失配的平方电路，包括：平方单元，用于对接收的交流信号进行平方，所述平方单元选择性接收偏置电压或第一输入信号，所述平方单元的输出端输出第一信号，所述第一输入信号包括所述偏置电压和所述交流信号；镜像平方单元，用于接收所述偏置电压，所述镜像平方单元的结构与所述平方单元的结构一致，所述镜像平方单元的输出端输出所述第二信号，所述第二信号为静态电流；自调零单元，包括放大器、第一电容和第二电容；所述放大器的正相输入端与所述平方单元的输出端连接，所述放大器的反相输入端与所述镜像平方单元的输出端连接，所述放大器的正相输出端与所述平方单元的输出端连接，所述放大器的反相输出端与所述镜像平方单元的输出端连接；所述第一电容的一端连接在所述放大器与所述平方单元的输出端的回路中，所述第一电容的另一端接地，所述第二电容的一端连接在所述放大器与所述镜像平方单元的输出端的回路中，所述第二电容的另一端接地。
第二方面，本公开实施例提供了一种乒乓平方电路，包括：第一平方电路和第二平方电路，所述第一平方电路和所述第二平方电路均为如第一方面所述的平方电路；差分的正相输出端和反相输出端，所述正相输出端分别选择性连接所述第一平方电路和所述第二平方电中所述平方单元的输出端，所述反相输出端分别选择性连接所述第一平方电路和所述第二平方电中所述镜像平方单元的输出端；第三电压转换单元和第四电压转换单元，分别连接所述正相输出端和所述反相输出端，用于将电流信号转化为电压。
第三方面，本公开实施例提供了一种检波电路，包括如第二方面所述的乒乓平方电路，或如第一方面所述的平方电路。
本公开实施例提供了一种低失配的平方电路、乒乓平方电路和检波电路中，平方电路包括平方单元、镜像平方单元和自调零单元，自调零单元包括放大器、第一电容和第二电容。放大器的正相输入端与平方单元的输出端形成用于反馈的回路，放大器的反相输入端与镜像平方单元的输出端形成用于反馈的回路，这两个回路用于自调零，以对失调进行补偿。
平方电路在工作时包括两个阶段：
在调零阶段，平方单元和镜像平方单元接收相同的偏置电压，平方单元和镜像平方单元的输出信号之差，只包括因失配而造成的失调电流IOS。放大器的正相输入端与正相输出端形成的回路和放大器的反相输入端与反相输出端形成的回路可以自调零，放大器的正相输入端和反相输入端之间的电压相等，以对平方单元的输出端、镜像平方单元的输出端进行补偿，第一电容和第二电容存储该补偿电压；
在工作阶段，平方单元接收输入信号，镜像平方单元接收偏置电压。调零单元根据存储的补偿电压，向平方单元的输出端、镜像平方单元的输出端输出补偿值，补偿值与失调电流IOS相抵消，平方单元与镜像平方单元的输出端的信号差仅为平方信息，进而用来平衡平方单元和镜像平方单元之间的失调。最终在不对输出电流产生影响的情况下，对平方电路的失调进行有效抑制。
本方案在平方电路工作时，对失调进行实时校准，该校准可以在任何温度下进行，因此可以在不同温度下有效抑制失调，且不影响输出信号的完整性，提升了平方电路的灵敏度。
附图说明
图1为一种平方电路的组成结构示意图一；
图2为一种平方电路的组成结构示意图二；
图3为一种平方电路的组成结构示意图三；
图4为本公开实施例提供的平方电路的组成结构示意图一；
图5为本公开实施例提供的平方电路的组成结构示意图二；
图6为本公开实施例提供的平方电路的组成结构示意图三；
图7为本公开实施例提供的平方电路的具体结构示意图一；
图8为本公开实施例提供的平方电路的具体结构示意图二；
图9为本公开实施例提供的斩波器的组成结构示意图一；
图10为本公开实施例提供的斩波器的组成结构示意图二；
图11为本公开实施例提供的斩波器的详细结构示意图一；
图12为本公开实施例提供的斩波器的详细结构示意图二；
图13为本公开实施例提供的斩波器的详细结构示意图三；
图14为本公开实施例提供的斩波器的详细结构示意图四；
图15为本公开实施例提供的放大器的组成结构示意图一；
图16为本公开实施例提供的放大器的组成结构示意图二；
图17为本公开实施例提供的乒乓平方电路的组成结构示意图；
图18为本公开实施例提供的信号时序示意图；
图19为本公开实施例提供的乒乓平方电路的详细结构示意图一；
图20为本公开实施例提供的乒乓平方电路的详细结构示意图二；
图21为本公开实施例提供的检波电路的组成结构示意图一；
图22为本公开实施例提供的检波电路的组成结构示意图二。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释相关公开，而非对该公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关公开相关的部分。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
图1示出了一种基于三极管的平方电路。如图1所示，该平方电路包括：四个三极管 Q1、Q2、Q3和Q4，与四个三极管分别连接的四个电阻RE，电容CL，电阻RL1和电阻RL2，其中：三级 管Q3和Q4的基极接收偏置电压VCM，三极管Q1和Q2的基极接收偏置电压VCM（平方电路无输 入）或者输入信号（平方电路有输入），其中，输入信号为差分输入，分别为和（其中，VCM为偏置电压，和为交流信号），电容CL的一端、电阻RL1的一 端、三极管Q1的集电极、三极管Q2的集电极连接作为平方电路的正相输出端，输出正相输出 电压VOUT+；其中，IOUT为正相输出电流，电阻RL1将其转换为正相输出电压VOUT+。电阻RL2的一 端、三极管Q3的集电极、三极管Q4的集电极连接作为平方电路的反相输出端，输出反相输出 电压VOUT-；其中，IB为反相输出电流，为静态电流，电阻RL2将其转换为反相输出电压VOUT-。根 据三级管公式，IOUT与IB相减，可以得到与输入电压信号成平方关系的电流ISQ。所得的平方 电流是基于两路三极管处于完全一致的状态。但在实际情况中，由于工艺偏差等原因，两路 的三极管Q1/Q2和Q3/Q4不可能完全一致，必定存在一定的失配。
如图2所示，在平方电路无输入的情况下，四个三极管的基极均接收偏置电压VCM，三极管Q1、三极管Q2形成的平方单元的输出电流为IB+IOS，三极管Q3、三极管Q4形成的镜像平方单元的输出电流为IB，平方电路中两路电流已经存在一个IOS的失调电流，作为示例，这里将失调电流等效在正相输出端。如图3所示，在平方电路有输入情况下，三极管Q1、三极管Q2形成的平方单元的输出电流为IB+ISQ+IOS，三极管Q3、三极管Q4形成的镜像平方单元的输出电流为IB。两路电流相减，所得的差不仅包含有用的平方电流ISQ，还包含有失调电流IOS。正因为失调电流的存在，平方电路的灵敏度会被限制。比如，将失调电流等效回输入端失调电压，这个值通常会达到几毫伏（mV），甚至到几十mV，那么对于信号的幅值小于10mV或在10mV这个级别的，求取得到的平方电流值就会非常不准确。
需要说明的是，平方电路包括：平方单元和镜像平方单元，平方单元接收偏置电压+交流信号，镜像平方单元接收偏置电压。平方单元用于对交流信号进行平方，镜像平方单元用于提供直流参考。平方单元的输出信号减去镜像平方单元的输出信号，得到交流信号的平方信号。
因为平方单元和镜像平方单元包括晶体管，晶体管因工艺偏差，造成平方单元和镜像平方单元的输出电流相减后，所得的差值不仅包含平方电流ISQ，还有失调电流IOS。正因为失调电流IOS的存在，平方电路的灵敏度会被限制。此外，失调电流IOS还会随温度发生变化，变化的失调电流无法得到好的抑制。
针对平方电路两条支路失配问题，一种解决方法主要是通过在无输入或已知输入信号幅值的情况下测量出输出电压，再在输入端手动加入一个失调电压，调试至可将该失调电流抵消的状态。该方法主要缺点是：第一，需要在芯片生产出来后，通过测量输出，再手动调试加入输入失调电压实现。程序相对复杂，且在大批量生产的芯片中，会消耗大量的测试成本；第二，失调电流会随着芯片工作温度变化而变化，这种一次性校准的方法只能在单个温度下抵消失调电流，一旦温度发生变化，变化的失调电流无法得到好的抑制。因此，一方面希望能够在电路层面实现对失调电流的自动抑制，另一方面希望其可以在不同温度下都能对失调电流产生较好的抑制效果。
基于此，本公开实施例提供了一种低失配的平方电路，平方单元对接收的交流信号进行平方且选择性接收偏置电压或第一输入信号；镜像平方单元接收偏置电压，并输出静态电流；自调零单元包括放大器、第一电容和第二电容，放大器的正相输入端与平方单元的输出端连接，放大器的反相输入端与镜像平方单元的输出端连接，放大器的正相输出端与平方单元的输出端连接，放大器的反相输出端与镜像平方单元的输出端连接；第一电容的一端连接在放大器与平方单元的输出端的回路中，第一电容的另一端接地，第二电容的一端连接在放大器与镜像平方单元的输出端的回路中，第二电容的另一端接地。自调零单元中放大器输入端和输出端形成的两个回路可以自动平衡电压，使得放大器的正相输入端和反相输入端之间的电压相等，以对平方单元的输出端、镜像平方单元的输出端进行补偿，第一电容和第二电容存储该补偿电压，用于平衡平方单元和镜像平方单元的直流失调电流，对平方电路失调进行有效抑制，且本公开实施例可以对平方电路进行动态实时调整，由于其实时校准的功能，能保证平方电路在不同温度下也能产生较好的抑制效果，最终使得平方电路的灵敏度得到提升。
下面将结合附图对本公开各实施例进行详细说明。
本公开的一实施例中，参见图4，其示出了本公开实施例提供的一种对数转换电路的组成结构示意图一。如图4所示，该平方电路10包括：
平方单元11，用于对接收的交流信号进行平方，平方单元11选择性接收偏置电压或第一输入信号，平方单元11的输出端输出第一信号，第一输入信号包括偏置电压和交流信号；
镜像平方单元12，用于接收偏置电压，镜像平方单元12的结构与平方单元11的结构一致，镜像平方单元12的输出端输出第二信号，第二信号为静态电流；
自调零单元13，包括放大器131、第一电容132和第二电容133；放大器131的正相输入端与平方单元11的输出端连接，放大器131的反相输入端与镜像平方单元12的输出端连接，放大器131的正相输出端与平方单元11的输出端连接，放大器131的反相输出端与镜像平方单元12的输出端连接；第一电容132的一端连接在放大器131与平方单元11的输出端的回路中，第一电容132的另一端接地，第二电容133的一端连接在放大器131与镜像平方单元12的输出端的回路中，第二电容133的另一端接地。
需要说明的是，在本公开实施例中，当平方单元11和镜像平方单元12均接收偏置电压VCM时，平方单元11和镜像平方单元12输出的第一信号和第二信号均可以为直流信号，且第二信号为静态电流。静态电流是指在平方电路10无交流信号输入的情况下镜像平方单元12产生的电流。本实施例需要对平方电路10的失调电流进行抑制，并且，在平衡平方电路10的失调电流的同时，需要保证输出信号中平方信息的完整性。
还需要说明的是，本实施例的平方电路10的工作流程可以包括调零阶段和工作阶段，在调零阶段，平方电路10不输出平方信号；在工作阶段，平方电路10输出平方信号；为了避免失调对输入电压产生不良影响，利用自调零单元13在调零阶段存储信号，并在工作阶段利用存储的信号对平方信号进行调整。
其中，第一电容132和第二电容133可以连接在放大器131之前或者之后。当第一电容132和第二电容133连接在放大器131之后时，如图4所示，第一电容132的一端连接在放大器131的正相输出端和平方单元11的输出端之间，第一电容132的另一端接地，第二电容133的一端连接在放大器131的反相输出端和镜像平方单元12的输出端之间，第二电容133的另一端接地。
当第一电容132和第二电容133连接在放大器131之前时，如图5所示，第一电容132的一端连接在放大器131的正相输入端和平方单元11的输出端之间，第一电容132的另一端接地，第二电容133的一端连接在放大器131的反相输入端和镜像平方单元12的输出端之间，第二电容133的另一端接地。
具体的，在调零阶段，平方单元11和镜像平方单元12接收的都是偏置电压（或称参考电压），平方单元11根据偏置电压生成第一信号，镜像平方单元12根据偏置电压生成第二信号；可以理解，由于平方单元11和镜像平方单元12结构相同，如果不存在器件的失配，第一信号和第二信号应该完全相同，然而由于器件失配的存在，导致第一信号和第二信号不同；这时候，如图4所示，放大器131将平方单元11输出的第一信号和镜像平方单元12输出的第二信号进行放大。由于放大器131的正相输入端与正相输出端之间连接成回路，放大器131的反相输入端与反相输出端之间连接成回路，这两个回路形成反馈回路，自动调节放大器131的正相输出端与反相输出端之间的电压，使得两者电压相等。此时回路中的电压分别存储在第一电容132和第二电容133中；在工作阶段，平方单元11接收的是第一输入信号，根据第一输入信号生成第一信号，镜像平方单元12仍然接收偏置电压，并根据偏置电压生成第二信号；如图4所示，在自调零单元13中，将调零阶段中第一电容132存储的电压补偿给平方单元11的输出端，用于补偿第一信号，将调零阶段中第二电容133存储的电压补偿给镜像平方单元12的输出端，用于补偿第二信号；或者，如图5所示，其示出了本公开实施例提供的一种对数转换电路的组成结构示意图二。在自调零单元13中，利用放大器131将调零阶段中第一电容132存储的电压进行放大后，再补偿给平方单元11的输出端，用于补偿第一信号，将调零阶段中第二电容133存储的电压进行放大后，再补偿给镜像平方单元12的输出端，用于补偿第二信号。从而能够平衡平方单元11和镜像平方单元12中产生的失调电流，形成准确的平方输出。
由于本公开实施例中，平方电路间隔工作在调零阶段和工作阶段，形成动态反馈调整，从而在不同温度下也可以动态有效抑制失调，不影响输出信号的完整性，最终提升了平方电路的灵敏度。
在后续描述中，本公开实施例以第一电容132和第二电容133位于放大器131之后为例，特别说明的除外。
在图4和图5所示的实施例中，平方单元11和镜像平方单元12输出的第一信号和第二信号可以是电压信号或电流信号，当第一信号和第二信号是电流信号时，自调零单元13还可以包括电流转换单元，以输出电流的补偿。
在一些实施例中，参见图6，其示出了本公开实施例提供的一种对数转换电路的组成结构示意图三，在图6的实施例中，平方单元11和镜像平方单元12输出的为电流信号。如图6所示，自调零单元13还包括：
第一电流转换单元134和第二电流转换单元135，用于将电压信号转化为电流信号；第一电流转换单元134连接在放大器131的正相输出端和平方单元11的输出端之间；第二电流转换单元135连接在放大器131的反相输出端和镜像平方单元12的输出端之间。
需要说明的是，如图5所示，第一电流转换单元134用于将自调零单元13中第一电容132存储的电压信号转化为电流信号并输出至平方单元11的输出端；第二电流转换单元135，用于将自调零单元13中第二电容133存储的电压信号转化为电流信号并输出至镜像平方单元12的输出端，从而实现对第一信号和第二信号的补偿调整，改善平方电路的失调。
在图4或图6的基础上，参见图7，其示出了本公开实施例提供的一种平方电路的具 体结构示意图一。如图7所示，在这里，偏置电压用“VCM”表示，第一输入信号由偏置电压VCM 和交流信号VIN组成，即差分的“”，分别记作第二输入信号和第三输入 信号；放大器131包括正相输入端（+）、反相输入端（-）、正相输出端（+）和反相输 出端（-）。
在一些实施例中，如图7所示，平方单元11包括并联的第一双极性晶体管Q1和第二 双极性晶体管Q2，第一双极性晶体管Q1的控制端用于选择性接收偏置电压VCM或第二输入信 号，第二双极性晶体管Q2的控制端用于选择性接收偏置电压VCM或第三输入信号，第一双极性晶体管Q1的第一端和第二双极性晶体管Q2的第一端连接平方单元11 的输出端，第一双极性晶体管Q1的第二端和第二双极性晶体管Q2的第二端均接地；第二输入 信号包括偏置电压和反相的交流信号，第三输入信号包括偏 置电压和正相的交流信号；
镜像平方单元12包括并联的第三双极性晶体管Q3和第四双极性晶体管Q4，第三双 极性晶体管Q3的控制端和第四双极性晶体管Q4的控制端用于接收偏置电压，第三双极 性晶体管Q3的第一端和第四双极性晶体管Q4的第一端连接镜像平方单元11的输出端，第三 双极性晶体管Q3的第二端和第四双极性晶体管Q4的第二端均接地。
在这里，第一双极性晶体管Q1、第二双极性晶体管Q2、第三双极性晶体管Q3和第四双极性晶体管Q4可以均为双极性晶体管（三极管），第一端可以为三极管的集电极，第二端可以为三极管的发射极，控制端可以为三极管的基极。第一双极性晶体管Q1控制端和第二双极性晶体管Q2的控制端作为平方单元11的输入端（分别记作第一输入端和第二输入端），第一双极性晶体管Q1的第一端和第二双极性晶体管Q2的第一端连接作为平方单元11的输出端，输出电流I1；第三双极性晶体管Q3的控制端和第四双极性晶体管Q4的控制端作为镜像平方单元12的输入端（分别记作第一输入端和第二输入端），第三双极性晶体管Q3的第一端和第四双极性晶体管Q4的第一端连接作为镜像平方单元12的输出端，输出电流I2。
需要说明的是，如图7所示，偏置电压VCM通过端口P1输入到平方电路10中，第二输 入信号和第三输入信号分别通过端口P2和P3输入到平方电路10中。当 平方电路10在调零阶段，导通开关S2和开关S4，平方单元11和镜像平方单元12均连接到端 口P1，接收偏置电压VCM；当平方电路10在工作阶段，导通开关S1和开关S3，镜像平方单元12 接收偏置电压VCM，平方单元11接收交流信号VIN。另外，平方单元11中也可以不设置开关S2 和S4，在这种情况下，第一双极性晶体管Q1和第二双极性晶体管Q2的控制端与偏置电压VCM 之间一直保持导通，端口P2接收的信号为，端口P3接收的信号为，端口P2与第一 双极性晶体管Q1之间、端口P3与第二双极性晶体管Q2仍然设置开关，在调零阶段，开关断 开，在工作阶段，开关导通。本公开实施例还可以通过其它方式设置偏置电压和交流信号的 输入，对此不作具体限定，这里不再赘述。
还需要说明的是，如图7所示，平方单元11的输出电流I11中包括有失调电流Ios，第一电流转换单元134的输出电流为I12，镜像平方单元12的输出电流为I21、第二电流转换单元135的输出电流为I22，经过第一电流转换单元134和第二电路转换单元135的补偿调整，补偿后的平方单元11的输出电流I1=I11+I12，I2=I21+I22。
在调零阶段，I11中包括有失调电流Ios，I11=Ios+IB，I21=IB，I12和I22能够补偿I11和I21之间相差的失调电流Ios，使得I11+I12=I21+I22，即I1=I2。
在工作阶段，I11中还包括与输入电压信号成平方关系的电流ISQ，I11=ISQ+Ios+IB，I21=IB，I12和I22能够补偿I11和I21之间相差的失调电流Ios，使得：I1-I2=(ISQ+Ios+IB+I12)-(IB+I22)=ISQ，最终得到无失调或者失调极低的电流I1和I2。
如图7所示，第一双极性晶体管Q1的第二端与接地端之间、第二双极性晶体管Q2的第一端与接地端之间、第三双极性晶体Q3与接地端之间和第四双极性晶体管Q4与接地端之间均可以连接有一电阻RE。
需要说明的是，在本公开实施例中，可以通过开关S1和开关S2控制平方单元的第 一输入端接收的信号，通过开关S3和开关S4控制平方单元11的第二输入端接收的信号。在 平方电路10的调零阶段，开关S2和开关S4导通，开关S1和开关S3断开，平方单元11的第一输 入端和第二输入端均接收偏置电压VCM；在平方电路10的工作阶段，开关S2和开关S4断开，开 关S1和开关S3导通，平方单元11的第一输入端和第二输入端接收第一输入信号，具体的，第 一输入信号由偏置电压VCM和交流信号VIN组成，包括差分的第二输入信号和第三 输入信号。
在一些实施例中，如图7所示，第一电流转换单元134包括第一MOS管T1，第一MOS管T1的第一端连接平方单元11的输出端，第一MOS管T1的第二端接地，第一MOS管T1的控制端连接放大器131的正相输出端；
第二电流转换单元135包括第二MOS管T2，第二MOS管T2的第一端连接镜像平方单元12的输出端，第二MOS管T2的第二端接地，第二MOS管T2的控制端连接放大器131的反相输出端。
在这里，第一MOS管T1和第二MOS管T2可以均为N型金属氧化物半导体（Negativechannel-Metal-Oxide-Semiconductor，NMOS管），第一MOS管T1和第二MOS管T2的第一端和第二端可以分别是NMOS管的漏极和源极，控制端可以是栅极，根据栅极接收的电压信号，将第一电容132和第二电容133存储的电压转化为电流，且MOS管可以很好的保持住第一电容132和第二电容133存储的电压。
在一些实施例中，如图7所示，放大器131的正相输入端与平方单元11的输出端之间通过开关S7连接，放大器131的反相输入端与镜像平方单元12的输出端之间通过开关S8连接；
第一电容132的一端与放大器131的正相输出端之间通过开关S7连接，另一端接地；第二电容133的一端与放大器131的反相输出端之间通过开关S8连接，另一端接地；
第一电流转换单元134连接在第一电容132的一端和平方单元11的输出端之间，第二电流转换单元135连接在第二电容133的一端和镜像平方单元12的输出端之间。
需要说明的是，在图7中，第一电容132和第二电容133位于放大器131之后，在调零阶段，开关S7和开关S8导通，放大器131将第一信号和第二信号进行放大，放大后的第一信号存储在第一电容132中，放大后的第二信号存储在第二电容133中；在工作阶段，开关S7和开关S8断开，第一MOS管T1将第一电容132存储的电压转换为电流，补偿第一信号，第二MOS管T2将第二电容133存储的电压转换为电流，补偿第二信号。
在另一些实施例中，第一电容132和第二电容133位于放大器131之前，第一电容132的一端与平方单元11的输出端之间通过开关连接，另一端接地；第二电容133的一端与镜像平方单元12的输出端之间通过开关连接，另一端接地；放大器131的正相输入端连接第一电容132的一端，放大器131的反相输入端连接第二电容133的一端。工作原理类似，这里不再赘述。
在一些实施例中，如图7所示，自调零单元13还包括：
第一斩波器136，第一斩波器136的正相输入端与平方单元11的输出端之间通过开关S5连接，第一斩波器136的反相输入端与镜像平方单元12的输出端之间通过开关S6连接，第一斩波器136的正相输出端连接放大器131的正相输入端，第一斩波器136的反相输出端连接放大器131的正相输入端；
第二斩波器137，第二斩波器137的正相输入端连接放大器131的正相输出端，第二斩波器137的反相输入端连接放大器131的反相输出端，第二斩波器137的正相输出端连接第一电流转换单元134的输入端，第二斩波器137的反相输出端连接第二电流转换单元135的输入端。
需要说明的是，放大器131自身也存在失调信号，本公开实施例还利用两个斩波器消除放大器131自身的失调。如图7所示，在调零阶段，开关S5、开关S6导通，由于平方单元11和镜像平方单元12输出的第一信号和第二信号为直流信号，而放大器自身的失调信号也为直流信号，因此利用第一斩波器136先将第一信号和第二信号斩波成交流信号，生成第一交流信号和第二交流信号，以将其与放大器131的直流失调信号区分开来；而最终需要得到有效的直流信号，继续利用第二斩波器137将有效的第一交流信号和第二交流信号斩波回直流信号，并将直流失调信号斩波到交流。这样，由于在调零阶段使用了斩波技术对反馈回路中引入的放大器的直流失调电压进行抑制，避免其对输出电流产生影响，使得输出电流能够准确表达。
在一些实施例中，如图7所示，自调零单元13还包括：第一电阻RLPF1，第一电阻RLPF1连接在第二斩波器137与第一电流转换单元134之间；第二电阻RLPF2，第二电阻RLPF2连接在第二斩波器137与第二电流转换单元135之间。
需要说明的是，如图7所示，第一电容132和第一电阻RLPF1构成第一滤波器，第二电容133和第二电阻RLPF2构成第二滤波器，第一滤波器和第二滤波器将第二斩波器137输出的信号中的放大器131的失调交流信号滤除，以去除放大器失调带来的影响。
在一些实施例中，如图7所示，自调零单元13还包括：第一电压转换单元138，连接放大器131的正相输入端，用于将电流信号转化为电压信号；第二电压转换单元139，连接放大器131的反相输入端，用于将电流信号转化为电压信号。
具体的，如图7所示，第一电压转换单元138包括第三电阻RL1，第三电阻RL1的一端连接电源电压，另一端连接放大器131的正相输入端；第二电压转换单元139包括第四电阻RL2，第四电阻RL2的一端连接电源电压，另一端连接放大器131的反相输入端；由于放大器131用于接收并放大电压信号，而平方单元11和镜像平方单元12输出的是电流信号，因此，本公开实施例利用第三电阻RL1和第四电阻RL2分别将第一斩波器136输出的第一交流信号和第二交流信号转化为电压信号，进而传输至放大器131，即RL的作用是承接斩波后的电流信号。
在其他实施例中，如图8所示，第一电压转换单元138包括第五电阻RL3，第五电阻RL3的一端连接放大器131的正相输入端，另一端连接放大器131的反相输入端；第二电压转换单元139包括第六电阻RL4，第六电阻RL4的一端连接放大器131的正相输入端，另一端连接放大器131的反相输入端。此时，第五电阻RL3和第六电阻RL4为反馈电阻，与放大器131构成了一个跨阻放大器的功能。在这里，第三电阻RL1、第四电阻RL2、第五电阻RL3和第六电阻RL4可以为同一类电阻。
在一些实施例中，如图7所示，平方电路10还包括：差分的正相输出端和反相输出端，正相输出端与平方单元11的输出端之间通过开关S9连接，反相输出端与镜像平方单元12的输出端之间通过开关S10连接；第三电压转换单元14，连接正相输出端，用于将平方单元11的输出端的电流转化为第一输出电压VOUT+；第四电压转换单元15，连接反相输出端，用于将镜像平方单元12的输出端的电流转化为第二输出电压VOUT-。
在这里，正相输出端也可以用“VOUT+”表示，反相输出端也可以用“VOUT-”表示。
需要说明的是，如图7所示，第三电压转换单元14包括并联的电阻RL11和电容CL11，第四电压转换单元15包括并联的电阻RL12与电容CL12。第三电压转换单元14也可以仅包括电阻RL11，第四电压转换单元15可以仅包括电阻RL12。
以图7为例，在本公开实施例中，可以通过一对反相的时钟信号控制各开关的导通和断开，这里，将两个时钟信号分别记作第一控制信号Φping和第二控制信号Φpong，其中，第一控制信号Φping用于控制开关S1、开关S3、S9、开关S10的断开和导通，第二控制信号Φpong用于控制开关S2、开关S4-S8的断开和导通，以时钟信号为高电平开关导通、低电平开关断开为例。
如图7所示，当第二控制信号Φpong为高、第一控制信号Φping为低时，开关S1、开关S3以及开关S9和开关S10断开、开关S2、开关S4-S8导通，平方电路10进入调零阶段。此时，平方单元11的三极管Q1、三极管Q2的输入以及镜像平方单元12的三极管Q3、三极管Q4的输入均接到直流偏置电压VCM上。三极管Q1、三极管Q2、第一MOS管T1支路和三极管Q3、三极管Q4、第二MOS管T2支路的输出电流I1和I2会流入第一斩波器136、第二斩波器137、放大器131、第一电阻RLPF1、第二电阻RLPF2、第一电容132、第二电容133以及第一MOS管T1、第二MOS管T2共同构成的反馈回路中。该阶段中，反馈回路会迫使两条支路电流I1与I2几乎完全相等，并将调零电压VAZ1存储在CAZ1两端，将调零电压VAZ2存储在CAZ2两端。
如图7所示，当第一控制信号Φping为高、第一控制信号Φpong为低时，开关S1、开 关S3以及开关S9和开关S10导通、开关S2、开关S4-S8断开，平方电路10进入工作阶段。此时，平 方单元11的三极管Q1、三极管Q2的输入接到偏置电压和交流信号（即“”）上，镜像 平方单元12的三极管Q3、三极管Q4的输入接到直流偏置电压VCM上。三极管Q1、三极管Q2、第一 MOS管T1支路和三极管Q3、三极管Q4、第二MOS管T2支路的输出电流I1（也称为第一信号）和I2 （也称为第二信号）会流入输出端。该阶段中，存储在CAZ1两端的调零电压VAZ1和存储在CAZ2两 端的调零电压VAZ2会发挥作用，抵消两条支路电流I1与I2的直流失调，形成准确的输出。
以上是本方案的一些实现方式，但是并不限于上述实现方式。例如，对于平方单元11和镜像平方单元12的结构还可以为以下方式：
在另一些实施例中（附图未示出），平方单元11可以包括并联的第一一双极性晶体 管、第一二双极性晶体管、第一三双极性晶体管和第一四双极性晶体管，第一一双极性晶体 管的控制端、第一三双极性晶体管的控制端用于接收偏置电压和正相交流信号（即），第一二双极性晶体管的控制端、第一四双极性晶体管的控制端用于接收偏置 电压和反相交流信号（即），第一一双极性晶体管的第一端、第一二双极性晶体管 的第一端、第一三双极性晶体管的第一端、第一四双极性晶体管的第一端连接平方单元11 的输出端，第一一双极性晶体管的第二端、第一二双极性晶体管的第二端、第一三双极性晶 体管的第二端、第一四双极性晶体管的第二端接地；第一一双极性晶体管的控制端和第一 三双极性晶体管的控制端之间具有并联的电阻和电容，第一二双极性晶体管的控制端、第 一四双极性晶体管的控制端之间具有并联的电阻和电容；第一三双极性晶体管的控制端与 接地端之间具有电流源，第一四双极性晶体管的控制端与接地端之间具有电流源；
镜像平方单元12包括并联的第一五双极性晶体管和第一六双极性晶体管，第一五双极性晶体管的控制端和第一六双极性晶体管的控制端均用于接收偏置电压，第一五双极性晶体管的第一端和第一六双极性晶体管的第一端连接镜像平方单元11的输出端，第一五双极性晶体管的第二端和第一六双极性晶体管的第二端均接地；第一五双极性晶体管的控制端和第一六双极性晶体管的控制端之间具有电阻；第一六双极性晶体管的控制端与接地端之间具有电流源。
在一些实施例中，平方单元11和镜像平方单元12可以输出电压信号，则可以在平方单元11和镜像平方单元12中增加电压转换单元，已将晶体管的电流信号转化为电压信号。
下面，还分别结合附图对各组成结构的具体电路实现进行示例性详细说明。
在本实施例中，第一斩波器和第二斩波器可以是同一类斩波器，用于将直流信号转换为交流信号，或者将交流信号转换为直流信号。如图9所示，其示出了本公开实施例提供的斩波器的组成结构示意图一，将斩波器的正相输入端记作VIN+，反相输入端记作VIN-，正相输出端记作VOUT+，反相输出端记作VOUT-。图9还示出了斩波器处理前后，直流信号和交流信号的电压（V）随时间t的变化波形，可以看出，直流信号的电压值为恒定值，交流信号的电压值呈周期性变化。
下面举例说明几种斩波器的具体实现方式，但是并不限于此。
在一些实施例中，参见图10，其示出了本公开实施例提供的斩波器的组成结构示意图二。如图10所示，斩波器可以包括第一开关电路111、第二开关电路112、第三开关电路113和第四开关电路114，其中：
第一开关电路111的第一端和第二开关电路112的第一端连接作为斩波器的第一输入端，用于接收正相直流输入信号；第三开关电路113的第一端和第四开关电路114的第一端连接作为斩波器的第二输入端，用于接收反相直流输入信号；第一开关电路111的第二端和第三开关电路113的第二端连接作为斩波器的第一输出端，用于输出正相交流输入信号；第二开关电路112的第二端和第四开关电路114的第二端连接作为斩波电路的第二输出端，用于输出反相交流输入信号。
需要说明的是，第一斩波器的主要作用是将直流电压调制到交流。在斩波器的工作过程中，可以利用控制时钟对第一开关电路111、第二开关电路112、第三开关电路113和第四开关电路114进行控制。其工作机理是通过四路开关分别将正相输入端和反相输入端与正相输出端和反相输出端相连接。通过控制这四路开关的控制时钟，可以在一个时间段实现正相输出端与正相输入端相连，同时反相输出端与反相输入端相连，在另一个时间段实现正相输出端与反相输入端相连，反相输出端与正相输入端相连，从而实现信号从直流转换为交流方波信号的过程。
例如：在同时导通第一开关电路111和第四开关电路114时，并同时关断第二开关电路112和第三开关电路113；或者，在同时导通第二开关电路112和第三开关电路113时，同时关断第一开关电路111和第四开关电路114。从而实现将输入的直流信号转换为交流信号。
这里，各开关电路具体实现可以通过NMOS管和P型金属氧化物半导体（Positivechannel-Metal-Oxide-Semiconductor，PMOS管）组合实现或者是分别实现斩波器的四路开关，也可以通过NPN或者是PNP三极管实现。可以利用一对互为反相信号的第一时钟信号和第二时钟信号实现对各开关电路的开启和关闭的控制。在一些实施例中，第一开关电路111、第二开关电路112、第三开关电路113和第四开关电路114中的至少部分开关可以是不同类型的开关。
在第一种实现方式中，参见图11，其示出了本公开实施例提供的斩波器的详细结构示意图一。如图11所示，如果第一开关电路111、第二开关电路112、第三开关电路113和第四开关电路114均为传输门，第一开关电路111的第一控制端、第二开关电路112的第二控制端、第三开关电路113的第二控制端和第四开关114电路的第一控制端均用于接收第一时钟信号CLK+；第一开关电路111的第二控制端、第二开关电路112的第一控制端、第三开关电路113的第一控制端和第四开关电路114的第二控制端均用于接收第二时钟信号CLK-。
需要说明的是，传输门由一个PMOS管和一个NMOS管组成，其中，NMOS管的控制端（栅极）作为传输门的第一控制端，PMOS管的控制端（栅极）作为传输门的第二控制端，PMOS管的第一端和NMOS管的第一端连接作为传输门的第一端，也就是对应的开关电路的第一端；PMOS管的第二端和NMOS管的第二端连接作为传输门的第二端，也就是对应的开关电路的第二端。传输门的两个控制端分别接收一对反相的第一时钟信号和第二时钟信号，从而实现四个传输门按照所需开启和关断。
在第二种实现方式中，参见图12，其示出了本公开实施例提供的斩波器的详细结构示意图二。如果第一开关电路111、第二开关电路112、第三开关电路113和第四开关电路114均为单刀单掷开关，第一开关电路111的控制端和第四开关电路114的控制端均用于接收第一时钟信号CLK+，第二开关电路112的控制端和第三开关电路113的控制端均用于接收第二时钟信号CLK-。
在第三种实现方式中，参见图13，其示出了本公开实施例提供的斩波器的详细结构示意图三。如果第一开关电路111、第二开关电路112、第三开关电路113和第四开关电路114均为NMOS管，第一开关电路111的控制端和第四开关电路114的控制端均用于接收第一时钟信号CLK+，第二开关电路112的控制端和第三开关电路113的控制端均用于接收第二时钟信号CLK-。
在第四种实现方式中，参见图14，其示出了本公开实施例提供的斩波器的详细结构示意图四。如果第一开关电路111、第二开关电路112、第三开关电路113和第四开关电路114均为PMOS管，第一开关电路111的控制端和第四开关电路114的控制端均用于接收第二时钟信号CLK-，第二开关电路112的控制端和第三开关电路113的控制端均用于接收第一时钟信号CLK+。
需要说明的是，如果各开关电路为NMOS管或者PMOS管，那么各开关电路的第一端和第二端可以分别是NMOS管或者PMOS管的漏极和源极，控制端可以是栅极。
还需要说明的是，在本实施例中，斩波器成对使用，方法是将低频信号斩波到交流高频信号，然后进入放大器后，将信号斩波回低频，同时将直流失调电压斩波至交流高频，最后通过滤波器将信号保留，并将已调制至交流的失调电压滤除。
对于放大器131，主要作用是放大差模信号，提升环路增益，使得第一电容132和第二电容133上存储的电压可以在工作时更加准确地抵消平方电路自身的失调。放大器可以通过套筒式放大器或者折叠式共源共栅放大器实现，但是不限于此。
在第一种实现方式中，参见图15，其示出了本公开实施例提供的放大器的组成结构示意图一。如图15所示，放大器131可以包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8和第一电流源I1，其中：第一晶体管M1的控制端为正相输入端，第一晶体管M1的第二端、第二晶体管M2的第二端均与第一电流源I1的第一端连接；第一电流源I1的第二端与接地端连接；第二晶体管M2的控制端为反相输入端；第一晶体管M1的第一端与第三晶体管M3的第二端连接；第二晶体管M2的第一端与第四晶体管M4的第二端连接；第三晶体管M3的控制端和第四晶体管M4的控制端均连接电压VB1；第三晶体管M3的第一端和第五晶体管M5的第一端连接作为反相输出端；第四晶体管M4的第一端和第六晶体管M6的第一端连接作为正相输出端；第五晶体管M5的控制端和第六晶体管M6的控制端均连接电压VB2；第五晶体管M5的第二端和第七晶体管M7的第一端连接；第六晶体管M6的第二端和第八晶体管M8的第一端连接；第七晶体管M7的控制端和第八晶体管M8的控制端均连接电压VB3；第七晶体管M7的第二端与电源连接；第八晶体管M8的第二端与电源连接。
在这里，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4可以为NMOS管；第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8可以为PMOS管。
需要说明的是，如果各晶体管为NMOS管或者PMOS管，那么各晶体管的第一端和第二端可以分别是NMOS管或者PMOS管的漏极和源极，控制端可以是栅极。
在第二种实现方式中，参见图16，其示出了本公开实施例提供的放大器的组成结构示意图二。如图16所示，放大器131可以包括：第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18和第二电流源I2，其中：第九晶体管M9的控制端作为正相输入端；第十晶体管M10的控制端作为反相输入端；第九晶体管M9的第二端、第十晶体管M10的第二端均与第二电流源I2的第二端连接；第二电流源I2的第一端连接电源；第九晶体管M9的第一端、第十一晶体管M11的第一端均与第十三晶体管M13的第二端连接；第十晶体管M10的第一端、第十二晶体管M12的第一端均与第十四晶体管M14的第二端连接；第十一晶体管M11的第二端、第十二晶体管M12的第二端均与接地端连接；第十一晶体管M11的控制端、第十二晶体管M12的控制端均连接电压VB1；第十三晶体管M13的控制端、第十四晶体管M14的控制端均连接电压VB2；第十三晶体管M13的第一端、第十五晶体管M15的第一端连接作为反相输出端；第十四晶体管M14的第一端、第十六晶体管M16的第一端连接作为正相输出端；第十五晶体管M15的控制端、第十六晶体管M16的控制端均连接电压VB3；第十五晶体管M15的第二端与第十七晶体管M17的第一端连接；第十六晶体管M16的第二端与第十八晶体管M18的第一端连接；第十七晶体管M17的第二端与电源连接；第十八晶体管M18的第二端与电源连接。
在这里，第九晶体管M9、第十晶体管M10、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18可以为PMOS管，第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14可以为NMOS管。
需要说明的是，如果各晶体管为NMOS管或者PMOS管，那么各晶体管的第一端和第二端可以分别是NMOS管或者PMOS管的漏极和源极，控制端可以是栅极。
本公开的另一实施例中，参见17，其示出了本公开实施例提供的一种乒乓平方电路的组成结构示意图。如图17所示，该乒乓平方电路20包括：第一平方电路21和第二平方电路22，第一平方电路21和第二平方电路22均为如前述实施例任一项所述的平方电路10；差分的正相输出端VOUT+和反相输出端VOUT-，正相输出端分别选择性连接第一平方电路21和第二平方电路22中平方单元11的输出端，反相输出端分别选择性连接第一平方电路21和第二平方电路22中镜像平方单元12的输出端；第三电压转换单元13和第四电压转换单元14，分别连接正相输出端和反相输出端，用于将电流信号转化为电压。
需要说明的是，第一平方电路21和第二平方电路22的结构均与图7相同，作用原理也相同。第一平方电路21可以称作Ping结构，第二平方电路22可以称作Pong结构。
在图17所示的实施例中，第一平方电路21和第二平方电路22共用正相输出端、反相输出端、第三电压转换单元13和第四电压转换单元14，在一些实施例中，第一平方电路21和第二平方电路22还可以有各自独立的正相输出端、反相输出端以及对应的电压转换单元。
如图18所示，为对应控制乒乓平方电路20的信号时序示意图，其中，Φch为斩波器的时钟信号，这里仅示出了其中一个。如图19所示，当第二控制信号Φpong为高、第一控制信号Φping为低时，Ping结构进入调零阶段，而Pong结构中的平方电路接到输出端。
此时，Ping结构中平方单元11的三极管Q1、三极管Q2的输入与镜像平方单元12的三极管Q3、三极管Q4均接到一个共同的直流偏置电压VCM上。三极管Q1、三极管Q2、第一MOS管T1支路和三极管Q3、三极管Q4、第二MOS管T2支路的输出电流I1和I2会流入第一斩波器136、第二斩波器137、放大器131、第一电阻RLPF1、第二电阻RLPF2、第一电容132、第二电容133以及第一MOS管T1、第二MOS管T2共同构成的反馈环路中。由于反馈回路的存在且反馈回路增益足够大时，环路会通过调节CAZ1两端电压VAZ1和CAZ2两端电压VAZ2使得两条支路电流I1与I2几乎完全相等。存储在CAZ1和CAZ2两端的电压VAZ1和VAZ2会在下一时钟阶段Ping结构接到输入信号和输出端时发挥作用，抵消两条支路的直流失调。
其中反馈回路中的第一斩波器136是将电流I1和电流I2斩波到交流信号，第二斩波器137的作用主要是将放大器的直流失调斩波到交流以及将交流I1和I2斩回直流，并分别通过RLPF1和CAZ1形成的低通滤波器以及RLPF2和CAZ2形成的低通滤波器将交流失调滤除，避免放大器失调影响两条支路失调的消除效果。而由于经历了两次斩波，直流失调电流在反馈回路中的传递不会被影响。
此时Pong结构与输入信号相接，输出的电流接到输出端负载并转成电压信号输出。由于在上一个周期存储的VAZ3和VAZ4有能够抵消两条支路失调的能力，因此Pong结构两条支路的电流I3和I4的差值可以准确地体现平方电流的信息。
如图20所示，当时钟信号Φping为高时，时钟信号Φpong为低，Pong结构进入调零阶段，而Ping结构中的平方电路接到输出端。
此时，Pong结构中平方单元11的三极管Q5、三极管Q6的输入与镜像平方单元12的三极管Q7、三极管Q8均接到一个共同的直流偏置电压VCM上。三极管Q5、三极管Q6、T3支路和三极管Q7、三极管Q8、T4支路的输出电流I3和I4会流入第一斩波器136、第二斩波器137、放大器131、第一电阻RLPF1、第二电阻RLPF2、第一电容132、第二电容133以及第一MOS管T1、第二MOS管T2共同构成的反馈环路中。由于反馈回路的存在且反馈回路增益足够大时，环路会通过调节电压VAZ3和VAZ4使得两条支路电流I3与I4几乎完全相等。存储的电压VAZ3和VAZ4会在下一时钟阶段Pong结构接到输入信号和输出端时发挥作用，抵消两条支路的直流失调。
其中，反馈回路中的第一斩波器136是将I3和I4斩波到交流，第二斩波器137的作用主要是将放大器失调斩波到交流以及将交流I3和I4斩回直流，并分别通过RLPF3和CAZ3形成的低通滤波器以及RLPF4和CAZ4形成的低通滤波器将交流失调滤除，避免放大器失调影响两条支路失调的消除效果。而由于经历了两次斩波，直流失调电流在反馈回路中的传递不会被影响。
此时Ping结构与输入信号相接，输出的电流接到输出端负载并转成电压信号输出。由于在上一个周期CAZ1和CAZ2两端存储的VAZ1和VAZ2有能够抵消两条支路失调的能力，因此Pong结构两条支路的电流I1和I2的差值可以准确地体现平方电流的信息。
需要说明的是，Ping结构和Pong结构是交替工作（这里主要针对Pong结构进行描述，Ping结构运行机制相同），可以保证一直有稳定的输出。在Ping结构调零时，Pong结构正常工作，输入信号进入Pong结构，Pong结构中平方电流支路和镜像平方电流（又称作参考电流）支路均接到输出端。其中Pong结构中第一电容和第二电容（又称作补偿电流产生单元）会根据上一个调零阶段存储下来的电压转化为合理的补偿电流平衡平方电流支路和镜像平方电流支路的直流失调电流，使得Pong结构形成准确的平方输出。而在Ping结构接入输出端正常工作时，Pong结构会进入调零阶段。在这一阶段，Pong结构无输入信号，也与输出断开，自调零单元（反馈回路）使得平方电流与参考电流的直流值完全相等，并且记录下使得其完全相等所需要给予补偿电流产生单元的控制电压值。
在本实施例中，使用了Ping-Pong自调零技术，使用了两个一样的平方电路结构（分别称作Ping结构和Pong结构）。在Ping结构进行自动调零时，Pong结构中的平方电路接到输出，并对输入电压信号求取平方。反之，在Pong结构进行自动调零时，Ping结构中的平方电路接到输出，并对输入电压信号求取平方。这样，能够对平方电路的失调实时地进行校准，即使温度发生变化，也可以对失调有好的消除，并且通过Ping-Pong结构交替工作，校准调零不会打断对输出信号的连续性，保持了信号路径的完整性。
也就是说，调零阶段和工作阶段是交替进行的。在调零阶段，平方单元和镜像平方单元接收相同的参考电压，平方单元和镜像平方单元的输出信号之差，只包括失调电流IOS。第一反馈回路和第二反馈回路自调零，放大器的正相输入端和反相输入端之间的电压相等，以获得对平方单元的输出端、镜像平方单元的输出端的补偿电压，并存储该补偿电压。此时，放大器的反馈回路获得用于补偿失调的补偿电压，补偿电压可以补偿该失调；在工作阶段，平方单元接收输入信号，镜像平方单元接收参考电压。调零单元根据存储的补偿电压，向平方单元的输出端、镜像平方单元的输出端输出补偿值，补偿值与失调电流IOS相抵消，平方单元与镜像平方单元的输出端的信号差仅为平方信息。
基于前述的Ping-Pong自调零结合斩波技术的平方电路，平方电流的支路与参考电流支路的失调得到大幅抑制，使得两条支路的电流差能够准确地体现输入信号的平方信息，且可通过电阻与电容并联的负载转化为平方电压。
传统结构中，三极管Q1、三极管Q2与三极管Q3、三极管Q4之间的失调电流会完全体现在平方电流支路与参考电流支路中，使得平方电流无法通过做差后准确体现。在本实施例中，原有两条支路的失调电流会被抑制环路增益级别的倍数。通过调节反馈回路中的放大器增益，可以使得反馈回路增益达到1000倍甚至10000以上，使得两条支路的失调电流IOS被抑制相应的倍数达到可以忽略的状态。尽管两条支路相比传统结构引入了第一MOS管T1、第二MOS管T2和第三MOS管T3、第四MOS管T4，但由于第一MOS管T1和第二MOS管T2或者第三MOS管T3和第四MOS管T4之间的失调电流和三极管Q1、三极管Q2与三极管Q3、三极管Q4是一个级别的，且都会被抑制环路增益级别的倍数，可以忽略。
因此，本实施例中的平方电路的直流失调极小，可以用于检测很小的输入信号，达到高灵敏度。
另外，在自调零过程使用了斩波技术对反馈路径中引入的放大器失调电压进行抑制，避免其对输出电流产生影响。
本公开的再一实施例中，参见图21，其示出了本公开实施例提供的一种检波电路的组成结构示意图一。如图21所示，该检波电路30包括如前述另一实施例所述的乒乓平方电路20，或者，参见图22，其示出了本公开实施例提供的一种检波电路的组成结构示意图二。如图22所示，该检波电路30包括如前述实施例任一项所述的平方电路10。
以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。
需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。

Claims (13)

1.一种低失配的平方电路，其特征在于，包括：
平方单元，用于对接收的交流信号进行平方，所述平方单元选择性接收偏置电压或第一输入信号，所述平方单元的输出端输出第一信号，所述第一输入信号包括所述偏置电压和所述交流信号；
镜像平方单元，用于接收所述偏置电压，所述镜像平方单元的结构与所述平方单元的结构一致，所述镜像平方单元的输出端输出第二信号，所述第二信号为静态电流；
自调零单元，包括放大器、第一电容和第二电容；所述放大器的正相输入端与所述平方单元的输出端连接，所述放大器的反相输入端与所述镜像平方单元的输出端连接，所述放大器的正相输出端与所述平方单元的输出端连接，所述放大器的反相输出端与所述镜像平方单元的输出端连接；所述第一电容的一端连接在所述放大器与所述平方单元的输出端的回路中，所述第一电容的另一端接地，所述第二电容的一端连接在所述放大器与所述镜像平方单元的输出端的回路中，所述第二电容的另一端接地。
2.根据权利要求1所述的平方电路，其特征在于，所述自调零单元还包括：
第一电流转换单元和第二电流转换单元，用于将电压信号转化为电流信号；所述第一电流转换单元连接在所述放大器的正相输出端和所述平方单元的输出端之间；所述第二电流转换单元连接在所述放大器的反相输出端和所述镜像平方单元的输出端之间。
3.根据权利要求2所述的平方电路，其特征在于，
所述放大器的正相输入端与所述平方单元的输出端之间通过开关连接，所述放大器的反相输入端与所述镜像平方单元的输出端之间通过开关连接；
所述第一电容的一端与所述放大器的正相输出端之间通过开关连接，另一端接地；所述第二电容的一端与所述放大器的反相输出端之间通过开关连接，另一端接地；
所述第一电流转换单元连接在所述第一电容的一端和所述平方单元的输出端之间，所述第二电流转换单元连接在所述第二电容的一端和所述镜像平方单元的输出端之间。
4.根据权利要求2所述的平方电路，其特征在于，
所述第一电容的一端与所述平方单元的输出端之间通过开关连接，另一端接地；所述第二电容的一端与所述镜像平方单元的输出端之间通过开关连接，另一端接地；
所述放大器的正相输入端连接所述第一电容的一端，所述放大器的反相输入端连接所述第二电容的一端。
5.根据权利要求2所述的平方电路，其特征在于，
所述第一电流转换单元包括第一MOS管，所述第一MOS管的第一端连接所述平方单元的输出端，所述第一MOS管的第二端接地，所述第一MOS管的控制端连接所述放大器的正相输出端；
所述第二电流转换单元包括第二MOS管，所述第二MOS管的第一端连接所述镜像平方单元的输出端，所述第二MOS管的第二端接地，所述第二MOS管的控制端连接所述放大器的反相输出端。
6.根据权利要求2所述的平方电路，其特征在于，所述自调零单元还包括：
第一斩波器，所述第一斩波器的正相输入端与所述平方单元的输出端之间通过开关连接，所述第一斩波器的反相输入端与所述镜像平方单元的输出端之间通过开关连接，所述第一斩波器的正相输出端连接所述放大器的正相输入端，所述第一斩波器的反相输出端连接所述放大器的正相输入端；
第二斩波器，所述第二斩波器的正相输入端连接所述放大器的正相输出端，所述第二斩波器的反相输入端连接所述放大器的反相输出端，所述第二斩波器的正相输出端连接所述第一电流转换单元的输入端，所述第二斩波器的反相输出端连接所述第二电流转换单元的输入端。
7.根据权利要求6所述的平方电路，其特征在于，所述自调零单元还包括：
第一电阻，所述第一电阻连接在所述第二斩波器与所述第一电流转换单元之间；
第二电阻，所述第二电阻连接在所述第二斩波器与所述第二电流转换单元之间。
8.根据权利要求1所述的平方电路，其特征在于，所述自调零单元还包括：
第一电压转换单元，连接所述放大器的正相输入端，用于将电流信号转化为电压信号；
第二电压转换单元，连接所述放大器的反相输入端，用于将电流信号转化为电压信号。
9.根据权利要求8所述的平方电路，其特征在于，
所述第一电压转换单元包括第三电阻，所述第三电阻的一端连接电源电压，另一端连接所述放大器的正相输入端；所述第二电压转换单元包括第四电阻，所述第四电阻的一端连接所述电源电压，另一端连接所述放大器的反相输入端；或者，
所述第一电压转换单元包括第五电阻，所述第五电阻的一端连接所述放大器的正相输入端，另一端连接所述放大器的反相输入端；所述第二电压转换单元包括第六电阻，所述第六电阻的一端连接所述放大器的正相输入端，另一端连接所述放大器的反相输入端。
10.根据权利要求1-9中任一所述的平方电路，其特征在于，
所述平方单元包括并联的第一双极性晶体管和第二双极性晶体管，所述第一双极性晶体管控制端用于选择性接收所述偏置电压或第二输入信号，所述第二双极性晶体管的控制端用于选择性接收所述偏置电压或第三输入信号，所述第一双极性晶体管的第一端和所述第二双极性晶体管的第一端连接所述平方单元的输出端，所述第一双极性晶体管的第二端和所述第二双极性晶体管的第二端接地；所述第二输入信号包括所述偏置电压和正相的所述交流信号，所述第三输入信号包括所述偏置电压和反相的所述交流信号；
所述镜像平方单元包括并联的第三双极性晶体管和第四双极性晶体管，所述第三双极性晶体管的控制端和所述第四双极性晶体管的控制端用于接收所述偏置电压，所述第三双极性晶体管的第一端和所述第四双极性晶体管的第一端连接所述镜像平方单元的输出端，所述第三双极性晶体管的第二端和所述第四双极性晶体管的第二端接地。
11.根据权利要求1-9中任一所述的平方电路，其特征在于，所述平方电路还包括：
差分的正相输出端和反相输出端，所述正相输出端与所述平方单元的输出端之间通过开关连接，所述反相输出端与所述镜像平方单元的输出端之间通过开关连接；
第三电压转换单元，连接所述正相输出端，用于将所述平方单元的输出端的电流转化为第一输出电压；
第四电压转换单元，连接所述反相输出端，用于将所述镜像平方单元的输出端的电流转化为第二输出电压。
12.一种乒乓平方电路，其特征在于，包括：
第一平方电路和第二平方电路，所述第一平方电路和所述第二平方电路均为如权利要求1-10中任一所述的平方电路；
差分的正相输出端和反相输出端，所述正相输出端分别选择性连接所述第一平方电路和所述第二平方电中所述平方单元的输出端，所述反相输出端分别选择性连接所述第一平方电路和所述第二平方电中所述镜像平方单元的输出端；
第三电压转换单元和第四电压转换单元，分别连接所述正相输出端和所述反相输出端，用于将电流信号转化为电压。
13.一种检波电路，其特征在于，包括如权利要求12所述的乒乓平方电路，或如权利要求1-11中任一所述的平方电路。
CN202410282714.XA 2024-03-12 2024-03-12 低失配的平方电路、乒乓平方电路和检波电路 Active CN117879577B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410282714.XA CN117879577B (zh) 2024-03-12 2024-03-12 低失配的平方电路、乒乓平方电路和检波电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410282714.XA CN117879577B (zh) 2024-03-12 2024-03-12 低失配的平方电路、乒乓平方电路和检波电路

Publications (2)

Publication Number Publication Date
CN117879577A true CN117879577A (zh) 2024-04-12
CN117879577B CN117879577B (zh) 2024-06-21

Family

ID=90585047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410282714.XA Active CN117879577B (zh) 2024-03-12 2024-03-12 低失配的平方电路、乒乓平方电路和检波电路

Country Status (1)

Country Link
CN (1) CN117879577B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835421A (en) * 1988-03-18 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Squaring circuits in MOS integrated circuit technology
US5485119A (en) * 1994-07-12 1996-01-16 Nec Corporation MOS transconductance amplifier having squaring circuit for LSI implementation
JP2001118025A (ja) * 1999-10-22 2001-04-27 Kawasaki Steel Corp しきい値検出回路、しきい値調整回路、および二乗回路
US20050218986A1 (en) * 2004-03-30 2005-10-06 Garlepp Bruno W Differential amplifiers and methods of using same
EP1681764A2 (en) * 2000-02-15 2006-07-19 Broadcom Corporation Variable transconductance variable gain amplifier utilizing a degenerated differential pair
WO2007021748A2 (en) * 2005-08-18 2007-02-22 Linear Technology Corporation Wideband squaring cell
US20100194481A1 (en) * 2009-02-03 2010-08-05 Renesas Technology Corp. Rf power amplifier and rf power module using the same
CN102904566A (zh) * 2011-07-28 2013-01-30 联发科技（新加坡）私人有限公司 平方电路、集成电路、无线通信单元以及相关方法
US20200278261A1 (en) * 2019-02-28 2020-09-03 Hangzhou Vango Technologies, Inc. Temperature sensor and modulation circuit for voltage to duty-cycle conversion of the same
US10789046B1 (en) * 2018-04-17 2020-09-29 Ali Tasdighi Far Low-power fast current-mode meshed multiplication for multiply-accumulate in artificial intelligence
CN220064221U (zh) * 2023-04-19 2023-11-21 杭州士兰微电子股份有限公司 智能开关及其电流采样电路、驱动电路
CN117526946A (zh) * 2024-01-02 2024-02-06 上海安其威微电子科技有限公司 一种对数转换电路和芯片

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835421A (en) * 1988-03-18 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Squaring circuits in MOS integrated circuit technology
US5485119A (en) * 1994-07-12 1996-01-16 Nec Corporation MOS transconductance amplifier having squaring circuit for LSI implementation
JP2001118025A (ja) * 1999-10-22 2001-04-27 Kawasaki Steel Corp しきい値検出回路、しきい値調整回路、および二乗回路
EP1681764A2 (en) * 2000-02-15 2006-07-19 Broadcom Corporation Variable transconductance variable gain amplifier utilizing a degenerated differential pair
US20050218986A1 (en) * 2004-03-30 2005-10-06 Garlepp Bruno W Differential amplifiers and methods of using same
WO2007021748A2 (en) * 2005-08-18 2007-02-22 Linear Technology Corporation Wideband squaring cell
US20100194481A1 (en) * 2009-02-03 2010-08-05 Renesas Technology Corp. Rf power amplifier and rf power module using the same
CN102904566A (zh) * 2011-07-28 2013-01-30 联发科技（新加坡）私人有限公司 平方电路、集成电路、无线通信单元以及相关方法
US20130027110A1 (en) * 2011-07-28 2013-01-31 Christopher Jacques Beale Squaring circuit, integrated circuit, wireless communication unit and method therefor
US10789046B1 (en) * 2018-04-17 2020-09-29 Ali Tasdighi Far Low-power fast current-mode meshed multiplication for multiply-accumulate in artificial intelligence
US20200278261A1 (en) * 2019-02-28 2020-09-03 Hangzhou Vango Technologies, Inc. Temperature sensor and modulation circuit for voltage to duty-cycle conversion of the same
CN220064221U (zh) * 2023-04-19 2023-11-21 杭州士兰微电子股份有限公司 智能开关及其电流采样电路、驱动电路
CN117526946A (zh) * 2024-01-02 2024-02-06 上海安其威微电子科技有限公司 一种对数转换电路和芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BOONCHAI BOONCHU: "Low-Voltage Diode-R Current Squarer Circuit", 2019 7TH INTERNATIONAL ELECTRICAL ENGINEERING CONGRESS (IEECON), 31 December 2019 (2019-12-31) *
杜承钢: "一种高精度模拟乘法器的研究与设计", 微电子学与计算机, 28 February 2022 (2022-02-28) *

Also Published As

Publication number Publication date
CN117879577B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
US7120393B2 (en) Temperature sensor insensitive to device offsets with independent adjustment of slope and reference temperature
US7868701B2 (en) Transimpedance amplifier
JP2863762B2 (ja) パワーセンサ
CN106877943B (zh) 一种使用环回校准的通信收发器及其发射功率的校准方法
JPH04506286A (ja) 対数増幅器
US20040198262A1 (en) Integrated RF signal level detector usable for automatic power level control
JPH05501344A (ja) コンピュータ断層撮影に有用な雑音消去光検出器前置増幅器
US4152659A (en) Low noise differential amplifier
CN103460624A (zh) 光信号检测电路和光接收机
TW201306630A (zh) 平方電路、積體電路、無線通訊單元以及相關方法
US8744379B1 (en) Temperature independent CMOS radio frequency power detector
US20200083852A1 (en) Amplifier
WO2023274415A1 (zh) 一种功率检测电路、芯片及通信终端
US20190363686A1 (en) Differential Amplifier, Corresponding Integrated Circuit, System, Instrumentation Amplifier and Method
CN101895336A (zh) 监视电路、监视信号输出方法以及光接收器
US20100203860A1 (en) Passive Mixer Mismatch Tuning Using Self-Tests to Suppress IM2
CN117879577B (zh) 低失配的平方电路、乒乓平方电路和检波电路
CN105334378A (zh) 前置差分测量电路及具有该电路的测量装置
CN112946359A (zh) 基于电流反馈环路的功率检测器电路及功率信号检测方法
EP1043594B2 (en) True average wide dynamic range power sensor
JPS6336163B2 (zh)
EP4009060A1 (en) Rf power detector
CN111587533B (zh) 共模感测架构
TW201644188A (zh) 具單端輸入之平衡差動轉阻抗放大器及平衡方法
CN117969928B (zh) 一种平方电路和均方根检波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant