CN117878095A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN117878095A
CN117878095A CN202211207354.4A CN202211207354A CN117878095A CN 117878095 A CN117878095 A CN 117878095A CN 202211207354 A CN202211207354 A CN 202211207354A CN 117878095 A CN117878095 A CN 117878095A
Authority
CN
China
Prior art keywords
spacer
contact hole
layer
insulating layer
planarization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211207354.4A
Other languages
English (en)
Inventor
吴铁将
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211207354.4A priority Critical patent/CN117878095A/zh
Priority to PCT/CN2023/082034 priority patent/WO2024066230A1/zh
Publication of CN117878095A publication Critical patent/CN117878095A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及一种半导体结构及其制备方法。所述半导体结构，包括：基底、第一平坦化层、第一隔离物、第二隔离物、第二平坦化层、接触孔和接触插塞。基底包括衬底和位于衬底上的相邻的两个栅极结构，衬底具有位于相邻的两个栅极结构之间的掺杂区。第一隔离物和第二隔离物之间的空间与相邻的两个栅极结构之间的空间大致对准。接触孔贯穿第二平坦化层和第一平坦化层；接触孔的一部分位于第一隔离物和第二隔离物之间，接触孔的另一部分位于相邻的两个栅极结构之间，且至少部分暴露出掺杂区。接触插塞设置于接触孔中，且与掺杂区电连接。所述半导体结构及其制备方法可以提高半导体结构的生产良率，并确保半导体结构的电学可靠性。

Description

半导体结构及其制备方法
技术领域
本公开涉及半导体技术领域，特别是涉及一种半导体结构及制备方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)因具有体积小、集成化程度高及传 输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。随着移动设备的不断发展，人们对存 储器的小体积、集成化提出了巨大的需求。
但是，随着半导体制造领域中的特征尺寸一再缩小，动态随机存储器中相邻接触插塞以及相邻导 电结构之间的间隔也不断被压缩，使得接触插塞与相邻导电结构之间发生短路的几率也随之增加。相 关技术中，先通过光刻对准，刻蚀形成接触孔，再使用金属材料填充接触孔形成接触插塞的方式， 需要较大的工艺窗口，也容易使得接触插塞具有与相邻导电线结构短路的风险。
因此，为了减少此类短路的失效风险发生，需要对接触插塞的制造过程特别是定位对准、绝缘防 护等的关键步骤进行结构以及工艺上的改进。
发明内容
基于此，本公开实施例提供一种半导体结构及制备方法，以改善接触插塞的成型精度，并降低接 触插塞的工艺难度，从而有利于提高半导体结构的生产良率，并确保半导体结构的电学可靠性。
一方面，本公开实施例提供了一种半导体结构，包括：
基底，包括衬底和位于所述衬底上的相邻的两个栅极结构，其中，所述衬底具有位于所述相邻的 两个栅极结构之间的掺杂区；
第一平坦化层，覆盖所述基底；
第一隔离物和第二隔离物，位于所述第一平坦化层上；其中，所述第一隔离物和所述第二隔离物 之间的空间与所述相邻的两个栅极结构之间的空间大致对准；
第二平坦化层，位于所述第一平坦化层的远离所述基底的一侧，且覆盖所述第一隔离物和所述第 二隔离物；
接触孔，贯穿所述第二平坦化层和所述第一平坦化层且，至少部分暴露出所述掺杂区；其中，所 述接触孔的一部分位于所述第一隔离物和所述第二隔离物之间，所述接触孔的另一部分位于所述相邻 的两个栅极结构之间；
接触插塞，设置于所述接触孔中，且与所述掺杂区电连接。
在一些实施例中，所述半导体结构还包括：所述第一隔离物和所述第二隔离物由导电材料形成； 所述接触插塞与所述第一隔离物电连接，所述接触插塞与所述第二隔离物相互绝缘。
在一些实施例中，所述半导体结构还包括：所述第一隔离物和所述第二隔离物至少之一形成为导 电线。
在一些实施例中，所述半导体结构还包括：所述接触插塞与所述第一隔离物的靠近所述第二隔离 物的侧表面和所述第一隔离物的靠近所述侧表面的部分顶表面直接接触。
在一些实施例中，所述半导体结构还包括：所述第一隔离物与所述接触插塞接触的所述部分顶表 面和所述侧表面形成台阶。
在一些实施例中，所述半导体结构还包括：绝缘层，位于所述第一平坦化层和所述第二平坦化层 之间，且覆盖所述第二隔离物以及所述第一隔离物的除所述侧表面和所述部分顶表面之外的表面；所 述接触孔还贯穿所述绝缘层。
在一些实施例中，所述半导体结构还包括：所述接触插塞还覆盖所述绝缘层位于所述第二隔离物 顶表面上方的部分表面。
在一些实施例中，所述半导体结构还包括：所述绝缘层包括层叠设置的第一绝缘层和第二绝缘层； 其中，所述第一绝缘层的材料包括氮化物，所述第二绝缘层的材料包括氧化物。
在一些实施例中，所述半导体结构还包括：所述第一隔离物和所述第二隔离物由绝缘材料形成。
在一些实施例中，所述半导体结构还包括：所述接触插塞包括扩散阻挡层和金属层；其中，所述 扩散阻挡层覆盖所述接触孔的侧壁及底面，所述金属层覆盖所述扩散阻挡层并填充所述接触孔。
另一方面，本公开实施例提供了一种半导体结构的制备方法，包括：
提供基底，其中，所述基底包括衬底和位于所述衬底上的相邻的两个栅极结构，所述衬底具有位 于所述相邻的两个栅极结构之间的掺杂区；
于所述基底上形成第一平坦化层；
于所述第一平坦化层远离所述基底的表面形成第一隔离物和第二隔离物；其中，所述第一隔离物 和所述第二隔离物之间的空间与所述相邻的两个栅极结构之间的空间大致对准；
于所述第一平坦化层远离所述基底的表面形成第二平坦化层；其中，所述第二平坦化层覆盖所述 第一隔离物和所述第二隔离物；
刻蚀所述第二平坦化层，以形成贯穿所述第二平坦化层的第一接触孔，所述第一接触孔位于所述 第一隔离物和所述第二隔离物之间；
基于所述第一接触孔，自对准刻蚀所述第一平坦化层，以在所述相邻的两个栅极结构之间形成贯 穿所述第一平坦化层的第二接触孔，且至少部分暴露出所述掺杂区；
于所述第一接触孔和所述第二接触孔中形成接触插塞；其中，所述接触插塞与所述掺杂区电连接。
在一些实施例中，所述刻蚀所述第二平坦化层，以形成贯穿所述第二平坦化层的第一接触孔，包 括：
刻蚀所述第二平坦化层，暴露出所述第一隔离物的靠近所述第二隔离物的侧表面和所述第一隔离 物的靠近所述侧表面的部分顶表面，以形成所述第一接触孔。
在一些实施例中，所述半导体结构的制备方法还包括：所述第一隔离物和所述第二隔离物由导电 材料形成；所述制备方法还包括：
在形成所述第二平坦化层之前，于所述第一平坦化层远离所述基底的表面形成绝缘层，所述绝缘 层覆盖所述第一隔离物和所述第二隔离物；
其中，所述第二平坦化层形成于所述绝缘层远离所述基底的表面；所述第一接触孔和所述第二接 触孔还贯穿所述绝缘层相连通。
在一些实施例中，所述半导体结构的制备方法还包括：所述绝缘层包括层叠形成的第一绝缘层和 所述第二绝缘层；其中，所述第一绝缘层的材料包括氮化物，所述第二绝缘层的材料包括氧化物。
在一些实施例中，所述刻蚀所述第二平坦化层，以形成贯穿所述第二平坦化层的第一接触孔，还 包括：
刻蚀所述第二平坦化层，于所述第一隔离物和所述第二隔离物之间形成初始第一接触孔；
基于所述初始第一接触孔，对所述绝缘层执行倾斜离子注入工艺，形成待去除区域；
去除所述绝缘层位于所述待去除区域的部分，暴露出所述第一隔离物的靠近所述第二隔离物的侧 表面和所述第一隔离物的靠近所述侧表面的部分顶表面，形成所述第一接触孔。
在一些实施例中，所述半导体结构的制备方法还包括：所述初始第一接触孔还暴露出所述绝缘层 位于所述第一隔离物顶表面和所述第二隔离物顶表面二者上方的部分表面。
在一些实施例中，所述对所述绝缘层执行倾斜离子注入工艺，形成待去除区域，包括：
采用离子注入工艺，沿与所述初始第一接触孔的轴线具有夹角的方向对所述绝缘层的待去除部分 进行处理，以形成所述待去除区域；所述待去除部分覆盖所述第一隔离物的靠近所述第二隔离物的顶 部拐角。
在一些实施例中，所述基于所述第一接触孔，自对准刻蚀所述第一平坦化层，还包括：基于所述 第一接触孔，自对准刻蚀所述绝缘层位于所述第一接触孔底部的部分以及所述第一平坦化层。
在一些实施例中，所述第一隔离物和所述第二隔离物采用绝缘材料形成。
在一些实施例中，所述于所述第一接触孔和所述第二接触孔中形成接触插塞，包括：
形成覆盖所述第一接触孔的侧壁及所述第二接触孔的侧壁和底面的扩散阻挡层；
形成覆盖所述扩散阻挡层并填充所述第一接触孔和所述第二接触孔的金属层。
本公开实施例中，通过在第一平坦化层之上设置有第一隔离物和第二隔离物，并且设置第一隔离 物和第二隔离物之间的空间与相邻的两个栅极结构之间的空间大致对准，可以利用第一隔离物和第二 隔离物之间的空间进行接触孔的自对准刻蚀，并利用第一隔离物及第二隔离物的上方空间为接触孔提 供较大的工艺窗口，从而使得接触孔的一部分位于第一隔离物和第二隔离物之间，接触孔的另一部分 位于相邻的两个栅极结构之间。如此，不仅可以有效降低接触孔对准的工艺难度，还能够确保填充接 触孔形成的接触插塞能够准确地连通至两个栅极结构之间的掺杂区而不与相邻的栅极结构发生短路 风险。从而有利于提高半导体结构的生产良率，并确保半导体结构的电学可靠性。
附图说明
为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本 领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的一种半导体结构的结构示意图；
图2为一实施例中提供的另一种半导体结构的结构示意图；
图3为一实施例中提供的又一种半导体结构的结构示意图；
图4为一实施例中提供的又一种半导体结构的结构示意图；
图5为一实施例中提供的一种半导体制备方法的流程示意图；
图6为一实施例中提供的一种半导体基底的剖面示意图；
图7为一实施例中提供的形成第一平坦化层后所得结构的剖面示意图；
图8为一实施例中提供的形成第一隔离物和第二隔离物后所得结构的剖面示意图；
图9为一实施例中提供的形成第二平坦化层后所得结构的剖面示意图；
图10为一实施例中提供的形成第一接触孔后所得结构的剖面示意图；
图11为一实施例中提供的形成第二接触孔后所得结构的剖面示意图；
图12为一实施例中提供的形成接触插塞后所得结构的剖面示意图；
图13为一实施例中提供的另一种半导体制备方法的流程示意图；
图14为图13所示制备方法中形成第一接触孔和第二接触孔后所得结构的剖面示意图；
图15为图13所示制备方法中形成绝缘层后所得结构的剖面示意图；
图16为一实施例中提供的对绝缘层进行倾斜离子注入的流程示意图；
图17为一实施例中提供的对绝缘层进行倾斜离子注入以形成待去除区域后所得结构的剖面示意 图；
图18为一实施例中提供的对绝缘层去除后形成的第一接触孔的剖面示意图；
图19为一实施例中提供的对第一接触孔底部及第一平坦化层刻蚀形成的第二接触孔的剖面示意 图；
图20为一实施例中提供的形成扩散阻挡层和金属层的制备方法的流程示意图；
图21为图20所示制备方法中形成的扩散阻挡层和金属层后所得结构的剖面示意图。
附图标记说明：
10-基底，20-第一平坦化层，30-第一隔离物，40-第二隔离物，50-第二平坦化层，60-接触孔， 70-接触插塞，80-绝缘层；
11-衬底，12-掺杂区，13-栅极结构；
61-第一接触孔，62-第二接触孔；610-初始第一接触孔；
71-扩散阻挡层，72-金属层；
81-第一绝缘层，82-第二绝缘层；
131-介电层，132-导电层，133-栅极掩膜层，134-第一挡墙，135-第二挡墙。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的 实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供 这些实施例的目的是使本公开的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理 解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨 在于限制本公开。
需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件， 或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电 信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚 指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、 操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、 操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项 目的任何及所有组合。
相关技术中，形成金属互连结构一般使用光刻掩膜板来执行刻蚀前地对准工序。例如，需要先在 衬底/介质层等之上进行对准定位并形成光刻图案，再利用刻蚀工艺依照上述形成的光刻图案向掺杂区 方向进行图形化刻蚀形成连通至掺杂区的接触孔，进而在接触孔中沉积金属(如钨)形成接触插塞， 最后在隔离层/介质层之上沉积、刻蚀金属形成导电层/线。如此，接触插塞远离衬底的一端可以与导 电层/线电连接，接触插塞靠近衬底的一端可以与掺杂区电连接，从而构成完整的金属互连结构。
随着半导体行业对半导体特征尺寸的一再压缩(如7纳米甚至3纳米)以及追求元器件堆叠层数(如96层、112层等)等纵向空间的极致利用，相邻接触插塞以及相邻导电结构之间的间隔也不断被 压缩，使得接触插塞与相邻导电结构之间发生短路的几率也随之增加。
因此，为了减少此类短路的失效风险发生，需要对接触插塞的制造过程特别是定位对准、绝缘防 护等的关键步骤进行结构以及工艺上的改进。
基于此，本公开实施例提供了一种半导体结构，以改善接触插塞的成型精度，并降低接触插塞的 工艺难度，从而有利于提高半导体结构的生产良率，并确保半导体结构的电学可靠性。
请参阅图1，在一些实施例中，半导体结构包括：基底10、第一平坦化层20、第二平坦化层50、 接触孔60、接触插塞70。基底10包括衬底11，以及位于衬底11上的相邻的两个栅极结构13以及位 于两个栅极结构13之间的掺杂区12。基底10上覆盖有第一平坦化层20，第一隔离物30和第二隔离 物40位于第一平坦化层20上，并且第一隔离物30和第二隔离物40之间的空间与相邻的两个栅极结 构13之间的空间大致对准。第二平坦化层50位于第一平坦化层20的远离基底10的一侧，并且覆盖 第一隔离物30和第二隔离物40。接触孔60贯穿第二平坦化层50和第一平坦化层20且至少部分暴露 所述掺杂区12，其中，接触孔60的一部分位于第一隔离物30和第二隔离物40之间，接触孔60的另 一部分位于相邻的两个栅极结构13之间。接触插塞70位于接触孔60之中，且与掺杂区12电连接。
在一些实施例中，衬底11可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。 例如，衬底11可以是诸如硅(Si)衬底、硅锗(SiGe)衬底、硅锗碳(SiGeC)衬底、碳化硅(SiC) 衬底、砷化镓(GaAs)衬底、砷化铟(InAs)衬底、磷化铟(InP)衬底或其它的III/V半导体衬底或 II/VI半导体衬底。或者，还例如，衬底11可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝 缘体上硅锗的层状衬底。
在一个示例中，衬底11为硅衬底。
在一些实施例中，栅极结构13的数量为多个，可以呈阵列状分布于衬底11上或者按照半导体结 构的需求进行排列。本公开以下一些实施例以相邻设置的两个栅极结构13为例进行了说明，但可以 理解，本公开实施例提供的半导体结构可以应用于多个栅极结构13的任意相邻两个栅极结构13之间。
此外，可以理解，栅极结构13的旁侧通常设有掺杂区12，本公开实施例以掺杂区12位于相邻栅 极结构13之间为例对用于连接掺杂区12的接触插塞70进行了说明。
在一个示例中，掺杂区12为N型掺杂区。在另一个示例中，掺杂区12为P型掺杂区。
在一些实施例中，第一平坦化层20覆盖在基底10之上。也即，第一平坦化层20可以形成在衬 底11之上且覆盖两个相邻的栅极结构13。
在一个示例中，第一平坦化层20顶表面距离衬底11的距离大于两个栅极结构13顶表面距离衬 底11的距离。例如，第一平坦化层20顶表面距离衬底11的距离可以是在两个栅极结构13顶表面距 离衬底11的距离的1.5倍至5倍之间，如1.5倍、2倍、3倍、4倍或5倍。
在一些实施例中，第一平坦化层20的材料可以为具有良好绝缘性能的半导体材料、绝缘材料等 的一种或者多种的组合。
在一个示例中，第一平坦化层20为氧化硅层。在另一个示例中，第一平坦化层20为氮化硅层。 在再一个示例中，第一平坦化层20为氮氧化硅层。本公开的实施例对此不作限制。
上述一些实施例中，第一隔离物30和第二隔离物40位于第一平坦化层20上且第一隔离物30和 第二隔离物40之间的空间与相邻的两个栅极结构13之间的空间大致对准。
在一个示例中，第一隔离物30和第二隔离物40之间的距离小于相邻的两个栅极结构13之间的 距离。
在一个示例中，第一隔离物30和第二隔离物40之间的空间在衬底11上的正投影位于相邻两个 栅极结构13之间的空间在衬底11上的正投影范围内。
在一个示例中，第一隔离物30和第二隔离物40之间的空间垂直于衬底11的中轴线与相邻两个 栅极结构13之间的空间垂直于衬底11的中轴线重合或大致重合，且第一隔离物30和第二隔离物40 之间的空间在衬底11上的正投影轮廓与相邻两个栅极结构13之间的空间在衬底11上的正投影轮廓 之间可以具有偏差允许范围内的间隔，该偏差包括设计偏差和/或工艺偏差。
在一些实施例中，第二平坦化层50的材料可以和第一平坦化层20保持相同，也可以不同。第二 平坦化层50的顶表面距离第一平坦化层20的距离应当大于第一隔离物30和第二隔离物40的高度， 以有效覆盖。
在一个示例中，第二平坦化层50的材料可以为氧化硅、氮化硅或者氮氧化硅等。
在一个示例中，第二平坦化层50的顶表面距离第一平坦化层20的距离为第一隔离物30和第二 隔离物40的高度的1.5倍至5倍，如1.5倍、2倍、3倍、4倍或5倍。
上述一些实施例中，接触孔60贯穿第二平坦化层50和第一平坦化层20，并且接触孔60可以分 为两部分，接触孔60的一部分位于第一隔离物30和第二隔离物40之间，接触孔60的另一部分位于 相邻的两个栅极结构13之间。
在一个示例中，接触孔60位于第一隔离物30和第二隔离物40之间的部分，可以分别与第一隔 离物30和第二隔离物40二者相对的侧表面接触。
在一个示例中，接触孔60位于相邻的两个栅极结构13之间的部分，可以分别与两个相邻的栅极 结构13相对的侧表面接触。
上述一些实施例中，接触孔60内设置有接触插塞70，且接触插塞70还与掺杂区12形成电连接。
在一个示例中，接触插塞70远离衬底11的一端和第二平坦化层50的顶表面平齐，接触插塞70 靠近衬底11的一端可以穿过衬底11上表面并深入到掺杂区12内，与掺杂区12形成电连接。
可选地，接触插塞70的材料包括金属或金属化合物。金属包括钨或铜等。
可选地，接触插塞70可以为单层结构或叠层结构。
本公开实施例中，在第一平坦化层20之上设置有第一隔离物30和第二隔离物40，并且设置第一 隔离物30和第二隔离物40之间的空间与所述相邻的两个栅极结构13之间的空间大致对准，可以利 用第一隔离物30和第二隔离物40之间的空间进行接触孔60的自对准刻蚀，并利用第一隔离物30及 第二隔离物40的上方空间为接触孔60提供较大的工艺窗口，从而使得接触孔60的一部分位于第一 隔离物30和第二隔离物40之间，接触孔60的另一部分位于相邻的两个栅极结构13之间。如此，不 仅可以有效降低接触孔60对准的工艺难度，还能够确保填充接触孔60中形成的接触插塞70能够准 确地连通至两个栅极结构13之间的掺杂区12而不与相邻的栅极结构13和/或相邻的接触插塞70(图 中未示出)发生短路风险。从而有利于提高半导体结构的生产良率，并确保半导体结构的电学可靠性。
可以理解，本公开实施例对第一隔离物30和第二隔离物40的材料不作限定，例如绝缘材料或导 电材料均可。
在一些实施例中，请继续参阅图1，第一隔离物30和第二隔离物40的材料为绝缘材料，例如为 氧化物、氮化物或氮氧化物等。这样接触插塞70可以与第一隔离物30和第二隔离物40均直接接触， 从而利用第一隔离物30和第二隔离物40的绝缘性能，有效增强接触插塞70的绝缘防护效果。
在另一些实施例中，请参阅图2，第一隔离物30和第二隔离物40的材料可以是导电材料。基于 此，接触插塞70与第一隔离物30之间还可以形成电连接，且接触插塞70与第二隔离物40之间可以 相互绝缘。
在一些实施例中，第一个隔离物30和第二隔离物40的材料可以是金属，例如金属铝、金属铜、 金属钨或铜铝合金等。
在一个示例中，如图2中所示，半导体结构还包括绝缘层80。绝缘层80位于第一平坦化层20 和第二平坦化层50之间，且覆盖第二隔离物40以及第一隔离物30与接触插塞70接触的侧表面和部 分顶表面之外的表面。接触孔60还贯穿绝缘层80。
本公开实施例中，第一隔离物30和第二隔离物40由导电材料构成，并设置接触插塞70与第一 隔离物30电连接，接触插塞70与第二隔离物40相互绝缘。如此，接触插塞70两端可以分别将第一 隔离物30和掺杂区12对应连接起来，构成完整的金属互连结构。并且，接触插塞70还可以与第二 隔离物40相互绝缘，以增多第二隔离物40的电学应用。绝缘层80覆盖第二隔离物40，并位于接触 插塞70和第二隔离物40之间，还可以避免了接触插塞70和第二隔离物40发生短路等失效风险，有 利于提高半导体结构的电学稳定性。
请继续参阅图2，在一些实施例中，第一隔离物30和第二隔离物40至少之一为导电线。
在一个示例中，第一隔离物30为导电线，如位线导电线。如此，作为导电线结构的第一隔离物 30同时还兼具为形成接触插塞70的接触孔60提供对准的功能。
在一个示例中，第二隔离物40为导电线，如源极导电线。如此，作为导电线结构的第二隔离物 40同时还兼具为形成接触插塞70的接触孔60提供对准的功能。
在一个示例中，半导体结构还包括与第一隔离物30、第二隔离物40同步骤形成的多个导电线。 即：采用同一材料层及同一图案化工艺，同步形成第一隔离物30、第二隔离物40以及多个导电线； 其中，第一隔离物30和第二隔离物40的至少之一可以具有与导电线相同的功能。
本公开实施例中，将第一隔离物30和第二隔离物40中的至少一者作为导电线，可以使得第一隔 离物30和第二隔离物40具有更多功能，以在不增加元器件数量的前提下，实现接触孔60的自对准 刻蚀以及半导体结构内导电线的布线设计，从而有利于简化制造工艺、降低成本。
在一些实施例中，请继续参阅图2，接触插塞70与第一隔离物30的靠近第二隔离物40的侧表面 和第一隔离物30的靠近前述侧表面的部分顶表面可以直接接触。
在一些实施例中，第一隔离物30与接触插塞70接触的部分顶表面和侧表面形成台阶。
基于此，在一些实施例中，接触插塞70的上部分在衬底11上的正投影面积大于其中下部分在衬 底11上的正投影面积。接触插塞70的上部分是指其高于第一隔离物30或第二隔离物40顶表面的部 分；接触插塞70的中下部分是指其位于第一隔离物30和第二隔离物40之间直至相邻两个栅极结构 13之间的部分。
在一些实施例中，接触插塞70和第一隔离物30的靠近第二隔离物40的侧表面全部接触，接触 插塞70和第一隔离物30顶表面接触的接触面积占第一隔离物30全部顶表面面积的比值小于90％， 例如可以为10％、20％、30％、40％、50％、60％、70％、80％或90％。
本公开实施例中，接触插塞70和第一隔离物30靠近第二隔离物40的侧表面以及与前述侧表面 相连的部分顶表面直接接触。相较于相关技术中，仅有接触插塞70的顶表面与导电线的底部直接接 触，本公开实施例接触插塞70和第一隔离物30可以具有更大的接触面积。如此，接触插塞70和第 一隔离物30之间可以形成更为可靠的电接触，以利于提升半导体结构的可靠性。
上述一些实施例中，半导体结构还包括绝缘层80。请继续参阅图2，在一些实施例中，绝缘层80 的厚度小于第一隔离物30和第二隔离物40之间距离的1/3。例如，绝缘层80的厚度等于第一隔离物 30和第二隔离物40之间距离的1/3、1/4或1/5等。
在一些实施例中，绝缘层80为氧化物层或者氮化物层或者氮氧化物层中的一种。
在一些实施例中，绝缘层80和第一平坦化层20之间还可以设置有一层垫氧化层，以改善绝缘层 80与第一平坦化层20接触界面的粘附性。
本公开实施例中，在第一平坦化层20和第二平坦化层50之间设置绝缘层80，并使绝缘层80覆 盖第一隔离物30和第二隔离物40，可以利用绝缘层80为半导体有源器件之间提供更为可靠的绝缘防 护，从而有效杜绝因制造过程中离子残留、元器件间距过小等原因导致的短路等风险。
此外，可选地，绝缘层80可以为单层结构，也可以为叠层结构。
请参阅图3，在一些实施例中，绝缘层80包括层叠设置的第一绝缘层81和第二绝缘层82。其中， 第一绝缘层81的材料包括氧化物，第二绝缘层82的材料包括氮化物。但并不仅限于此。例如，绝缘 层80是由多种材料组成的多层结构，从而可以通过借助不同材料的不同特性来构建所需要的绝缘层 80。如此，可以灵活调整以适应不同的待隔离元器件，从而取得最佳的绝缘效果。
请继续参阅图3，可选地，第一绝缘层81位于第二绝缘层82靠近基底10的一侧。
请继续参阅图3，在一些实施例中，接触插塞70还覆盖绝缘层80位于第二隔离物40顶表面上方 的部分表面。
在一些实施例中，接触插塞70的上部分在衬底11上的正投影面积大于其中下部分在衬底11上 的正投影面积。接触插塞70和第二隔离物40的顶表面的接触面积占第二隔离物40全部顶表面面积 的比值则小于90％，例如可以为10％、20％、30％、40％、50％、60％、70％、80％或90％。
请参阅图4，在一些实施例中，接触插塞70包括扩散阻挡层71和金属层72；其中，扩散阻挡层 71覆盖接触孔60的侧壁及底面，金属层72覆盖所述扩散阻挡层71并填充所述接触孔60。
在一个示例中，扩散阻挡层71可以为氮化钛等材料，以获得具有高导电率、良好的防扩散性以 及良好稳定性的性能。
在一个示例中，扩散阻挡层71为薄膜状覆盖在接触孔60的侧壁及底面。
在一个示例中，金属层72可以为含钨的金属材料。
本公开实施例中，接触插塞70为多层结构，包括金属层72以及位于金属层72和接触孔60之间 的散阻挡层71。如此，利用扩散阻挡层71对金属原子的良好阻挡作用，可以防止金属中的原子扩散 至半导体材料中，从而保持半导体结构的性能稳定。并且，扩散阻挡层71还具有良好的附着性，可 以充当金属材料和其他材料(例如半导体材料、绝缘材料等)之间的粘结剂，以确保接触插塞70和 掺杂区12之间的接触更加稳定。
需要补充的是，上述一些实施例中设置于衬底11上的栅极结构13可以具有多种结构，以匹配半 导体结构的需求。本公开实施例示例性地提供了一种可能的实施方式。请继续参阅图4，栅极结构13 包括：设置于衬底11上的栅极及包裹栅极顶表面及侧壁的隔离挡墙；其中，栅极包括：层叠设置于 衬底11上的介电层131、导电层132和栅极掩膜层133；隔离挡墙包括：覆盖栅极掩膜层133顶表面 及侧壁、导电层132侧壁和介电层131侧壁的第一挡墙134，以及覆盖第一隔离层134至少部分侧壁 的第二挡墙135。
在一个示例中，介电层131可以是氧化硅层、高K材料层或其组合。
在一个示例中，导电层132可以是掺杂有离子的多晶硅层。
在一个示例中，栅极掩膜层133可以是氧化硅层、氮化硅层、氧氮化硅层或其任意组合。
在一个示例中，第一挡墙134可以是氧化硅层。
在一个示例中，第二挡墙135可以是氮化硅层、氮氧化硅层或其任意组合。
请参阅图5，本公开一些实施例还提供了一种半导体结构的制备方法，用于制备上述一些实施例 中的半导体结构。前述半导体结构所具有的技术优势，该制备方法也均具备。该制备方法包括如下步 骤：
S100，提供基底，其中，基底包括衬底和位于衬底上的相邻的两个栅极结构，衬底具有位于相邻 的两个栅极结构之间的掺杂区。
S200，于基底上形成第一平坦化层。
S300，于第一平坦化层远离基底的表面形成第一隔离物和第二隔离物；其中，第一隔离物和第二 隔离物之间的空间与相邻的两个栅极结构之间的空间大致对准。
S400，于第一平坦化层远离基底的表面形成第二平坦化层；其中，第二平坦化层覆盖第一隔离物 和第二隔离物。
S500，刻蚀第二平坦化层，以形成贯穿第二平坦化层的第一接触孔，第一接触孔位于第一隔离物 和第二隔离物之间。
S600，基于第一接触孔，自对准刻蚀第一平坦化层，以在相邻的两个栅极结构之间形成贯穿第一 平坦化层的第二接触孔，且至少部分暴露出掺杂区。
S700，于第一接触孔和第二接触孔中形成接触插塞；其中，接触插塞与掺杂区电连接。
本公开实施例中，通过在第一平坦化层之上形成第一隔离物和第二隔离物，并且设置第一隔离物 和第二隔离物之间的空间与相邻的两个栅极结构之间的空间大致对准，可以利用第一隔离物和第二隔 离物之间的空间进行接触孔的自对准刻蚀，并利用第一隔离物及第二隔离物的上方空间为接触孔提供 较大的工艺窗口，从而使得接触孔的一部分位于第一隔离物和第二隔离物之间，接触孔的另一部分位 于相邻的两个栅极结构之间。如此，不仅可以有效降低接触孔对准的工艺难度，还能够确保填充接触 孔形成的接触插塞能够准确地连通至两个栅极结构之间的掺杂区而不与相邻的栅极结构发生短路风 险。从而有利于提高半导体结构的生产良率，并确保半导体结构的电学可靠性。
在步骤S100中，请参阅图6，提供一基底10，其中，基底10包括衬底11和位于衬底11上的相 邻的两个栅极结构13，衬底11具有位于相邻的两个栅极结构13之间的掺杂区12。
在一个示例中，衬底11为硅衬底。可选的，在硅衬底之上形成栅极结构13之后，基于栅极结构 13的图案，可以向硅衬底位于相邻栅极结构13之间的区域扩散或者注入待掺杂离子，以形成位于相 邻的两个栅极结构13之间的掺杂区12。
可选地，待掺杂离子可以是P型离子，也可以是N型离子。
在步骤S200中，请参阅图7，于基底10上形成第一平坦化层20。
此处，第一平坦化层20覆盖栅极结构13，第一平坦化层20的形成厚度大于栅极结构13的高度。
在一个示例中，可以通过沉积等工艺(如化学气相沉积、物理气相沉积、蒸发等)在基底10之 上先形成一介质层，再通过化学机械抛光等工艺将介质层远离衬底11一侧表面平坦化，形成第一平 坦化层20。或者，也可以采用旋涂工艺直接形成表面平坦的第一平坦化层20。
可选地，第一平坦化层20可以为氧化物层，如氧化硅层。
在步骤S300中，请参阅图8，于第一平坦化层20远离基底10的表面形成第一隔离物30和第二 隔离物40，其中，第一隔离物30和第二隔离物40之间的空间与相邻的两个栅极结构13之间的空间 大致对准。
在一个示例中，可以形成隔离材料层之后，使用光刻工艺在隔离材料层远离所基底10的表面进 行图形定位，例如在隔离材料层远离基底10的表面形成具有图案的光刻胶层，然后基于光刻胶中的 图案刻蚀隔离材料层，从而形成第一隔离物30和第二隔离物40。
可选地，第一隔离物30和第二隔离物40的材料可以是导电材料，也可以是绝缘材料。
在一些示例中，使用导电材料形成第一隔离物30和第二隔离物40。导电材料例如为金属，例如 为金属铝、金属铜或铜铝合金等。
在一些示例中，第一隔离物30和第二隔离物40可以通过沉积工艺(如物理气相沉积、化学气相 沉积等)形成。
本公开实施例，可以通过导电材料来形成第一隔离物30和第二隔离物40，以使得第一隔离物30 和第二隔离物40中的至少之一还可以复用为半导体结构中的导电线。
在另一些示例中，使用绝缘材料来形成第一隔离物30和第二隔离物40。
在步骤S400中，请参阅图9，于第一平坦化层20远离基底10的表面形成第二平坦化层50；其 中，第二平坦化层50覆盖第一隔离物30和第二隔离物40。
在一个示例中，可以通过如化学气相沉积等沉积工艺在第一平坦化层20之上形成一介质层，再 通过化学机械抛光等工艺将介质层远离第一平坦化层20一侧表面平坦化，形成第二平坦化层50。
可选地，第二平坦化层50可以为氮化物层，例如氮化硅层。
在步骤S500中，请参阅图10，刻蚀第二平坦化层50，以形成贯穿第二平坦化层50的第一接触 孔61，第一接触孔61位于第一隔离物30和第二隔离物40之间。
在一个示例中，利用掩膜板在第二平坦化层之上进行光刻，光刻位置大致位于第一隔离物30和 第二隔离物40的上表面之间，此时即使掩膜板未精确对准，但借助于第一隔离物30和第二隔离物30 的自对准，也可满足工艺窗口的要求。在进行刻蚀时，利用第一隔离物30和第二隔离物40的上表面 及二者相对的侧表面的作为刻蚀的阻挡层，如此，可以保证形成的第一接触孔61位于第一隔离物30 和第二隔离物40之间。如此，第一接触孔61的中轴线大致对准了衬底11上相邻两个栅极结构13之 间的空间以及该空间下方的掺杂区12。
在一些实施例中，请继续参阅图10，步骤S500中刻蚀第二平坦化层50，以形成贯穿第二平坦化 层50的第一接触孔61，还包括：刻蚀第二平坦化层50，暴露出第一隔离物30的靠近第二隔离物40 的侧表面和第一隔离物30的靠近前述侧表面的部分顶表面，以形成第一接触孔61。
本公开实施例中，第一接触孔61还可以覆盖到第一隔离物30的部分顶表面。如此，在进行第一 接触孔61的光刻工序时，相应的光刻图形窗口也会覆盖到第一隔离物30的部分顶表面上方的第二平 坦化层，从而利于降低光刻对准精度，也即，使用精度略低的光刻机设备也可满足工艺要求，进而有 助于降低制造成本。并且，形成于该结构第一接触孔61内的接触插塞70还可以与第一隔离物30的 一个侧面和部分顶表面形成接触，有利于增加接触插塞70和第一隔离物30的接触面积，以在第一隔 离物30为导电线时提高接触插塞70和第一隔离物30的连接可靠性。
在步骤S600中，请参阅图11，基于第一接触孔61，自对准刻蚀第一平坦化层20，以在相邻的两 个栅极结构13之间形成贯穿第一平坦化层20的第二接触孔62，且至少部分暴露出掺杂区12。
可以理解，在上述S500步骤中形成的第一接触孔61的中轴线大致对准了衬底11上的掺杂区12， 基于第一接触孔61继续向衬底11方向进行刻蚀，贯穿第一平坦化层20形成的第二接触孔62也将位 于相邻两个栅极结构13之间的区域。
在一个示例中，采取干法等离子刻蚀等方法，利用其各向异性刻蚀的特性，保证刻蚀尽可能地发 生在朝向衬底11的方向上，最大程度保证刻蚀的精度。
在步骤S700中，请参阅图12，于第一接触孔61和第二接触孔62中形成接触插塞70；其中，接 触插塞70与掺杂区12电连接。
在一个示例中，可以向第一接触孔61和第二接触孔62中填充金属材料，例如金属钨，以形成接 触插塞70。
可以理解，为加强接触插塞70和掺杂区12之间的有效电连接，前述S600步骤中，形成的第二 接触孔62可以穿透衬底11的表面，以深入至掺杂区12内。
在一些实施例中，请参阅图13，半导体结构的制备方法还包括如下步骤：
S350，于第一平坦化层远离基底的表面形成绝缘层，绝缘层覆盖第一隔离物和第二隔离物。
S400'，于绝缘层远离基底的表面形成第二平坦化层。
在步骤S350中，请参阅图14，于第一平坦化层20远离基底10的表面形成绝缘层80，绝缘层 80覆盖第一隔离物30和第二隔离物40。
在一个示例中，绝缘层80可以是通过沉积工艺如化学气相沉积等形成的氧化物层或者氮化物层 或者氮氧化物层等多种的一种或者几种组合。
可以理解，本公开实施例提供的半导体结构的制备方法，需要借助第一隔离物30和第二隔离物40之间的空间刻蚀第二平坦化层50以形成第一接触孔61，以及基于第一接触孔61刻蚀第一平坦化 层20以形成第二接触孔62，进而于第一接触孔61和第二接触孔62内形成接触插塞70。当第一隔离 物30和第二隔离物40均为导电材料时，在第一平坦化层20和第二平坦化层50之间形成绝缘层80， 利于增强对第一隔离物30和第二隔离物40的电性绝缘性能。
请参阅图15，在一些实施例中，步骤S350中于第一平坦化层20远离基底10的表面形成绝缘层 80，还包括：于第一平坦化层20远离基底10的表面层叠形成第一绝缘层81和第二绝缘层82。
在一个示例中，可以使用化学气相沉积、原子层沉积、高密度等离子沉积等工艺手段中的一种或 者多种，依次形成第一绝缘层81和第二绝缘层82。
在一个示例中，第一绝缘层81的材料包括氧化物，例如氧化硅。第二绝缘层82的材料包括氮化 物，例如氮化硅。
请继续参阅图15，在步骤S400′中，于绝缘层80远离基底10的表面形成第二平坦化层50。
此处，匹配绝缘层80的结构，第二平坦化层50覆盖第二绝缘层82。
在一个示例中，可以在绝缘层80远离基底10的表面沉积一层氧化硅或者氮氧化硅等介质层，然 后对介质层进行化学机械抛光处理后得到第二平坦化层50。
在一些实施例中，请参阅图16，在步骤S500中，刻蚀第二平坦化层，以形成贯穿第二平坦化层 的第一接触孔，还包括如下步骤：
S510，刻蚀第二平坦化层，于第一隔离物和第二隔离物之间形成初始第一接触孔。
S520，基于初始第一接触孔，对绝缘层执行倾斜离子注入工艺，形成待去除区域；
S530，去除绝缘层位于待去除区域的部分，暴露出第一隔离物的靠近第二隔离物的侧表面和第一 隔离物的靠近侧表面的部分顶表面，形成第一接触孔。
本公开实施例中，在形成初始第一接触孔之后，对暴露出的第一隔离物的部分顶表面和侧表面上 的绝缘层执行倾斜离子注入工艺，可以形成待去除区域，以便于在之后的工序中将绝缘层80待去除 的部分容易地去除，并确保暴露出满足要求的第一隔离物表面。
在步骤S510中，请参阅图17，刻蚀第二平坦化层50，于第一隔离物30和第二隔离物40之间形 成初始第一接触孔610。
在一些实施例中，请参阅图18，初始第一接触孔610除了位于第一隔离物30和第二隔离物40 之间的部分外，初始第一接触孔610还包括用于暴露出绝缘层80位于第一隔离物30顶表面和第二隔 离物40顶表面二者部分表面的部分。
在一些实施例中，请结合图17和图18理解，步骤S520中对绝缘层80执行倾斜离子注入工艺， 形成待去除区域A，还包括：采用离子注入工艺，沿与初始第一接触孔610的轴线具有夹角X的方向 对绝缘层80的待去除部分进行处理，以形成待去除区域A；绝缘层80的待去除部分覆盖第一隔离物30的靠近第二隔离物40的顶部拐角。
此处，可以理解，需要进行离子注入处理的区域，主要位于绝缘层80覆盖第一隔离物30的靠近 第二隔离物40的侧表面和第一隔离物30的靠近所述侧表面的部分顶表面的区域，并且，需要保留绝 缘层80覆盖在第二隔离物40的侧壁和顶部的部分，因此对绝缘层80执行倾斜离子注入工艺，可以 较容易且较高质量地完成绝缘层80待去除部分的材料处理。
可选地，绝缘层80包括层叠设置的第一绝缘层81和第二绝缘层82。相应地，在步骤S520中， 基于初始第一接触孔610，对第二绝缘层82和第一绝缘层81执行倾斜离子注入工艺之后，可以形成 待去除区域A，以在步骤S530中去除第二绝缘层82和第一绝缘层81位于待去除区域A内的部分， 从而形成第一接触孔61。
可以理解，在一些实施例中，第二绝缘层82和第一绝缘层81的材料不同，在对第二绝缘层82 和第一绝缘层81执行倾斜离子注入工艺时，可以通过对第二绝缘层82和第一绝缘层81目标区域的 离子轰击实现材料改性。如此，第二绝缘层82位于非离子轰击区域的部分可以作为后续去除待去除 区域A内部分时的刻蚀阻挡层，以控制第一接触孔61的形成边界，实现对第一接触孔61尺寸的控制。
示例地，可以使用锗离子和/或氩离子，对第二绝缘层82和第一绝缘层81进行倾斜离子注入，以 增大第二绝缘层82和第一绝缘层81二者待去除部分在后续刻蚀过程中的刻蚀速率，从而可以确保第 二绝缘层82和第一绝缘层81二者的待去除部分较为容易的被去除。
此外，在步骤S530中，去除绝缘层80位于待去除区域A内的部分可以采用湿法刻蚀。如此，按 照待处理对象的不同可以选用对应的刻蚀溶液，以保证达到预设的刻蚀效果。
在一些实施例中，请参阅图19，在步骤S600中，基于第一接触孔61，自对准刻蚀第一平坦化层 20，还包括：基于第一接触孔61，自对准刻蚀绝缘层80位于第一接触孔61底部的部分以及第一平坦 化层20。也即，在半导体结构包括绝缘层80的示例中，第一接触孔61还贯穿绝缘层80。
示例地，采用各向异性的干法刻蚀工艺，保证刻蚀在垂直于衬底11的方向上进行，以确保第一 接触孔61准确贯穿绝缘层80及第一平坦化层20。
在一些实施例中，请参阅图20，步骤S700中于第一接触孔和第二接触孔中形成接触插塞，还包 括如下步骤：
S710，形成覆盖第一接触孔的侧壁及第二接触孔的侧壁和底面的扩散阻挡层。
S720，形成覆盖扩散阻挡层并填充第一接触孔和第二接触孔的金属层。
本实施例中，使用两层不同的材料来构成接触插塞结构，第一层为扩散阻挡层，第二层为金属层。 如此，可以通过扩散阻挡层来阻挡金属层中的电子向外扩散，以保证半导体结构的性能稳定。并且扩 散阻挡层可以充当金属层和隔离物及平坦化层之间的粘合剂，以使得金属层和隔离物及平坦化层之间 维持良好的附着性能。
在步骤S710中，请参阅图21，形成覆盖第一接触孔61的侧壁及第二接触孔62的侧壁和底面的 扩散阻挡层71。
示例地，可以通过沉积工艺如物理气相沉积等在接触孔60的侧壁和底面沉积一层氮化钨或者氮 化钛以作为扩散阻挡层71。
在步骤S720中，请继续参阅图21，形成覆盖扩散阻挡层71并填充第一接触孔61和第二接触孔62的金属层72。
示例地，金属层72可以为含钨的金属材料。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意 指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例 中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术 特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明 书记载的范围。
以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解 为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的 前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围 应以所附权利要求为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
基底，包括衬底和位于所述衬底上的相邻的两个栅极结构，其中，所述衬底具有位于所述相邻的两个栅极结构之间的掺杂区；
第一平坦化层，覆盖所述基底；
第一隔离物和第二隔离物，位于所述第一平坦化层上；其中，所述第一隔离物和所述第二隔离物之间的空间与所述相邻的两个栅极结构之间的空间大致对准；
第二平坦化层，位于所述第一平坦化层的远离所述基底的一侧，且覆盖所述第一隔离物和所述第二隔离物；
接触孔，贯穿所述第二平坦化层和所述第一平坦化层，且至少部分暴露出所述掺杂区；其中，所述接触孔的一部分位于所述第一隔离物和所述第二隔离物之间，所述接触孔的另一部分位于所述相邻的两个栅极结构之间；
接触插塞，设置于所述接触孔中，且与所述掺杂区电连接。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离物和所述第二隔离物由导电材料形成；所述接触插塞与所述第一隔离物电连接，所述接触插塞与所述第二隔离物相互绝缘。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离物和所述第二隔离物至少之一形成为导电线。
4.根据权利要求1所述的半导体结构，其特征在于，所述接触插塞与所述第一隔离物的靠近所述第二隔离物的侧表面和所述第一隔离物的靠近所述侧表面的部分顶表面直接接触。
5.根据权利要求4所述的半导体结构，其特征在于，所述第一隔离物与所述接触插塞接触的所述部分顶表面和所述侧表面形成台阶。
6.根据权利要求4所述的半导体结构，其特征在于，还包括：
绝缘层，位于所述第一平坦化层和所述第二平坦化层之间，且覆盖所述第二隔离物以及所述第一隔离物的除所述侧表面和所述部分顶表面之外的表面；所述接触孔还贯穿所述绝缘层。
7.根据权利要求6所述的半导体结构，其特征在于，所述接触插塞还覆盖所述绝缘层位于所述第二隔离物顶表面上方的部分表面。
8.根据权利要求6所述的半导体结构，其特征在于，所述绝缘层包括层叠设置的第一绝缘层和第二绝缘层；其中，所述第一绝缘层的材料包括氮化物，所述第二绝缘层的材料包括氧化物。
9.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离物和所述第二隔离物由绝缘材料形成。
10.根据权利要求1～9中任一项所述的半导体结构，其特征在于，所述接触插塞包括扩散阻挡层和金属层；其中，所述扩散阻挡层覆盖所述接触孔的侧壁及底面，所述金属层覆盖所述扩散阻挡层并填充所述接触孔。
11.一种半导体结构的制备方法，其特征在于，包括：
提供基底，其中，所述基底包括衬底和位于所述衬底上的相邻的两个栅极结构，所述衬底具有位于所述相邻的两个栅极结构之间的掺杂区；
于所述基底上形成第一平坦化层；
于所述第一平坦化层远离所述基底的表面形成第一隔离物和第二隔离物；其中，所述第一隔离物和所述第二隔离物之间的空间与所述相邻的两个栅极结构之间的空间大致对准；
于所述第一平坦化层远离所述基底的表面形成第二平坦化层；其中，所述第二平坦化层覆盖所述第一隔离物和所述第二隔离物；
刻蚀所述第二平坦化层，以形成贯穿所述第二平坦化层的第一接触孔，所述第一接触孔位于所述第一隔离物和所述第二隔离物之间；
基于所述第一接触孔，自对准刻蚀所述第一平坦化层，以在所述相邻的两个栅极结构之间形成贯穿所述第一平坦化层的第二接触孔，且至少部分暴露出所述掺杂区；
于所述第一接触孔和所述第二接触孔中形成接触插塞；其中，所述接触插塞与所述掺杂区电连接。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述刻蚀所述第二平坦化层，以形成贯穿所述第二平坦化层的第一接触孔，包括：
刻蚀所述第二平坦化层，暴露出所述第一隔离物的靠近所述第二隔离物的侧表面和所述第一隔离物的靠近所述侧表面的部分顶表面，以形成所述第一接触孔。
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述第一隔离物和所述第二隔离物由导电材料形成；所述制备方法还包括：
在形成所述第二平坦化层之前，于所述第一平坦化层远离所述基底的表面形成绝缘层，所述绝缘层覆盖所述第一隔离物和所述第二隔离物；
其中，所述第二平坦化层形成于所述绝缘层远离所述基底的表面；所述第一接触孔和所述第二接触孔还贯穿所述绝缘层相连通。
14.根据权利要求13所述的半导体结构的制备方法，其特征在于，所述绝缘层包括层叠形成的第一绝缘层和所述第二绝缘层；其中，所述第一绝缘层的材料包括氮化物，所述第二绝缘层的材料包括氧化物。
15.根据权利要求13所述的半导体结构的制备方法，其特征在于，所述刻蚀所述第二平坦化层，以形成贯穿所述第二平坦化层的第一接触孔，还包括：
刻蚀所述第二平坦化层，于所述第一隔离物和所述第二隔离物之间形成初始第一接触孔；
基于所述初始第一接触孔，对所述绝缘层执行倾斜离子注入工艺，形成待去除区域；
去除所述绝缘层位于所述待去除区域的部分，暴露出所述第一隔离物的靠近所述第二隔离物的侧表面和所述第一隔离物的靠近所述侧表面的部分顶表面，形成所述第一接触孔。
16.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述初始第一接触孔还暴露出所述绝缘层位于所述第一隔离物顶表面和所述第二隔离物顶表面二者上方的部分表面。
17.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述对所述绝缘层执行倾斜离子注入工艺，形成待去除区域，包括：
采用离子注入工艺，沿与所述初始第一接触孔的轴线具有夹角的方向对所述绝缘层的待去除部分进行处理，以形成所述待去除区域；所述待去除部分覆盖所述第一隔离物的靠近所述第二隔离物的顶部拐角。
18.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述基于所述第一接触孔，自对准刻蚀所述第一平坦化层，还包括：基于所述第一接触孔，自对准刻蚀所述绝缘层位于所述第一接触孔底部的部分以及所述第一平坦化层。
19.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述第一隔离物和所述第二隔离物采用绝缘材料形成。
20.根据权利要求11～19中任一项所述的半导体结构的制备方法，其特征在于，所述于所述第一接触孔和所述第二接触孔中形成接触插塞，包括：
形成覆盖所述第一接触孔的侧壁及所述第二接触孔的侧壁和底面的扩散阻挡层；
形成覆盖所述扩散阻挡层并填充所述第一接触孔和所述第二接触孔的金属层。
CN202211207354.4A 2022-09-30 2022-09-30 半导体结构及其制备方法 Pending CN117878095A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211207354.4A CN117878095A (zh) 2022-09-30 2022-09-30 半导体结构及其制备方法
PCT/CN2023/082034 WO2024066230A1 (zh) 2022-09-30 2023-03-17 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211207354.4A CN117878095A (zh) 2022-09-30 2022-09-30 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN117878095A true CN117878095A (zh) 2024-04-12

Family

ID=90475791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211207354.4A Pending CN117878095A (zh) 2022-09-30 2022-09-30 半导体结构及其制备方法

Country Status (2)

Country Link
CN (1) CN117878095A (zh)
WO (1) WO2024066230A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268281B1 (en) * 1999-11-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Method to form self-aligned contacts with polysilicon plugs
US9257529B2 (en) * 2014-03-11 2016-02-09 Tokyo Electron Limited Method of forming self-aligned contacts using a replacement metal gate process in a semiconductor device
CN114695547A (zh) * 2020-12-29 2022-07-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114792730A (zh) * 2021-01-25 2022-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
WO2024066230A1 (zh) 2024-04-04

Similar Documents

Publication Publication Date Title
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US20020070457A1 (en) Metal contact structure in semiconductor device and method for forming the same
US8931169B2 (en) Methods of fabricating components for microelectronic devices
US20020024093A1 (en) Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same
US6197670B1 (en) Method for forming self-aligned contact
US11489053B2 (en) Semiconductor device and method
CN111524888B (zh) 半导体存储器件与其制作方法
CN112466847A (zh) 一种半导体器件以及半导体器件制备方法
US6236091B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
CN111492482A (zh) 三维存储器件及其制作方法
US20220223600A1 (en) Manufacturing method for memory structure
US20220271042A1 (en) Dynamic random access memory and method of manufacturing the same
CN117878095A (zh) 半导体结构及其制备方法
US6225216B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
KR100403329B1 (ko) 반도체소자의 비트라인 형성방법
US6924225B2 (en) Method for producing an electrically conductive contact
KR100261329B1 (ko) 반도체소자의 제조방법
CN117500270B (zh) 半导体结构及其制作方法
US20230232612A1 (en) Semiconductor Devices
CN118073273A (zh) 半导体结构及其制造方法
KR100213203B1 (ko) 콘택홀을 가지는 반도체 장치 및 그의 형성방법
KR20010011640A (ko) 반도체 장치의 플러그폴리 형성방법
KR20010008589A (ko) 상감 기법을 이용한 반도체장치의 비트라인 형성방법
US20070010089A1 (en) Method of forming bit line of semiconductor device
CN115116961A (zh) 动态随机存取存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination