CN117858481A - 具有自屏蔽性的封装 - Google Patents

具有自屏蔽性的封装 Download PDF

Info

Publication number
CN117858481A
CN117858481A CN202311265530.4A CN202311265530A CN117858481A CN 117858481 A CN117858481 A CN 117858481A CN 202311265530 A CN202311265530 A CN 202311265530A CN 117858481 A CN117858481 A CN 117858481A
Authority
CN
China
Prior art keywords
metal layer
metal
vias
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311265530.4A
Other languages
English (en)
Inventor
徐弘亚
V·帕斯库
M·汉蒙
L·埃尔布雷希特
孙力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN117858481A publication Critical patent/CN117858481A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开涉及一种具有自屏蔽性的封装。一种用于阻止电磁场泄漏到模块外侧的方法是电墙。本公开的实施例涉及模拟具有通孔的电墙。所述通孔可围绕印刷电路板中的空腔布置。所述通孔的密度可基于所述电磁场的预期波长来选择。所述印刷电路板可接着使所述空腔内的组件与所述电磁场自隔离。

Description

具有自屏蔽性的封装
技术领域
本发明大体上涉及半导体封装，且更具体来说涉及保护半导体封装不受电磁场(EMF)影响。
背景技术
对例如蜂窝电话、个人通信装置及便携式计算机等电子产品内的固态模块的物理尺寸减小有稳定的需求。模块尺寸减小是模块设计中的驱动因素。影响固态模块的高度的限制因素包含印刷电路板(PCB)及安装到PCB任一侧或两侧的各种裸片。
模块可包含一或多个裸片。裸片可接收可包含裸片中的电磁干扰(EMI)的电磁场(EMF)。模块可包含用于裸片的屏蔽。例如，模块可用模具(例如，环氧树脂模具)覆盖PCB的顶层。模具可接着用溅镀屏蔽罩覆盖。溅镀屏蔽罩还可通过一或多个焊线耦合到PCB。焊线向溅镀屏蔽罩提供接地，使得溅镀屏蔽罩可充当裸片的电磁屏蔽罩。形成模具、溅镀屏蔽罩及焊线可能需要多个处理步骤，从而影响模块的复杂性及成本。另外，由于模块占据相当高的PCB，所以模块的总厚度相对较高。鉴于上文，本公开的一或多个实施例提供一种具有屏蔽罩及减小的高度的模块。
发明内容
根据本公开的一或多个实施例，提供一种印刷电路板。在一些实施例中，所述印刷电路板包括多个金属层。在一些实施例中，所述多个金属层包括第一金属层、第二金属层及一或多个中间金属层。在一些实施例中，所述一或多个中间金属层安置于所述第一金属层与所述第二金属层之间。在一些实施例中，所述第一金属层包括金属迹线。在一些实施例中，所述印刷电路板包括一或多个电介质层。在一些实施例中，所述一或多个电介质层包括安置于所述第一金属层与所述一或多个中间金属层之间的第一电介质层。在一些实施例中，所述一或多个电介质层包括安置于所述一或多个中间金属层与所述第二金属层之间的第二电介质层。在一些实施例中，所述印刷电路板界定从所述第二金属层凹陷的第一空腔。在一些实施例中，所述一或多个中间金属层包括安置于所述空腔中的金属层。在一些实施例中，所述印刷电路板包括多个通孔。在一些实施例中，所述多个通孔耦合于所述第一金属层与所述第二金属层之间。在一些实施例中，所述多个通孔围绕所述第一空腔的周边布置。在一些实施例中，所述多个通孔中的每一者与所述多个通孔的相邻通孔隔开。在一些实施例中，所述金属迹线耦合所述多个通孔。
根据本公开的一或多个实施例，描述一种设备。在一些实施例中，所述设备包括印刷电路板。在一些实施例中，所述印刷电路板包含多个金属层。在一些实施例中，所述多个金属层包括第一金属层、第二金属层及一或多个中间金属层。在一些实施例中，所述一或多个中间金属层安置于所述第一金属层与所述第二金属层之间。在一些实施例中，所述第一金属层包括金属迹线。在一些实施例中，所述印刷电路板包括一或多个电介质层。在一些实施例中，所述一或多个电介质层包括安置于所述第一金属层与所述一或多个中间金属层之间的第一电介质层。在一些实施例中，所述一或多个电介质层包括安置于所述一或多个中间金属层与所述第二金属层之间的第二电介质层。在一些实施例中，第一空腔经界定于所述第二金属层中。在一些实施例中，所述一或多个中间金属层包括安置于所述空腔中的金属层。在一些实施例中，所述印刷电路板包括多个通孔。在一些实施例中，所述多个通孔耦合于所述第一金属层与所述第二金属层之间。在一些实施例中，所述多个通孔围绕所述第一空腔的周边布置。在一些实施例中，所述多个通孔中的每一者与所述通孔的相邻通孔隔开。在一些实施例中，所述金属迹线耦合所述多个通孔。在一些实施例中，所述设备包括裸片。在一些实施例中，所述裸片耦合到安置于所述空腔中的所述金属层。
根据本公开的一或多个实施例，描述一种设备。在一些实施例中，所述设备包括印刷电路板。在一些实施例中，所述印刷电路板包括多个金属层。在一些实施例中，所述多个金属层包括第一金属层、第二金属层及一或多个中间金属层。在一些实施例中，所述一或多个中间金属层安置于所述第一金属层与所述第二金属层之间。在一些实施例中，所述第一金属层包括金属迹线。在一些实施例中，所述印刷电路板包括一或多个电介质层。在一些实施例中，所述一或多个电介质层包括安置于所述第一金属层与所述一或多个中间金属层之间的第一电介质层。在一些实施例中，所述一或多个电介质层包括安置于所述一或多个中间金属层与所述第二金属层之间的第二电介质层。在一些实施例中，第一空腔经界定于所述第二金属层中。在一些实施例中，所述一或多个中间金属层包括安置于所述第一空腔中的金属层。在一些实施例中，所述印刷电路板包括多个通孔。在一些实施例中，所述多个通孔耦合于所述第一金属层与所述第二金属层之间。在一些实施例中，所述多个通孔依矩形图案围绕所述第一空腔的周边布置。在一些实施例中，所述第一空腔的所述周边是矩形。在一些实施例中，所述金属迹线依栅格图案耦合所述多个通孔。在一些实施例中，所述栅格图案包括布置于所述矩形图案外侧的所述金属迹线的第一部分。在一些实施例中，所述栅格图案包括布置于所述矩形图案内侧的所述金属迹线的第二部分。
附图说明
在考量以下详细描述时可更好地理解本文中所公开的概念的实施方案。此描述参考包含的图式，图式未必按比例绘制，且其中一些特征可经放大且一些特征可经省略或为了清楚起见可经示意性表示。图式中的相同参考符号可表示且指代相同或类似的元件、特征或功能。在图式中：
图1A描绘根据本公开的一或多个实施例的包含具有空腔的印刷电路板的模块的侧视图。
图1B描绘根据本公开的一或多个实施例的包含具有空腔的印刷电路板的模块的俯视图。
图2A描绘根据本公开的一或多个实施例的包含具有多个空腔的印刷电路板的模块的侧视图。
图2B描绘根据本公开的一或多个实施例的包含具有多个空腔的印刷电路板的模块的俯视图。
图3描绘根据本公开的一或多个实施例的包含第一印刷电路板及第二印刷电路板的模块的侧视图。
具体实施方式
在详细解释本公开的一或多个实施例之前，应理解，实施例在其应用上不限于以下描述中所阐述或图式中所说明的组件或步骤或方法的构造及布置。在实施例的以下详细描述中，多个具体细节经阐述以提供对本公开的更透彻理解。然而，受益于本公开的所属领域的一般技术人员将明白，本文中所公开的实施例可在没有这些具体细节的一些的情况下实践。在其它例子中，熟知特征未经详细描述以避免使本公开不必要地复杂化。
如本文中所使用，参考符号后面的字母意在引用可类似于(但未必相同于)具有相同参考符号(例如1、1a、1b)的先前所描述的元件或特征的特征或元件的实施例。此类速记符号仅为了方便起见而使用，且除非明确相反说明，否则不应被解释为依任何方式限制本公开。
此外，除非明确相反说明，否则“或”指代包含性或而非排斥性或。例如，条件A或B由以下任一者满足：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)，以及A及B两者为真(或存在)。
另外，“一”的使用可用于描述本文中所公开的实施例的元件或组件。此仅为了方便而进行且“一”意在包含“一个”或“至少一个”，且除非显然另有表示，否则单数还包含复数。
最终，如本文中所使用，对“一个实施例”或“一些实施例”的任何引用表示结合实施例所描述的特定元件、特征、结构或特性包含于本文中所公开的至少一个实施例中。本说明书中的不同地方出现短语“在一些实施例中”未必全部指代同一实施例，且实施例可包含本文中所明确描述或固有存在的特征中的一或多者，或者两个或两个以上此类特征的任何组合或子组合，以及本公开中未必明确描述或固有存在的任何其它特征。
本文中应注意，为了本公开的目的，“耦合”可表示通信地耦合、电耦合及/或物理耦合中的一或多者。当一个元件在本文中被称为“连接”或“耦合”到另一元件时，应理解，所述元件可直接连接到另一元件，或元件之间存在中介元件。相比之下，当一个元件被称为“直接连接”或“直接耦合”到另一元件时，应理解，元件之间的“直接”连接中不存在中介元件。然而，直接连接的存在并不排除其它连接，其中可存在中介元件。本文中应注意，“耦合于…之间”可理解为相对于两个或两个以上组件之间的信号的移动或流动，且可另外包含其中的中介组件。类似地，特定组件“制造于另一组件上方”、“位于另一组件上”或“安置于另一组件上”的描述指示此类组件的相对位置但未必指示此类组件物理接触。此类组件可物理接触或可替代地包含中介元件。电耦合或电连接可指代使电能在组件之间流动的能力。机械耦合或机械附接可指代组件的物理支撑。
将Dingyou Zhang、Nitesh Kumbhat、Li Sun、Sarah Haney及Chang Kyu Choi列为发明人的名称为“具有空腔的印刷电路板(Printed circuit board with cavity)”的第10,827,617号美国专利的全文以引用的方式并入本文中。
现将对附图中所说明的所公开的主题进行详细参考。本公开的实施例大体上涉及模块。模块可包含一或多个印刷电路板(PCB)及一或多个裸片。模块的裸片可产生诱发电磁干扰(EMI)的电磁场(EMF)。PCB可包含用于减少或阻挡EMF的屏蔽。屏蔽可在PCB内部实现。与模制化合物上具有溅镀屏蔽罩的模块相比，内部实现屏蔽的能力可允许具有较薄高度的模块。EMF屏蔽的可操作原理可为通过提供连接到接地的导电材料。EMF可接着诱发导电材料中的电流，借此减小EMF的强度。
现参考图1A到1B，根据本公开的一或多个实施例，描述模块100。模块100还可被称为设备。在实施例中，模块100可被称为射频(RF)前端模块(FEM)。模块100可从电磁干扰(EMI)屏蔽用于RF应用。模块100可用于多个射频(RF)应用，例如但不限于移动电话或另一通信装置的射频(RF)模块。在此类RF应用中，模块100的设计可对尺寸及成本要求敏感。模块100可进一步包含一或多个滤波器、放大器、振荡器等。在一些例子中，RF前端经放置到通信装置的主板上。RF前端可经放置到主板上用于过滤或放大通信装置的信号。还可预期，模块100可包含除作为RF模块或RF前端之外的应用。
模块100可包含一或多个组件，包含但不限于印刷电路板102(PCB)。模块100的总高度可由印刷电路板102的厚度等因素确定。模块100还可包含一或多个裸片104、模具106、互连108、金属层110、绝缘层112、通孔114、环形环116、空腔118及/或互连120。在实施例中，印刷电路板102可包含、耦合到或界定一或多个裸片104、模具106、互连108、金属层110、绝缘层112、通孔114、环形环116、空腔118及/或互连120中的一或多个。
印刷电路板102可包含金属层110。金属层110可携载电信号或电流。金属层110可由任何印刷电路板工艺制造。金属层110可由可与印刷电路板的制造兼容的任何导电材料形成。例如，材料可包含但不限于铜(Cu)、金(Au)、银(Ag)及/或铝(Al)。金属层110还可被称为金属化层、信号层及/或导电层。金属层110可包含经图案化以形成路径(例如，迹线)、组件等的金属。组件可包含但不限于电阻器(例如，薄膜电阻器(TFR)等)、电容器(例如，金属-绝缘体-金属(MIM)电容器、深沟槽电容器(TC)、金属氧化物半导体(MOS)电容器、金属边缘电容器等)、电感器(例如，平面螺旋电感器等)、晶体管等。组件可被视为通过由金属层110形成来“集成”。将组件集成于印刷电路板102中可有利于减小印刷电路板102的平面内尺寸。路径及/或组件可经制造为图案化层。图案化层可使用任何适合的工艺来形成，例如但不限于使用光刻处理技术。作为说明，图案化层可通过沉积光致抗蚀剂，用图案曝露光致抗蚀剂，蚀刻光致抗蚀剂及一或多个底层材料来形成图案化结构。
印刷电路板102还可包含电介质层112。电介质层112可由任何印刷电路板工艺制造。电介质层112可由与印刷电路板的制造兼容的任何电绝缘材料形成，例如但不限于预浸材料、树脂基电介质材料(例如，FR-4)、苯环丁烯(BCB)等。电介质层112还可被称为隔离层、预浸层、核心层等。电介质层112可安置于金属层110之间。因此，印刷电路板102可包含由电介质层112分离的金属层110。电介质层112可接着使金属层110电绝缘以防止不想要的信号泄漏。
在实施例中，印刷电路板102可被视为多层PCB。印刷电路板102可包含多个层的金属层110及多个层的电介质层112。金属层110可包含第一金属层110a、第二金属层110b及一或多个中间金属层110c。中间金属层110c可安置于第一金属层110a与第二金属层110b之间。第一金属层110a还可被称为顶部金属层。第二金属层110b还可被称为底部金属层。可基于层的位置来提及金属层110。电介质层112可安置于第一金属层110a、中间金属层110c及第二金属层110b中的每一者之间，借此使各个层绝缘。电介质层112可包含第一电介质层112a、第二电介质层112b及一或多个中间电介质层112c。中间电介质层112c可安置于第一电介质层112a与第二电介质层112b之间。在实施例中，第一金属层110a可安置于第一电介质层112b上方。在实施例中，第二金属层110b可安置于第二电介质层112b下方。在实施例中，金属层110可或可不包含相同厚度。
例如，印刷电路板102经描绘为包含七个金属层110，其每一者由电介质层112分离，但此不意在限制。针对用七个金属层描绘的实例，第一金属层110a可被称为金属1(M1)层且第二金属层110b可被称为金属层7(M7)，其中中间金属层110c被称为金属层2到6(M2到M6)。概念可经扩展到包含任何数目(n)的层(例如，Mn)的PCB。
印刷电路板102可进一步包含跨越金属层110中的一或多者形成的一或多个电路。例如，金属层可由一或多个通孔(例如，盲孔、埋藏孔、通孔114等)耦合。所述一或多个通孔可通过耦合路径、组件等跨越金属层形成一或多个电路。电路可经布置以实现印刷电路板102的所要功能，例如但不限于用于射频(RF)模块的I/O电路系统。如可被理解，特定布线可基于所要电路耦合，使得本文中所提供的各种图式不意在限制。依此方式，单层或多层电路可基于一或多个图案化层来形成。
尽管印刷电路板102经描述为包含金属层110及电介质层112，但此并不意在限制本公开。印刷电路板102可进一步包含用于印刷电路板制造的多个其它层，例如但不限于阻焊层等。例如，阻焊层(未描绘)可施加于第一金属层110a及/或第二金属层110b上方。
在实施例中，印刷电路板102可界定空腔118中的一或多者。就此而言，印刷电路板102可被称为空腔PCB。空腔118可由第二金属层110b界定。空腔118可从第二金属层110b凹陷。凹陷可指代可在印刷电路板102的表面中形成空腔118，使得表面不会跨越整个印刷电路板102平坦。空腔还可由印刷电路板102的一或多个电介质层界定。空腔118可指代印刷电路板的表面中穿过中间金属层110c中的一或多者的孔。如所描绘，空腔118形成于底面上，但此并不意在限制。空腔118可通过任何适合的工艺(例如，蚀刻、激光剥离)或使用可图案化光敏材料从印刷电路板102形成。中间金属层110c可包含安置于空腔118中的金属层。空腔118的深度可基于到所要中间金属层的距离来选择。空腔118可包含一或多个层的空腔深度。针对所描绘的实例，空腔118包含距金属化层M7三个层的空腔深度，借此暴露金属化层M4，但此并不意在限制。因此，空腔118暴露所述一或多个中间金属层110c中的一者。
在实施例中，印刷电路板102包含互连120中的一或多者。互连120可安置于空腔118内。安置于空腔118中的金属层可包含互连120中的一或多者。互连可耦合到由空腔118暴露的中间金属层(例如，M4，针对所描绘的实例)。互连120可包含但不限于凸块、焊垫、落脚焊盘、焊球等。互连120可经配置以电耦合到裸片104。例如，安置于空腔118中的金属层可包含用于耦合裸片104的焊盘。安置于空腔118中的金属层可经图案化以使焊料凸块落脚于空腔118中。焊料凸块可在回焊期间经熔化及湿润到印刷电路板102的金属层，接着冷却以与互连120形成实心接头。
在实施例中，模块100包含裸片104中的一或多者。空腔118可经配置以接收裸片104。接收裸片104可指代空腔118具有足够尺寸使得裸片104至少部分安置于空腔118内。在实施例中，裸片104可安置于空腔118内。与将裸片104附接于印刷电路板102的表面上相比，将裸片104安置于空腔118内可降低裸片104相对于印刷电路板102的间距高度。减小裸片104的间距高度可有益于减小模块100的总高度。模块100的高度的减小可对应于空腔深度。在实施例中，裸片104可通过互连120电耦合到安置于空腔118内的金属层，但此并不意在限制。
裸片104可包含适合于印刷电路板制造的任何裸片。例如，裸片104可包含但不限于功率放大器核心、多路复用器、开关、低噪声放大器、CMOS裸片、绝缘体上硅(SOI)裸片、集成无源装置(IPD)裸片、滤波器裸片(例如，膜体声谐振器(FBAR)滤波器、表面声波(SAW)滤波器等)、一排硅电容器、离散无源组件等。如本文中所使用，无源可指代电感器、电阻器、电容器等。裸片104可选自上述任何者以实现模块100的期望功能。
在实施例中，裸片104可发射及/或接收电磁场(EMF)。EMF可非期望地诱发电流，也被称为电磁干扰(EMI)。由裸片104发射的EMF可诱发裸片104周围的电子组件中的EMI。类似地，由裸片104接收的EMF可诱发裸片104中的EMI。在一些例子中，裸片104及/或周围组件可对EMI敏感，使得减小EMF是合乎需要的。EMF可包含频率及波长。例如，EMF可包含1MHz到10GHz之间的频率。又例如，EMF可包含3cm到300m之间的波长。
在实施例中，印刷电路板102包含屏蔽结构。屏蔽结构可减小或阻挡传递到空腔118及从空腔118传递的EMF的强度。例如，屏蔽结构可包含减小EMF的屏蔽效率或增益。屏蔽结构可包含但不限于通孔114、环形环116及/或金属迹线122。通孔114、环形环116及/或金属迹线122可经配置以减小或阻挡传递到空腔118及从空腔118传递的EMF的强度。通孔114、环形环116及/或金属迹线122可在印刷电路板102内部。通过印刷电路板102实施屏蔽结构可提供多个优点，包含减小模块100的厚度及/或减少模块100的制造步骤的数目。
在实施例中，印刷电路板102包含通孔114。通孔114可由任何印刷电路板工艺制造，例如但不限于前段工艺或后段工艺。通孔114可由可与印刷电路板的制造兼容的任何导电材料形成，例如参考金属层110描述的金属。通孔114可耦合于第一金属层110a与第二金属层110b之间(例如，通过印刷电路板102，从顶面到底面)。通孔114的金属可接着将第一金属层110a电耦合到第二金属层110b。第一金属层110a到第二金属层110b之间的电耦合可用于使第一金属层110a接地。接地可指代导致组件与参考点之间的电压差接近零。通孔114可因此充当由EMF诱发的电能的回线。
在实施例中，通孔114围绕空腔118布置(见图1B)。例如，通孔114可围绕空腔118的周边布置。围绕周边布置可指代将通孔放置成与周边隔开且呈适合于形成孔壁的图案。通孔114可被视为通过布置形成孔壁。术语孔壁可表示电磁波不会在模块100外泄漏。孔壁可使空腔118与印刷电路板102的侧面周围的EMF隔离。有利的是，通孔114可在印刷电路板102内部提供此隔离。通孔114可对外侧及可存在于印刷电路板102内的其它组件提供隔离及屏蔽。在实施例中，空腔118的周边是矩形。在实施例中，通孔114可围绕空腔118依某一图案布置。所述图案可界定通孔114的位置。例如，通孔可围绕空腔118依矩形图案布置。就此而言，当围绕空腔118的周边布置时，通孔114的图案的周边还可为矩形。通孔可接着依图案与相邻通孔隔开距离128。
在实施例中，通孔114可与相邻通孔间隔间隙或距离128。图案中的相邻通孔中的每一者可根据距离128隔开。相邻通孔之间的距离128(例如，间隙距离)可基于EMF的预期波长来选择。通孔114可被视为在通孔之间的间距相对于波长足够小的情况下形成孔壁。例如，通孔114之间的距离128可约为波长的四分之一或更低。在实施例中，通孔114的相邻通孔之间的距离128可基于由通孔114接收的电磁场的波长来选择。距离128可经选择为小于或等于所接收的波长的四分之一。再者，通孔之间的距离128可或可不相同于通孔的直径。通孔之间的距离128相同于通孔的直径可提供有效屏蔽。裸片104可以某一频率发射电磁场。电介质层112中的电磁场可包含不同于自由空间中的电磁场的频率的频率。在一些例子中，通孔114可从电介质层112接收电磁场，其波长在高频(HF)波段、甚高频(VHF)波段、最高频(UHF)波段、超高频(SHF)波段、极高频(EHF)波段等内。就此而言，由通孔114接收的电磁场可包含高达GHz或更高的频率。相邻通孔之间的距离128可因此经选择以从具有高达GHz或更高的频率的电磁场屏蔽。距离128可随着模块的波长减小(例如，随着组件以更高频率操作)而被进一步减小。在实施例中，通孔之间的距离128还可基于通孔114的直径。通孔114之间的最小间隙距离还可基于用于制造PCB的技术。在实施例中，通孔之间的距离128可在20密耳到50密耳之间。例如，通孔之间的距离128可在20密耳到30密耳之间。又例如，通孔之间的距离128可在40密耳到50密耳之间。通孔的直径可类似地在20密耳到50密耳之间。距离128可基于感兴趣的模块、技术及频率来选择。PCB制造可包含通孔之间的间距的设计规则。设计规则可包含最小间隙。例如，相邻通孔之间的距离128可在20密耳到30密耳之间(例如，.002到.003英寸，0.0508cm到0.0762cm)，但此并不意在限制。20密耳到30密耳之间的距离128可使空腔从具有EHF波段内的频率的电磁场屏蔽。例如，30密耳可对应于0.762mm，或3.048mm的波长的四分之一(例如，98.357GHz)。又例如，20密耳可对应于0.508mm，或2.032mm的波长的四分之一(例如，147.535GHz)。因此，相邻通孔之间的距离128可容纳以更高频率及更低波长的EMF操作的裸片。
在实施例中，第一金属层110a可包含金属迹线122。金属迹线122可由任何印刷电路板工艺制造。金属迹线122通常可包含适合于印刷电路板制造的任何金属，例如但不限于参考金属层110所描述的金属。第一金属层110a的金属迹线122可充当印刷电路板102的顶部的EMF屏蔽罩。金属迹线122可将通孔114中的每一者耦合到相邻通孔。金属迹线122可在通孔之间传导信号。就此而言，通孔114可由金属迹线122电耦合。金属迹线122可接着提供EMF屏蔽。金属迹线122及通孔114可经配置以减小传递到空腔118及从空腔118传递的电磁场(EMF)的强度。
在实施例中，金属迹线122依栅格图案耦合通孔114。金属迹线122的栅格图案可包含布置于界定通孔114的图案外的金属迹线122的第一部分126a。图案外周围的第一部分126a可为触碰通孔114中的每一者的最大矩形。金属迹线122的栅格图案还可包含布置于界定通孔114的图案内的金属迹线122的第二部分126b。第二部分126b可为触碰通孔114中的每一者的最小矩形。第一部分126a可在安置于矩形图案的转角处的通孔114处耦合到第二部分126b。在实施例中，金属迹线122呈矩形栅格图案，其中空腔118的周边及界定通孔114的位置的图案是矩形。通孔114中的每一者因此耦合到金属迹线122。栅格图案还可包含在转角通孔处耦合第一部分126a及第二部分126b。栅格图案可使空腔118上方的区域不被金属迹线122覆盖。
在实施例中，金属层110可包含环形环116中的一或多者。环形环116还可被称为铜垫或接地环。在实施例中，金属层110中的每一者包含环形环116。例如，金属层110中的每一者可包含用于通孔114中的每一者的环形环116中的一者。通孔114可接着各自耦合到金属层110的每一层中的环形环116中的一者。环形环116可接着将通孔114耦合到金属层110内的一或多个迹线。未耦合到金属层110内的迹线的环形环116可被称为未使用环形环或未使用焊盘。可进一步预期，金属层110中的每一者可不包含用于通孔114中的每一者的环形环116中的一者。
在实施例中，印刷电路板102可包含一或多个互连108。互连108可安置于第二金属层110b下方。互连108可耦合到印刷电路板102的第二金属层110b。互连108可包含但不限于凸块、焊垫、落脚焊盘、焊球等。互连108可提供印刷电路板102与外部接地参考之间的耦合。例如，互连108可与另一结构(例如，外部接地)耦合。在实施例中，通孔114可耦合到互连108中的一或多者。通孔114可接着使第一金属层110a、金属迹线122及/或环形环116接地到互连108。通孔114耦合到互连108用于使第一金属层110a、通孔114及/或环形环116接地。耦合到接地参考可导致屏蔽结构相对于接地参考具有零电位。
在实施例中，第二金属层110b包含金属迹线124。金属迹线124可类似于金属迹线122。金属迹线124通常可包含适合于印刷电路板制造的任何金属，例如但不限于参考金属层110所描述的金属。金属迹线124可充当印刷电路板102的底部的EMF屏蔽罩。金属迹线124可将通孔114中的每一者耦合到相邻通孔。金属迹线124还可耦合到互连108。金属迹线124可接着充当空腔118的底部的EMF屏蔽。例如，金属迹线124可依栅格图案耦合通孔114。金属迹线124的栅格图案可在通孔114的周边周围及/或周边内(例如，见图1B)。尽管第二金属层110b经描述为包含金属迹线124，但此并不意在限制本公开。可进一步预期，空腔118的底部屏蔽可由另一结构提供，如将参考图3进一步描述。
在实施例中，模块100包含模具106。模具106还可被称为模具掩模。模具106可由增强或非增强环氧树脂、环氧树脂模制化合物(EMC)等形成。模具106可保护模块100的一或多个部分(例如，裸片104、空腔118、印刷电路板102的底侧)。模具106可安置于印刷电路板102的底侧上。例如，模具106可形成于空腔118上方且填充空腔118。模具106可接着气密密封裸片104。气密密封可实施保护以便不受例如温度及湿度等环境元素影响。尽管模块100经描述为包含模具106，但此并不意在限制本公开。
如所描绘，印刷电路板102不包含耦合于第一金属层110a上方的模具、耦合于模具上方的溅镀金属层及从第一金属层110a耦合到溅镀层的焊线。有利的是，印刷电路板102可经EMI屏蔽而无需上模、溅镀金属及焊线。尽管印刷电路板102经描述为无需耦合于第一金属层110a上方的模具，但此不意在限制本公开。可预期，模块100可包含耦合于第一金属层110a上方以保护第一金属层110a的模具。
如将参考图2A到2B进一步描述，印刷电路板102可界定从第二金属层110b凹陷的一或多个额外空腔。通孔114还可围绕所述一或多个额外空腔的周边布置。通孔114可接着围绕所述一或多个额外空腔形成孔壁。金属迹线122还可围绕空腔的周边(例如，依栅格图案)耦合到通孔。金属迹线122及通孔114可接着经配置以减小在空腔118与所述一或多个额外空腔之间传递的电磁场的强度。
现参考图2A到2B，根据本公开的一或多个实施例，描述模块200。本文中先前在模块100的背景中所描述的实施例及实现技术应被解译为扩展到模块200。模块200可描绘印刷电路板102内部的孔壁以提供多个空腔之间的屏蔽。
模块200可包含任何数目个空腔202。空腔202中的每一者可包含一或多个裸片104。空腔202的数目可基于裸片104的期望数目来选择。在一个实例中，空腔202a可包含功率放大器(PA)核心，空腔202b可包含多路复用器及/或开关，以及空腔202c可包含低噪声放大器(LNA)。裸片可基于模块架构来选择，使得功率放大器核心、多路复用器、开关及低噪声放大器不意在限制。
在实施例中，模块200可在空腔202之间提供EMF屏蔽。EMF屏蔽可设置于安置于印刷电路板102的空腔118内的裸片104之间。EMF屏蔽可有利于增加模块100的功能性。因此，额外裸片104可经增加到模块200以增加模块100的功能性而不增加裸片之间的EMF/EMI。
在实施例中，通孔114可布置成一或多个行204。在实施例中，行204可充当空腔202之间的孔壁或内部屏蔽罩。通孔114可位于空腔202之间。因此，通孔114不仅能够提供到外部EMF及来自外部EMF的屏蔽，而且提供到裸片104内部及裸片104之间以及来自裸片104内部及裸片104之间的屏蔽。例如，模块200经描绘为包含空腔202a到202c及行204a到204b。通孔的行204a可安置于空腔202a与空腔202b之间。通孔的行204b可安置于空腔202b与空腔202c之间。如可理解，术语行还可表示取决于观看模块200的定向而应用通孔的列。空腔202中的每一者可包含布置于界定通孔114的图案外的金属迹线122的第一部分126a且包含布置于界定通孔114的图案内的金属迹线122的第二部分126b。栅格图案还可包含在空腔202中的每一者的转角通孔处耦合第一部分126a及第二部分126b。用于空腔202中的每一者的金属迹线122还可在转角通孔处耦合。
在实施例中，通孔114之间的间距可变动。通孔114之间的间距可在行204之间变动。间距可基于相应空腔202内的裸片来选择。特定来说，通孔间距可在频率较高的情况下减小且可在频率较低的情况下增加。间距可经选择使得间距约为四分之一波长或更低。约四分之一波长或更低的此间距可期望用于实现EMF的足够衰减。然而，增加间距对于减少用以制造模块200的制造步骤的数目(例如，其中通孔通过钻孔来制造的钻孔的数目)可能是合乎需要的。例如，行204a可包含相邻通孔之间的第一间距，且行204b可为相邻通孔之间的第二间距，其中第一间距大于第二间距。
现参考图3，根据本公开的一或多个实施例，描述模块300。本文中先前在模块100及模块200的背景中所描述的实施例及实现技术应被解译为扩展到模块300。模块300可描绘堆叠PCB配置。模块300可包含印刷电路板102及印刷电路板302。印刷电路板102可堆叠于印刷电路板302上。堆叠PCB配置可提供如将描述的外部及内部屏蔽两者。
在实施例中，印刷电路板302可包含、耦合到或界定所述一或多个裸片104、模具106、互连108、金属层110(例如，金属层304)、绝缘层112、通孔114(例如，通孔306)、环形环116、空腔118(例如，空腔308)、互连120及/或金属迹线122(例如，金属迹线310)中的一或多者。印刷电路板102的论述参考印刷电路板302以引用的方式并入本文中。例如，金属层304可包含第一金属层304a、第二金属层304b及一或多个中间金属层304c。又例如，印刷电路板302可界定从第二金属层304b凹陷的空腔308中的一或多者。
在实施例中，印刷电路板302可被视为多层PCB。印刷电路板302可包含多层金属层304及多层电介质层。金属层304可包含第一金属层304a、第二金属层304b及一或多个中间金属层304c。例如，印刷电路板302经描绘为包含各自由电介质层分离的四个金属层304，但此并不意在限制。针对用四个金属层描绘的实例，第一金属层304a可被称为金属1(M1)层且第二金属层304b可被称为金属层4(M4)，其中中间金属层304c被称为金属层2到3(M2到M3)。概念可经扩展到包含任何数目(n)个层(例如Mn)的PCB。
在实施例中，印刷电路板302可界定空腔308中的一或多者。就此而言，印刷电路板302可被称为空腔PCB。空腔308可从第二金属层304b凹陷。如所描绘，空腔308形成于顶面上，但此并不意在限制。中间金属层304c可包含安置于空腔308中的金属层。空腔308的深度可基于到期望的中间金属层的距离来选择。针对所描绘的实例，空腔308a包含距金属化层M4两个层的空腔深度，借此暴露金属化层M2，且空腔308b包含距金属化层M4一个层的空腔深度，借此暴露金属化层M3，但此并非意在限制。因此，空腔118暴露所述一或多个中间金属层110c中的一者。
在实施例中，模块300包含裸片104中的一或多者。空腔308可经配置以接收裸片104。在实施例中，裸片104可安置于空腔308内。与将裸片104附接于印刷电路板302的表面上相比，将裸片104安置于空腔308内可降低裸片104相对于印刷电路板302的间距高度。在实施例中，裸片104可通过互连120电耦合到中间金属层，但此并不意在限制。
在实施例中，印刷电路板302包含屏蔽结构。屏蔽结构可减小或阻挡传递到空腔308及从空腔308传递的EMF的强度。屏蔽结构可包含但不限于通孔306、环形环116及/或金属迹线310。通孔306、环形环116及/或金属迹线310可经配置以减小或阻挡传递到空腔308及从空腔308传递的EMF的强度。通孔306、环形环116及/或金属迹线310可在印刷电路板102内部。
通孔306可耦合于第一金属层304a与第二金属层304b之间(例如，通过印刷电路板302，从顶面到底面)。在实施例中，通孔306围绕空腔308的周边布置。通孔306可被视为按间隔形成孔壁。通孔306可使空腔308与印刷电路板302的侧边周围的EMF隔离。有利的是，通孔306可在印刷电路板302内部提供此隔离。在实施例中，空腔308的周边是矩形。就此而言，当围绕空腔308的周边布置时，通孔306的周边也可为矩形。
在实施例中，第一金属层304a可包含金属迹线310。第一金属层304a的金属迹线310可充当印刷电路板302的底部的EMF屏蔽罩。金属迹线310可将通孔306中的每一者耦合到相邻通孔。金属迹线310可接着提供EMF屏蔽。在实施例中，金属迹线310依栅格图案耦合到通孔306。金属迹线310的栅格图案可在通孔306的周边周围及/或周边内(例如，见图1A、图2A)。在实施例中，金属迹线310呈矩形栅格图案，其中空腔308的周边及通孔306的周边是矩形。因此，金属迹线310可针对印刷电路板302的底部提供EMF屏蔽。
在实施例中，印刷电路板102的通孔114中的一或多者可耦合到印刷电路板302的通孔306中的一或多者。例如，通孔114可通过第二金属层110b、互连108及第二金属层304b耦合到通孔306。
在实施例中，印刷电路板102的金属迹线122可针对模块300的顶部提供EMF屏蔽。在实施例中，通孔114及通孔306可针对模块300的侧边提供EMF屏蔽。在实施例中，金属迹线310可针对模块300的底部提供EMF屏蔽。就此而言，印刷电路板102无需包含金属迹线124以从模块300的底部提供EMF屏蔽。类似地，印刷电路板302无需在金属层304b中包含用于对模块300的顶部进行EMF屏蔽的金属迹线。
如所描绘，模块300包含四个裸片104(例如，裸片104a、裸片104b、裸片104c、裸片104d)，但此并不意在限制。裸片104a可在空腔118a内电耦合到印刷电路板102且在空腔308a内电耦合到印刷电路板302。裸片104b可部分安置于空腔118a内且电耦合到第二金属层304b(例如，印刷电路板302的顶面)。裸片104c可接收于空腔118b内且在空腔308b内电耦合到印刷电路板302(例如，中间金属层304c或M3)。裸片104d可在空腔118c内电耦合到印刷电路板102(例如，中间金属层304c或M4)。印刷电路板102及印刷电路板302两者可包含或耦合到裸片104中的一或多者。
在实施例中，裸片104a、裸片104b及裸片104c放置于印刷电路板302上且耦合到印刷电路板302。在实施例中，裸片104d放置于印刷电路板102上且耦合到印刷电路板102。印刷电路板102可接着经翻转且堆叠于印刷电路板302上。印刷电路板可接着经焊接或组装在一起。裸片104可接着经封装以提供EMF屏蔽。
大体上再次参考图1A到3。
如本文中所使用，方向性术语例如“顶部”、“底部”、“上方”、“下方”、“上”、“向上”、“下”、“下面”及“向下”意在提供相对位置用于描述的目的，且不意在指定绝对参考框架。所属领域的技术人员将明白对所描述实施例的各种修改，且本文中所界定的通用原理可应用于其它实施例。
应理解，所公开的方法、操作及/或功能中的步骤的特定顺序或层次是示范性方法的实例。基于设计偏好，应理解，方法、操作及/或功能中的步骤的特定顺序或层次可经重新布置，同时保持在本文中所公开的发明概念的范围内。附图可依示例顺序呈现各种步骤的元素，且未必意图限于所呈现的特定顺序或层次。应理解，根据本文中所公开的发明概念的方法的实施例可包含本文中所描述的步骤中的一或多者。此外，此类步骤可依任何期望顺序执行且步骤中的两者或更多者可彼此同时执行。本文中所公开的步骤中的两者或更多者可在单个步骤中组合，且在一些实施例中，步骤中的一或多者可经执行为两个或两个以上子步骤。此外，其它步骤或子步骤可作为本文中所公开的步骤中的一或多者的补充或替代而执行。
从以上描述明白，本文中所公开的发明概念非常适合于执行目标且获得本文中所提及以及本文中所公开的发明概念中固有的优点。虽然已经出于本公开的目的描述本文中所公开的发明概念的目前优选的实施例，应理解，可进行多个改变，其将是所属领域的技术人员容易想到的且在本文中所公开及主张的发明概念的广泛范围及覆盖范围内实现。

Claims (20)

1.一种印刷电路板，其包括：
多个金属层，所述多个金属层包括第一金属层、第二金属层及一或多个中间金属层，其中所述一或多个中间金属层安置于所述第一金属层与所述第二金属层之间，其中所述第一金属层包括金属迹线；
一或多个电介质层，其中所述一或多个电介质层包括安置于所述第一金属层与所述一或多个中间金属层之间的第一电介质层，其中所述一或多个电介质层包括安置于所述一或多个中间金属层与所述第二金属层之间的第二电介质层，其中第一空腔经界定于所述第二金属层中；及
多个通孔，其中所述多个通孔耦合于所述第一金属层与所述第二金属层之间，其中所述多个通孔围绕所述第一空腔的周边布置，其中所述金属迹线耦合所述多个通孔。
2.根据权利要求1所述的印刷电路板，其中所述金属迹线依栅格图案耦合所述多个通孔。
3.根据权利要求2所述的印刷电路板，其中所述第一空腔的所述周边是矩形，其中所述多个通孔依矩形图案围绕所述第一空腔的所述周边布置。
4.根据权利要求3所述的印刷电路板，其中所述第二金属层包括额外金属迹线，其中所述额外金属迹线依所述栅格图案耦合所述多个通孔。
5.根据权利要求3所述的印刷电路板，其中依所述矩形图案布置的所述多个通孔的相邻通孔之间的距离在20密耳到50密耳之间。
6.根据权利要求1所述的印刷电路板，其中所述多个金属层各自包括多个环形环，其中所述多个通孔各自耦合到所述多个金属层的每一层中的所述多个环形环中的一者。
7.根据权利要求1所述的印刷电路板，其中所述金属迹线及所述多个通孔经配置以减小传递到所述第一空腔及从所述第一空腔传递的电磁场的强度。
8.根据权利要求1所述的印刷电路板，其中一或多个额外空腔经界定于所述第二金属层中，其中所述多个通孔围绕所述一或多个额外空腔的周边布置，其中所述金属迹线及所述多个通孔经配置以减小在所述第一空腔与所述一或多个额外空腔之间传递的电磁场的强度。
9.根据权利要求1所述的印刷电路板，其中所述一或多个中间金属层包括安置于所述第一空腔中的金属层，其中安置于所述第一空腔中的所述金属层包括一或多个互连。
10.根据权利要求1所述的印刷电路板，其进一步包括一或多个互连，其中所述一或多个互连安置于所述第二金属层下方，其中所述多个通孔耦合到所述一或多个互连以使所述金属迹线及所述多个通孔接地到所述一或多个互连。
11.根据权利要求10所述的印刷电路板，其中所述一或多个互连包括凸块、焊垫或焊球中的至少一者。
12.一种设备，其包括：
印刷电路板，其包括：
多个金属层，所述多个金属层包括第一金属层、第二金属层及一或多个中间金属层，其中所述一或多个中间金属层安置于所述第一金属层与所述第二金属层之间，其中所述第一金属层包括金属迹线；
一或多个电介质层，其中所述一或多个电介质层包括安置于所述第一金属层与所述一或多个中间金属层之间的第一电介质层，其中所述一或多个电介质层包括安置于所述一或多个中间金属层与所述第二金属层之间的第二电介质层，其中第一空腔经界定于所述第二金属层中，其中所述一或多个中间金属层包括安置于所述第一空腔中的金属层；及
多个通孔，其中所述多个通孔耦合于所述第一金属层与所述第二金属层之间，其中所述多个通孔围绕所述第一空腔的周边布置，其中所述金属迹线耦合所述多个通孔；及
裸片，其中所述裸片耦合到安置于所述第一空腔中的所述金属层。
13.根据权利要求12所述的设备，其中所述金属迹线依栅格图案耦合到所述多个通孔，其中所述第一空腔的所述周边是矩形，其中所述多个通孔依矩形图案围绕所述空腔布置。
14.根据权利要求13所述的设备，其中依所述矩形图案布置的所述多个通孔的相邻通孔之间的距离在20密耳到50密耳之间。
15.根据权利要求12所述的设备，其中所述印刷电路板是第一印刷电路板，所述设备包括：
第二印刷电路板，所述第二印刷电路板包括多个额外通孔，其中所述第一印刷电路板的所述第二金属层耦合到所述第二印刷电路板，其中所述多个通孔耦合到所述多个额外通孔。
16.根据权利要求15所述的设备，其中所述第二印刷电路板包括多个金属层，所述第二印刷电路板的所述多个金属层包括第一金属层、第二金属层及一或多个中间金属层，其中所述第一印刷电路板的所述第二金属层耦合到所述第二印刷电路板的所述第二金属层。
17.根据权利要求16所述的设备，其中所述第二金属层界定额外空腔，其中所述多个额外通孔围绕所述额外空腔的周边布置。
18.根据权利要求17所述的设备，其中所述裸片在所述第一空腔内电耦合到所述第一印刷电路板且在所述额外空腔内电耦合到所述第二印刷电路板。
19.根据权利要求17所述的设备，其进一步包括额外裸片，其中所述额外裸片部分安置于所述第一空腔内且电耦合到所述第二印刷电路板的所述第二金属层。
20.一种设备，其包括：
印刷电路板，其包括：
多个金属层，所述多个金属层包括第一金属层、第二金属层及一或多个中间金属层，其中所述一或多个中间金属层安置于所述第一金属层与所述第二金属层之间，其中所述第一金属层包括金属迹线；
一或多个电介质层，其中所述一或多个电介质层包括安置于所述第一金属层与所述一或多个中间金属层之间的第一电介质层，其中所述一或多个电介质层包括安置于所述一或多个中间金属层与所述第二金属层之间的第二电介质层，其中第一空腔经界定于所述第二金属层中，其中所述一或多个中间金属层包括安置于所述第一空腔中的金属层；及
多个通孔，其中所述多个通孔耦合于所述第一金属层与所述第二金属层之间，其中所述多个通孔依矩形图案围绕所述第一空腔的周边布置，其中所述第一空腔的所述周边是矩形，其中所述金属迹线依栅格图案耦合所述多个通孔，其中所述栅格图案包括布置于所述矩形图案外侧的所述金属迹线的第一部分，其中所述栅格图案包括布置于所述矩形图案内侧的所述金属迹线的第二部分。
CN202311265530.4A 2022-10-06 2023-09-27 具有自屏蔽性的封装 Pending CN117858481A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/961,235 2022-10-06
US17/961,235 US20240121884A1 (en) 2022-10-06 2022-10-06 Package with self shielding

Publications (1)

Publication Number Publication Date
CN117858481A true CN117858481A (zh) 2024-04-09

Family

ID=90355143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311265530.4A Pending CN117858481A (zh) 2022-10-06 2023-09-27 具有自屏蔽性的封装

Country Status (3)

Country Link
US (1) US20240121884A1 (zh)
CN (1) CN117858481A (zh)
DE (1) DE102023126148A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US8432022B1 (en) * 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
US20170194300A1 (en) * 2015-05-27 2017-07-06 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR102314774B1 (ko) * 2014-11-26 2021-10-21 삼성전자주식회사 반도체 패키지
CN111372369B (zh) * 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
US10827617B2 (en) 2019-01-29 2020-11-03 Avago Technologies International Sales Pte. Limited Printed circuit board with cavity

Also Published As

Publication number Publication date
DE102023126148A1 (de) 2024-04-11
US20240121884A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
EP2548225B1 (en) System-in-package using embedded-die coreless substrates, and processes of forming same
US7808434B2 (en) Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
KR101657622B1 (ko) 전자기 간섭 인클로저를 갖는 무선 주파수 멀티-칩 집적 회로 패키지 및 패키지를 제조하기 위한 방법
TWI483375B (zh) 半導體裝置
JP5612121B2 (ja) スモールフォームファクタ、システムオンパッケージにコンポーネントを組み込む装置と方法
US8067814B2 (en) Semiconductor device and method of manufacturing the same
US6633005B2 (en) Multilayer RF amplifier module
JP2605654B2 (ja) 複合マイクロ波回路モジュール及びその製造方法
US9691710B1 (en) Semiconductor package with antenna
KR101183272B1 (ko) Ｒｆ/무선 다중 대역 응용들을 위한 액정 폴리머 및 다층폴리머 기반 수동 신호 처리 부품들
JP2006100861A (ja) 集積ｒｆ性能を備えたマルチチップモジュール
KR20060009827A (ko) 다층의 유기 적층물을 이용하여 제조되는 집적 수동디바이스
JP2908225B2 (ja) 高周波チョーク回路
JP2005026263A (ja) 混成集積回路
US10129972B2 (en) Frame elements for package structures comprising printed circuit boards (PCBs)
JP2003068862A (ja) スパイラルインダクタ及び高周波半導体装置
CN117858481A (zh) 具有自屏蔽性的封装
US20040188834A1 (en) Semiconductor device
JP5307664B2 (ja) 多層基板および電子機器
WO2021035233A1 (en) Electrodeless passive embedded substrate
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication
JP2004200477A (ja) 電子回路基板および電子回路装置
JP2005191411A (ja) 高周波集積回路装置
JP2005340713A (ja) マルチチップモジュール
US20200381797A1 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication