CN117857276A - 一种基于fpga和射频dac的超宽带任意干扰载波产生方法 - Google Patents
一种基于fpga和射频dac的超宽带任意干扰载波产生方法 Download PDFInfo
- Publication number
- CN117857276A CN117857276A CN202211218196.2A CN202211218196A CN117857276A CN 117857276 A CN117857276 A CN 117857276A CN 202211218196 A CN202211218196 A CN 202211218196A CN 117857276 A CN117857276 A CN 117857276A
- Authority
- CN
- China
- Prior art keywords
- fpga
- frequency
- radio frequency
- dac
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000969 carrier Substances 0.000 claims abstract description 8
- 238000001914 filtration Methods 0.000 claims abstract description 6
- 238000005070 sampling Methods 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000003786 synthesis reaction Methods 0.000 claims description 5
- 101100112804 Arabidopsis thaliana CDA2 gene Proteins 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 11
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，通过射频DAC直接输出多载波干扰信号。射频DAC调制分为两级调制，第一级为在基带进行的低频多载波调制，依据所需的多载波频率间隔产生相应数量的载波信号，然后将干扰波形分别调制在对应的载波上，最后将所有已调信号进行合成。第二级为射频调制，将第一级的低频多载波干扰信号调制到相应的射频频率上，同时采用了IDFT和多相滤波相结合的方式来降低工作频率，使得射频调制在FPGA内成为现实，节省了FPGA大量的乘法器资源，降低了FPGA成本和功耗。
Description
技术领域
本发明涉及通信对抗技术领域，尤其涉及一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法。
背景技术
通信对抗技术是指为削弱、破坏敌方无线电通信系统或通信网络的使用效能，保护己方无线电通信系统或通信网络使用效能正常发挥所采取的电子对抗技术，无论是军事上的通信对抗领域，还是民用上的通信管控领域，日趋复杂多变的电磁频谱环境和通信频率带宽使得传统的大功率、宽频段的压制式干扰技术效率极低，且在干扰对方的同时也干扰了我方的正常通信。因此逐渐发展了针对特定频点的多载波精确干扰技术。
现有的多载波产生技术均需提前规划载波频点，且单个设备的多载波频带较窄，如果要完全覆盖几GHz的通信频带需要使用多个设备，导致产品体积庞大、结构复杂，功耗成本较高，维护困难。
发明内容
为解决上述问题，本发明提出了一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法。
一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，将离散傅里叶变换IDFT与多相滤波相结合，在FPGA上实现射频DAC的调制，通过射频DAC的两级调制直接输出超宽带的多载波干扰信号，包括以下步骤：
步骤S1：第一级低频多载波调制，在FPGA内部以基带采样率完成若干个干扰信号和相应频率间隔的低频多载波调制和合成，生成基带干扰信号；
步骤S2：离散傅里叶变换IDFT和多相滤波结合，以基带采样率完成多个子通道在对应的射频DAC调制，实现超宽带覆盖；
步骤S3：第二级射频调制，利用FPGA自带的高速接口硬件资源完成多个子通道的并串转化，以高达几GHz的采样时钟传输至射频DAC实现射频信号的数模转换。
进一步，所述步骤S1中FPGA工作时钟为射频DAC的采样频率除以子通道数量的2倍。
进一步，所述步骤S1还包括以下子步骤：
步骤S11：外部接口输入干扰信号或FPGA计算产生干扰信号；
步骤S12：根据所需干扰信号数量确定低频多载波的数量，再由数字频率合成IP核生成低频多载波。
进一步，所述步骤S12还包括：根据高频多载波频率、射频DAC的采样频率、子通道的数量，以及具体使用哪个子通道确定低频多载波的频率。
进一步，所述步骤S2离散傅里叶变换IDFT采用采样快速傅里叶逆变换IFFT，所述IFFT为并行输入、并行输出架构，抽样点数为子通道数。
进一步，所述IFFT并行输入、并行输出架构采用FPGA并行逻辑资源和复数乘法器IP核实现。
进一步，所述步骤S2还包括以下子步骤：
步骤S21：步骤S1中生成的基带干扰信号根据需要调制的频率进入对应的IFFT输入端；
步骤S22：IFFT输出结果分别乘以复数并将乘积结果进行二倍插值；
步骤S23：各子通道二倍插值结果输入滤波器组；
步骤S24：滤波器组输出结果分别乘以复数并对乘积结果进行多倍插值和并串转化，输出转化后的高速数据流的实部；所述多倍插值倍数为子通道数。
进一步，所述多相滤波器组采用FPGA提供的FIR滤波器IP核，原始滤波器以射频DAC的工作频率为采样率，进行计算时通带采样率为基带采样率的一半，计算完成后将多相滤波器系数设置为多组，组数与子通道数相同。
进一步，所述步骤S3中用于并串转化的FPGA自带的高速接口硬件资源为ODDR、OSER DESE、OBUFDS。
本发明的有益效果：本发明利用FPGA和射频DAC实现了在高达几GHz频率范围内的任意射频信号直接输出，省去了体积庞大的上变频和频率分段硬件电路，极大节省了产品的体积、功耗和成本；在基带进行多载波调制，并在FPGA内部利用多个子通道将载波进行二次调制到所需的射频频段，多载波在基带完成调制使得FPGA的工作时钟较低，对时序和资源的要求大幅降低，使得产品开发难度下降，同时也可将多载波调制阶段移植至其他处理平台完成，如DSP、ARM等，使得产品开发灵活性增强。本发明利用IFFT和多相滤波器的方法实现射频DAC的奈奎斯特全频段内的频率调制，与传统的频率调制相比，节省了FPGA大量的乘法器资源，降低了FPGA成本和功耗。
附图说明
图1是本实施例中第一级低频多载波调制FPGA实现多载波调制架构图；
图2是本实施例中第二级射频调制FPGA实现多通道直接射频调制架构图；
图3是本实施例中FPGA内实现并行输入和并行输出的多通道IFFT设计架构图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式。
本发明提出了一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，通过射频DAC直接输出多载波干扰信号分为两级调制。第一级为低频多载波调制：首先依据所需的多载波频率间隔产生相应数量的载波信号，然后将干扰波形分别调制在对应的载波上，最后将所有已调信号进行合成。这一级操作均在基带进行，工作频率较低，易于在FPGA上实现。第二级为射频调制，将第一级的低频多载波干扰信号调制到相应的射频频率上。由于射频频率可能高达几GHz，FPGA无法实现，为解决上述问题本发明采用了IDFT和多相滤波相结合的方式来降低工作频率，使得射频调制在FPGA内成为现实。
在本实施例中，射频DAC第一级低频多载波调制由FPGA实现多载波调制，架构如图1所示，图中J0、J1、…、JN-1为N个需要发射的干扰信号，分别与N个频率为f0、f1、…、fN-1的载波相乘，再经过一个多路合成器生成一路多载波干扰信号，N个干扰信号可由外部接口输入，也可由FPGA内部产生或保存在内部ROM中；N个载波由FPGA提供的直接频率合成IP核产生，乘法器由FPGA提供的DSP硬核生成，多路合成器由FPGA提供的加法器IP生成。
在本实施例中，射频DAC第二级射频调制由FPGA实现多通道直接射频调制，架构如图2所示，根据射频DAC的工作频率和发射通道数计算基带信号采样率和每个子通道的信号带宽。每个子通道都可以实现一个低频多载波干扰信号的射频调制，且子通道的带宽和载波频率间隔决定了最多可以调制几个载波。子通道间的区别仅在于进入每个子通道的信号会被调制到不同的射频频率上。并且，图2中两处出现了系数相乘：和/>其中第一项参数与通道数相关，为固定值；第二项参数与数据序号相关，随着序号的变化而变化，但具有周期性。
在一种实施例的架构中，如果射频DAC的采样率为Fs，发射通道数据为I，则基带信号的采样率为Fs/2I，由于输入的基带干扰信号一般为复信号，则子通道的带宽也为Fs/2I。每个子通道对应的调频频率为：Fs/I*(i+1/4)，i＝0～I-1，即每个子通道对应一个目标干扰频带。基带多载波干扰信号根据所需要干扰的目标频带，选择进入不同的子通道，如果某些目标频带不需要干扰，则可以不使用对应的子通道，直接写0。
射频调制的处理流程包括：I个通道的基带多载波干扰信号以Fs/2I的工作频率进入I点IFFT计算模块，然后将各个通道的结果乘以一个复数再进行二倍升采样，将采样率变为Fs/I。然后将各个通道的数据进行复数滤波，滤波器组为原始滤波器的多相分量。再对滤波器的输出结果乘以一个复数/>最后再对I个通道的数据进行并串转化，取实部后输出到射频DAC芯片。
在本实施例中，IDFT一般使用IFFT来实现，本发明所采用的多通道IFFT需要实现并行输入和并行输出，而FPGA提供的快速傅里叶变换IP核为串行输入和串行输入。因此利用FPGA的并行逻辑资源和复数乘法器IP核实现本发明中的并行IFFT，如图3所示为并行IFFT的设计架构图，其中，当WN＝ej2π/N时，完成IFFT计算，当WN＝e-j2π/N时，可以完成FFT的计算。
在一种实施例中，采用8个发射通道，则图2中的经过计算后的值为：1.0000+0.0000i、0.9808+0.1951i、0.9239+0.3827i、0.8315+0.5556i、0.7071+0.7071i、0.5556+0.8315i、0.3827+0.9239i、0.1951+0.9808i。为便于FPGA实现，将其统一扩大256倍，再与IFFT输出的结果进行复数乘法。复数乘法器使用FPGA的复数乘法IP核实现。图2中的/>r＝0,1,2,3,4…，经过计算前8个数值分别为：1.0000+0.0000i、0.0000+1.0000i、-1.0000+0.0000i、-0.0000-1.0000i、1.0000-0.0000i、0.0000+1.0000i、-1.0000+0.0000i、-0.0000-1.0000i，并以前8个数值进行周期重复。假设滤波器输出后的复数信号为a+b*i，与/>相乘并取实部后的结果为：a,-b,-a,b,a,-b,-a,b,a,-b,-a,b,…循环。因此对该项系数的乘积结果简化为直接取滤波器输出的实部、虚部的正负组合，节省了复数乘法器资源。
在本实施例中，多相滤波器的原始滤波器应以射频DAC的工作频率为采样率，通带以基带采样率的一半进行计算。计算完成后将其滤波器系数分为I份，分别作为h0(r)到hI-1(r)的系数。多相滤波器使用FPGA提供的FIR滤波器IP核，并将其系数设置为I组，通过逻辑控制进行选择和配置。对于多项滤波器的设计，多相滤波器与系数相乘后的数据采样率为Fs/I，经并串转化后采样率变为Fs。此时Fs通常高达几GHz，采用FPGA提供的高速接口资源OSERDESE来完成。
在一种实施例中，采用本发明所提出的一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法实现干扰载波的产生，射频DAC选择AD9129，最高采样率为5.7GHz，本实施例设置DAC的采样率为Fs＝2800MHz。二级射频调制的子通道数为8，IFFT的点数为8，子通道的采样率为175MHz，子通道的带宽为175M。按照频移因子公式Fs/I*(i+1/4)，i＝0～I-1，第一个通道的调制频率为87.5MHz，第二个通道的调制频率为437.5MHz，第三个通道的调制频率为787.5MHz，第四个通道的调制频率为1137.5MHz，第五个通道的调制频率为1487.5MHz，第六个通道的调制频率为1837.5MHz，第七个通道的调制频率为2187.5MHz，第八个通道的调制频率为2537.5MHz。配置AD9129工作在基带模式时，DAC可直接输出DC～1.425GHz，工作在mix模式时，DAC可直接输出1.425GHz～4.2GHz。
本发明利用FPGA和射频DAC实现了在高达几GHz频率范围内的任意射频信号直接输出，省去了体积庞大的上变频和频率分段硬件电路，极大节省了产品的体积、功耗和成本；在基带进行多载波调制，并在FPGA内部利用多个子通道将载波进行二次调制到所需的射频频段，多载波在基带完成调制使得FPGA的工作时钟较低，对时序和资源的要求大幅降低，使得产品开发难度下降，同时也可将多载波调制阶段移植至其他处理平台完成，如DSP、ARM等，使得产品开发灵活性增强。本发明利用IFFT和多相滤波器的方法实现射频DAC的奈奎斯特全频段内的频率调制，与传统的频率调制相比，节省了FPGA大量的乘法器资源，降低了FPGA成本和功耗。
本发明以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (9)
1.一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，其特征在于，将离散傅里叶变换IDFT与多相滤波相结合，在FPGA上实现射频DAC的调制，通过射频DAC的两级调制直接输出超宽带的多载波干扰信号，包括以下步骤：
步骤S1：第一级低频多载波调制，在FPGA内部以基带采样率完成若干个干扰信号和相应频率间隔的低频多载波调制和合成，生成基带干扰信号；
步骤S2：离散傅里叶变换IDFT和多相滤波结合，以基带采样率完成多个子通道在对应的射频DAC调制，实现超宽带覆盖；
步骤S3：第二级射频调制，利用FPGA自带的高速接口硬件资源完成多个子通道的并串转化，以高达几GHz的采样时钟传输至射频DAC实现射频信号的数模转换。
2.根据权利要求1所述的一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，其特征在于，所述步骤S1中FPGA工作时钟为射频DAC的采样频率除以子通道数量的2倍。
3.根据权利要求1所述的一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，其特征在于，所述步骤S1还包括以下子步骤：
步骤S11：外部接口输入干扰信号或FPGA计算产生干扰信号；
步骤S12：根据所需干扰信号数量确定低频多载波的数量，再由数字频率合成IP核生成低频多载波。
4.根据权利要求3所述的一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，其特征在于，所述步骤S12还包括：根据高频多载波频率、射频DAC的采样频率、子通道的数量，以及具体使用哪个子通道确定低频多载波的频率。
5.据权利要求1所述的一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，其特征在于，所述步骤S2离散傅里叶变换IDFT采用采样快速傅里叶逆变换IFFT，所述IFFT为并行输入、并行输出架构，抽样点数为子通道数。
6.据权利要求5所述的一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，其特征在于，所述IFFT并行输入、并行输出架构采用FPGA并行逻辑资源和复数乘法器IP核实现。
7.根据权利要求1所述的一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，其特征在于，所述步骤S2还包括以下子步骤：
步骤S21：步骤S1中生成的基带干扰信号根据需要调制的频率进入对应的IFFT输入端；
步骤S22：IFFT输出结果分别乘以复数并将乘积结果进行二倍插值；
步骤S23：各子通道二倍插值结果输入多相滤波器组；
步骤S24：各多相滤波器输出结果分别乘以复数并对乘积结果进行多倍插值和并串转化，输出转化后的高速数据流的实部；所述多倍插值倍数为子通道数。
8.根据权利要求7所述的一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，其特征在于，所述多相滤波器组采用FPGA提供的FIR滤波器IP核，原始滤波器以射频DAC的工作频率为采样率，进行计算时通带采样率为基带采样率的一半，计算完成后将多相滤波器系数设置为多组，组数与子通道数相同。
9.根据权利要求1所述的一种基于FPGA和射频DAC的超宽带任意干扰载波产生方法，其特征在于，所述步骤S3中用于并串转化的FPGA自带的高速接口硬件资源为ODDR、OSERDESE、OBUFDS。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211218196.2A CN117857276A (zh) | 2022-09-30 | 2022-09-30 | 一种基于fpga和射频dac的超宽带任意干扰载波产生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211218196.2A CN117857276A (zh) | 2022-09-30 | 2022-09-30 | 一种基于fpga和射频dac的超宽带任意干扰载波产生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117857276A true CN117857276A (zh) | 2024-04-09 |
Family
ID=90538739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211218196.2A Pending CN117857276A (zh) | 2022-09-30 | 2022-09-30 | 一种基于fpga和射频dac的超宽带任意干扰载波产生方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117857276A (zh) |
-
2022
- 2022-09-30 CN CN202211218196.2A patent/CN117857276A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10148468B2 (en) | Configurable architecture for generating a waveform | |
| CN107241107B (zh) | 一种数字信道化滤波器组实现方法 | |
| KR20020096833A (ko) | 직교주파수 분할 다중 시스템에서 피크대 평균 전력비를최소화하기 위한 장치 및 방법 | |
| CN109525256B (zh) | 一种基于fpga的窄过渡带滤波器组的信道化发射结构 | |
| JP2008227724A (ja) | Ｏｆｄｍ変調装置 | |
| CN101171816A (zh) | 在sc-fdma通信系统中进行频带限制的装置及其方法 | |
| CN101370000B (zh) | 时分同步码分多址系统的多载波实现方法和装置 | |
| CN108418773B (zh) | 一种基于滤波器组的fpga多载波通信系统 | |
| US8085890B2 (en) | Apparatus and method for base band filtering | |
| CN116827388A (zh) | 一种基于fpga开发的适用于中压载波通信系统的pc-cfr算法 | |
| US9893923B2 (en) | Method for transmitting and receiving QAM signal in filter bank-based multicarrier communication system, and apparatus therefor | |
| CN117857276A (zh) | 一种基于fpga和射频dac的超宽带任意干扰载波产生方法 | |
| KR20240032720A (ko) | 데이터 전송, 데이터 변조 방법, 장치, 전자 기기 및 기록 매체 | |
| Keerthana et al. | FPGA implementation of FBMC baseband modular for 5G wireless communication | |
| US8559482B1 (en) | Implementation of multi-channel intermediate frequency modem for radio communication with a programmable integrated circuit | |
| CN102685055B (zh) | 一种多数据流插值与抽取复用装置及方法 | |
| CN115242219A (zh) | 一种基于wola结构滤波器组的并行匹配滤波方法 | |
| KR20210065849A (ko) | 다중 컴포넌트 캐리어를 지원하는 이동 통신 시스템에서 기저대역 송신 신호를 생성하는 방법 및 장치 | |
| Wei et al. | Efficient wireless Digital Up Converters design using system generator | |
| CN111385234A (zh) | Ofdm雷达通信一体化波形处理方法、装置、终端及存储介质 | |
| Singh | FPGA Implementation of FBMC Transceiver for 5G Technologies | |
| Ali et al. | 5G F-OFDM Waveform Based Software-Defined Radio Technology | |
| US8654821B2 (en) | Method and circuit for fractional rate pulse shaping | |
| CN103716018A (zh) | 数字宽带激励源实现装置及方法 | |
| WO2023213230A1 (zh) | 传输数据序列的方法、装置、存储介质及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |