CN117855354A - 发光元件及制造发光元件的方法 - Google Patents

发光元件及制造发光元件的方法 Download PDF

Info

Publication number
CN117855354A
CN117855354A CN202311053034.2A CN202311053034A CN117855354A CN 117855354 A CN117855354 A CN 117855354A CN 202311053034 A CN202311053034 A CN 202311053034A CN 117855354 A CN117855354 A CN 117855354A
Authority
CN
China
Prior art keywords
layer
well region
horizontal well
indium
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311053034.2A
Other languages
English (en)
Inventor
李昇我
朴逢春
李宽宰
李东彦
李少荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117855354A publication Critical patent/CN117855354A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了发光元件及制造发光元件的方法，发光元件包括第一半导体层、设置在第一半导体层上的有源层、设置在有源层上的第二半导体层以及围绕第一半导体层、有源层和第二半导体层的至少一部分的绝缘层。第一半导体层、有源层和第二半导体层依次设置在第一方向上。有源层包括第一势垒层、第二势垒层以及设置在第一势垒层和第二势垒层之间的第一阱层，并且第一阱层在第一方向和与第一方向相交的第二方向上具有不均匀的铟组成比，并且在与第一方向和第二方向相交的第三方向上具有不均匀的铟浓度。

Description

发光元件及制造发光元件的方法
相关申请的交叉引用
本申请要求于2022年10月5日在韩国知识产权局提交的第10-2022-0127293号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开的各种实施方式涉及发光元件及制造发光元件的方法。
背景技术
近来，随着对信息显示的兴趣增加，与显示设备相关的研究和开发已经持续进行。
发明内容
本公开的各种实施方式涉及通过防止从发光元件发射的光的亮度变化率的增加而具有提高的可靠性的发光元件。
本公开的各种实施方式涉及制造发光元件的方法。
然而，本公开的方面不限于上述方面，并且在不背离本公开的精神和范围的情况下，各种修改是可能的。
本公开的实施方式提供了发光元件，发光元件可以包括第一半导体层、设置在第一半导体层上的有源层、设置在有源层上的第二半导体层以及围绕第一半导体层、有源层和第二半导体层的至少一部分的绝缘层。第一半导体层、有源层和第二半导体层可以依次设置在第一方向上。有源层可以包括第一势垒层、第二势垒层以及设置在第一势垒层和第二势垒层之间的第一阱层，并且第一阱层可以在第一方向和与第一方向相交的第二方向上具有不均匀的铟组成比并且可以在与第一方向和第二方向相交的第三方向上具有不均匀的铟浓度。
在实施方式中，第一阱层可以包括第一水平阱区域和第二水平阱区域，第一水平阱区域具有第一铟组成比，第二水平阱区域具有与第一铟组成比不同的第二铟组成比。第一水平阱区域和第二水平阱区域可以依次设置在第一方向上。
在实施方式中，第一阱层可以在第三方向上包括具有第一铟浓度的第一铟簇和具有与第一铟浓度不同的第二铟浓度的第二铟簇。
在实施方式中，第一铟簇和第二铟簇可以形成在第一水平阱区域和第二水平阱区域中的至少一个区域中。
在实施方式中，第一阱层还可以包括高度补偿层，高度补偿层设置在第一水平阱区域和第二水平阱区域中的具有相对低的铟组成比的区域中。
在实施方式中，第一水平阱区域的厚度可以等于第二水平阱区域的厚度。
在实施方式中，第一势垒层和第二势垒层中的每个的铟组成比可以低于第一铟组成比和第二铟组成比。
在实施方式中，第一势垒层可以设置在第一半导体层和第一水平阱区域之间，并且第二势垒层可以设置在第二水平阱区域和第二半导体层之间。
在实施方式中，第一势垒层的厚度可以等于第二势垒层的厚度。第一势垒层的厚度可以大于第一水平阱区域和第二水平阱区域中的每个的厚度。
在实施方式中，有源层还可以包括第三势垒层和第二阱层。第二阱层可以设置在第二势垒层和第三势垒层之间。
本公开的实施方式提供了制造发光元件的方法。所述方法可以包括：在衬底上形成包括第一类型的半导体的第一半导体层；在第一半导体层上形成有源层；以及在有源层上形成包括与第一类型不同的第二类型的半导体的第二半导体层。形成有源层可以包括：形成第一势垒层；形成第一阱层，第一阱层在第一方向和与第一方向相交的第二方向上具有不均匀的铟组成比并且在与第一方向和第二方向相交的第三方向上具有不均匀的铟浓度；以及在第一阱层上形成第二势垒层。
在实施方式中，形成第一阱层可以包括：在第一生长条件下形成第一水平阱区域，使得第一水平阱区域在第一方向上具有第一铟组成比；以及在第二生长条件下形成第二水平阱区域，使得第二水平阱区域在第一方向上具有第二铟组成比。第一生长条件的铟(In)注入率、镓(Ga)注入率、生长温度和源气体注入率中的至少一个可以不同于第二生长条件。
在实施方式中，形成第一阱层可以包括在第一温度至第二温度的温度升高区段中形成第一阱层。
在实施方式中，形成第一水平阱区域可以包括通过将生长温度从第一温度逐渐升高到在第一温度和第二温度之间的第三温度来形成第一水平阱区域。形成第二水平阱区域可以包括通过将生长温度从在第一温度和第二温度之间的第三温度逐渐升高到第二温度来在第一水平阱区域上形成第二水平阱区域。
在实施方式中，第一势垒层和第二势垒层可以在高于第二温度的第四温度处形成。
在实施方式中，源气体可以包括氢气。
在实施方式中，形成第一阱层还可以包括形成高度补偿层，高度补偿层设置在第一水平阱区域和第二水平阱区域中的具有相对低的铟组成比的区域中。
在实施方式中，第一水平阱区域的厚度可以等于第二水平阱区域的厚度。
在实施方式中，在第三方向上，可以在第一水平阱区域和第二水平阱区域中的至少一个区域中形成具有第一铟浓度的第一铟簇和具有与第一铟浓度不同的第二铟浓度的第二铟簇。
在实施方式中，形成第一势垒层和第二势垒层可以包括在其中生长温度保持在第四温度处的温度保持区段中形成第一势垒层和第二势垒层。
附图说明
图1是示出根据本公开的实施方式的发光元件的示意性立体图。
图2是示出图1的发光元件的示例的示意性剖视图。
图3是示出根据本公开的实施方式的显示设备的示意性平面图。
图4是示出包括在图3的显示设备中的像素的示例的示意性电路图。
图5A和图5B是示出图1的发光元件的有源层的示例的示意性剖视图。
图6A是示出形成图1的有源层的阱层的示例的示意性剖视图。
图6B是示出形成图1的有源层的阱层的示例的示意性平面图。
图7是示出图1的阱层的另一示例的示意性剖视图。
图8示意性地示出了在制造图1的有源层的工艺期间根据温度控制的铟(In)的组成。
图9A示意性地示出了形成在形成有源层的阱层中的电流路径的比较示例。
图9B示意性地示出了形成在形成图1的有源层的阱层中的电流路径。
图10是示出制造图1的发光元件的方法的示意性流程图。
具体实施方式
下文中将参考附图详细描述本公开的各种实施方式。然而，本公开可以以不同的形式来体现，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域技术人员完全传达本公开的范围。在不同的附图中使用相同的附图标记始终表示相同的组件，并且将省略对相同组件的重复描述。
如本文中所使用的，单数形式“一”、“一个”和“所述”旨在也包括复数形式，除非上下文另外清楚地指示。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指包括“A、B或者A和B”的任何组合。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个”旨在包括“选自……组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指包括“A、B或者A和B”的任何组合。
应理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
应理解，术语“连接到”或“联接到”可以包括物理或电连接或联接。当元件被称为与另一元件“接触”或“接触”另一元件等时，所述元件可以与另一元件“电接触”或“物理接触”。
当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”、“具有(has)”、“具有(have)”和/或“具有(having)”及其变型指定所陈述的特征、整数、步骤、操作、元件、组件和/或其组的存在，但是不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
如本文中所使用的，“约”或“近似”包括所陈述的值并且意指在本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)而确定的特定值的可接受偏差范围内。例如，“约”可以意指在所陈述的值的一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。还应理解，诸如在常用词典中定义的那些术语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且将不被解释为理想化的或过于正式的含义，除非在本文中明确地如此定义。
图1是示出根据本公开的实施方式的发光元件的示意性立体图。
图2是示出图1的发光元件的示例的示意性剖视图。
参考图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以被实现为通过依次堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射堆叠(或被称为“堆叠图案”)。
在实施方式中，发光元件LD可以具有在一方向上延伸的形状。如果发光元件LD延伸的方向被定义为纵向方向，则发光元件LD可以相对于纵向方向具有第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个半导体层可以设置在发光元件LD的第一端EP1上，并且第一半导体层11和第二半导体层13中的另一半导体层可以设置在发光元件LD的第二端EP2上。
在实施方式中，发光元件LD可以设置成各种形状。例如，如图1中所示，发光元件LD可以相对于纵向方向(例如，第一方向DR1)具有长(例如，具有大于1的纵横比)的杆状形状、棒状形状或柱状形状。在另一实施方式中，发光元件LD可以相对于纵向方向具有短(或具有小于1的纵横比)的杆状形状、棒状形状或柱状形状。在又一实施方式中，发光元件LD可以具有具备长宽比为1的杆状形状、棒状形状或柱状形状。
发光元件LD可以包括被制造成具有超小型尺寸(例如，具有与纳米级至微米级的范围对应的直径D和/或长度L)的发光二极管(LED)。
在实施方式中，在发光元件LD相对于纵向方向长(例如，具有大于1的纵横比)的情况下，发光元件LD的直径D可以在约0.5μm至约6μm的范围内，并且其长度L可以在约1μm至约10μm的范围内。然而，发光元件LD的直径D和长度L不限于此。可以改变发光元件LD的尺寸以满足应用发光元件LD的照明设备或自发光显示设备的要求(或设计条件)。
在实施方式中，第一半导体层11可以包括例如至少一个n型半导体层。相对于发光元件LD的纵向方向，第一半导体层11可以包括接触有源层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以对应于发光元件LD的一端(或下端)。
在实施方式中，有源层12可以设置在第一半导体层11上并且具有单量子阱或多量子阱结构。例如，在有源层12形成为具有多量子阱结构的情况下，有源层12可以通过周期性地重复堆叠作为一个单元提供的势垒层、应变增强层和阱层来形成。应变增强层可以具有比势垒层的晶格常数小的晶格常数，使得可以进一步增强对施加到阱层的应变(例如，压缩应变)的抵抗性。然而，有源层12的结构不限于前述实施方式的结构。
在实施方式中，有源层12可以发射具有约400nm至约900nm的波长范围的光，并且具有双异质结构。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
在实施方式中，注入到第一半导体层11中的电子和注入到第二半导体层13中的空穴可以在有源层12的量子阱中彼此复合，使得有源层12可以发射与量子阱的能带隙对应的光。
在实施方式中，从有源层12发射的光的波长区域可以根据包括在有源层12中的铟(In)的含量而在长波长至短波长的范围内来确定。换言之，随着包括在有源层12中的铟(In)的含量增加，带隙可以减小，并且从有源层12发射的光的波长区域可以接近长波长。随着包括在有源层12中的铟(In)的含量减小，带隙增大并且从有源层12发射的光的波长区域可以接近短波长。
在实施方式中，根据从有源层12发射的光的波长，可以确定发光元件LD的颜色(或输出光颜色)。发光元件LD的颜色可以确定相应像素的颜色。例如，发光元件LD可以发射红光、绿光或蓝光。
在实施方式中，如果在发光元件LD的相对端之间施加具有一定电压或更高电压的电场，则发光元件LD可以通过有源层12中的电子-空穴对的复合来发射光。由于可以基于前述原理来控制发光元件LD的光发射，所以发光元件LD可以用作各种发光器件(包括显示设备的像素)的光源(发光源)。
在实施方式中，第二半导体层13可以设置在有源层12的第二表面上，并且包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。
在实施方式中，相对于发光元件LD的纵向方向，第二半导体层13可以包括接触有源层12的第二表面的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以对应于发光元件LD的剩余端(或上端)。
在实施方式中，第一半导体层11和第二半导体层13可以相对于发光元件LD的纵向方向具有不同的厚度。例如，相对于发光元件LD的纵向方向，第一半导体层11可以具有比第二半导体层13的厚度大的厚度。因此，发光元件LD的有源层12可以设置在更靠近第二半导体层13的上表面而不是第一半导体层11的下表面的位置处。
在实施方式中，尽管第一半导体层11和第二半导体层13各自由单层形成，但是本公开不限于此。在实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13各自还可以包括一个或更多个层，例如包层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间的应变缓解层，并且因此可以用作缓冲层以减小晶格常数的差异。尽管TSBR层可以由诸如p-GaInP、p-AlInP和/或p-AlGaInP的p型半导体层形成，但是本公开不限于此。
在实施方式中，发光元件LD除了包括第一半导体层11、有源层12和第二半导体层13之外还可以包括设置在第二半导体层13之上的接触电极(下文中称为“第一接触电极”)。此外，在实施方式中，发光元件LD还可以包括设置在第一半导体层11的一端上的附加接触电极(下文中称为“第二接触电极”)。
在实施方式中，第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但是本公开不限于此。在实施方式中，第一接触电极和第二接触电极中的每个可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。
在实施方式中，发光元件LD还可以包括绝缘层14(或称为“绝缘膜”)。然而，在一些实施方式中，可以省略绝缘层14，或者绝缘层14可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
在实施方式中，绝缘层14可以防止有源层12由于与除了第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，绝缘层14可以最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命和发射效率。绝缘层14的存在或不存在不受限制，只要能够防止有源层12与外部导电材料短路即可。
在实施方式中，绝缘层14可以设置成围绕包括第一半导体层11、有源层12和第二半导体层13的发射堆叠的外圆周表面的至少一部分。
虽然在前述实施方式中，绝缘层14已经被描述为围绕第一半导体层11、有源层12和第二半导体层13的相应外圆周表面中的全部，但是本公开不限于此。
在实施方式中，绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、钛氧化物(TiOx)、铪氧化物(HfOx)、钛锶氧化物(SrTiOx)、钴氧化物(CoxOy)、氧化镁(MgO)、锌氧化物(ZnOx)(其中，ZnOx可以是ZnO或ZnO2)、钌氧化物(RuOx)、氧化镍(NiO)、钨氧化物(WOx)、钽氧化物(TaOx)、钆氧化物(GdOx)、锆氧化物(ZrOx)、镓氧化物(GaOx)、钒氧化物(VxOy)、ZnO:Al、ZnO:B、InxOy:H、铌氧化物(NbxOy)、镁氟化物(MgFx)、铝氟化物(AlFx)、新型铝基(alucone)聚合物膜、氮化钛(TiN)、氮化钽(TaN)、铝氮化物(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)中的至少一种。然而，本公开不限于此，并且可以使用具有绝缘性的各种材料作为绝缘层14的材料。
在实施方式中，绝缘层14可以具有单层结构或包括双层结构的多层结构。
发光元件LD可以用作用于各种显示设备的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，可以对发光元件LD进行表面处理，使得在将多个发光元件LD与流体溶液(或溶剂)混合并提供给每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况下，发光元件LD可以在溶液中均匀地分布而不是不均匀地聚集。
包括以上描述的发光元件LD的发射组件(或发光器件)可以不仅用于显示设备中，而且还用于各自需要光源的各种类型的电子设备中。例如，在多个发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用于需要光源的其它类型的电子设备(诸如，照明设备)中。
然而，前述仅用于说明的目的，并且根据本公开的实施方式的发光元件LD不限于此。例如，发光元件可以是倒装芯片型微型发光二极管或者包括有机发光层的有机发光元件。
图3是示出根据本公开的实施方式的显示设备的示意性平面图。
参考图1、图2和图3，显示设备DD可以包括衬底SUB、设置在衬底SUB上且各自包括至少一个发光元件LD的像素PXL1、PXL2和PXL3、设置在衬底SUB上并且配置成驱动像素PXL1、PXL2和PXL3的驱动器以及设置成将像素PXL1、PXL2和PXL3与驱动器连接的线组件。
在实施方式中，衬底SUB可以包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可以是其中设置用于显示图像的像素PXL1、PXL2和PXL3的区域。非显示区域NDA可以是其中设置配置成驱动像素PXL1、PXL2和PXL3的驱动器以及用于将像素PXL1、PXL2和PXL3连接到驱动器的线组件的一部分的区域。
在实施方式中，非显示区域NDA可以设置成与显示区域DA相邻。非显示区域NDA可以设置在显示区域DA的至少一侧上。例如，非显示区域NDA可以围绕显示区域DA的外围(或边缘)。
在实施方式中，线组件可以将驱动器与像素PXL1、PXL2和PXL3电连接。线组件可以包括连接到信号线(例如，扫描线、数据线和发射控制线)的扇出线，所述信号线连接到像素PXL1、PXL2和PXL3中的每个以向像素PXL1、PXL2和PXL3中的每个提供信号。
在实施方式中，衬底SUB可以包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
在实施方式中，像素PXL1、PXL2和PXL3可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3。在实施方式中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，并且第三像素PXL3可以是蓝色像素。然而，本公开不限于前述内容。像素PXL1、PXL2和PXL3中的每个可以发射具有与红色、绿色或蓝色不同的颜色的光。
在实施方式中，像素PXL1、PXL2和PXL3中的每个可以包括配置成响应于相应的扫描信号和相应的数据信号而被驱动的至少一个发光元件LD。发光元件LD可以具有纳米级至微米级的小尺寸，并且与设置成与其相邻的发光元件LD并联连接，但是本公开不限于此。发光元件LD可以形成像素PXL1、PXL2和PXL3中的每个的有效光源。
图4是示出包括在图3的显示设备中的像素的示例的示意性电路图。
在以下描述中，术语“像素PXL”可以用于共同指定第一像素PXL1、第二像素PXL2和第三像素PXL3。
参考图1、图2、图3和图4，像素PXL可以包括像素电路PXC和发射组件EMU(或发射单元)。
参考图1至图4，像素PXL可以包括配置成产生具有与数据信号对应的亮度的光的发射单元EMU(或发射层)。此外，像素PXL可以选择性地还包括配置成驱动发射单元EMU的像素电路PXC。
在实施方式中，发射单元EMU可以包括并联连接在第一电力线PL1和第二电力线PL2之间的多个发光元件LD，第一电力线PL1连接到第一驱动电力源VDD并且被施加第一驱动电力源VDD的电压，第二电力线PL2连接到第二驱动电力源VSS并且被施加第二驱动电力源VSS的电压。例如，发射单元EMU可以包括经由像素电路PXC和第一电力线PL1连接到第一驱动电力源VDD的第一像素电极ELT1、通过第二电力线PL2连接到第二驱动电力源VSS的第二像素电极ELT2以及在第一像素电极ELT1和第二像素电极ELT2之间以相同方向彼此并联连接的多个发光元件LD。在实施方式中，第一像素电极ELT1可以是阳极，并且第二像素电极ELT2可以是阴极。
在实施方式中，包括在发射单元EMU中的发光元件LD中的每个可以包括通过第一像素电极ELT1连接到第一驱动电力源VDD的第一端以及通过第二像素电极ELT2连接到第二驱动电力源VSS的第二端。第一驱动电力源VDD和第二驱动电力源VSS可以具有不同的电位。例如，第一驱动电力源VDD可以设置为高电位电力源，并且第二驱动电力源VSS可以设置为低电位电力源。这里，可以将第一驱动电力源VDD和第二驱动电力源VSS之间的电位差设置为等于或大于在像素PXL的发光时段期间发光元件LD的阈值电压的值。
如上所述，在被提供不同的电力源的电压的第一像素电极ELT1和第二像素电极ELT2之间以相同方向(例如，以正向方向)彼此并联连接的发光元件LD可以形成相应的有效光源。
在实施方式中，发射单元EMU的发光元件LD可以发射具有与通过像素电路PXC向其提供的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发射单元EMU提供与相应帧数据的灰度级值对应的驱动电流。提供给发射单元EMU的驱动电流可以被分成流入到相应发光元件LD中的部分。因此，发光元件LD中的每个可以发射具有与向其施加的电流对应的亮度的光，使得发射单元EMU可以发射具有与驱动电流对应的亮度的光。
尽管已经描述了发光元件LD的相对端以相同方向连接在第一驱动电力源VDD和第二驱动电力源VSS之间的实施方式，但是本公开不限于此。在实施方式中，发射单元EMU除了包括形成相应的有效光源的发光元件LD之外还可以包括至少一个无效光源，例如反向发光元件LDr。反向发光元件LDr与形成有效光源的发光元件LD一起可以并联连接在第一像素电极ELT1和第二像素电极ELT2之间。这里，反向发光元件LDr可以以与发光元件LD的方向相反的方向连接在第一像素电极ELT1和第二像素电极ELT2之间。即使在第一像素电极ELT1和第二像素电极ELT2之间施加驱动电压(例如，正向方向的驱动电压)，反向发光元件LDr也可以保持禁用。因此，电流基本上可以不流过反向发光元件LDr。
像素电路PXC可以连接到像素PXL的扫描线(例如，第i扫描线Si)和数据线(例如，第j数据线Dj)。像素电路PXC可以连接到像素PXL的控制线(例如，第i控制线CLi)和感测线(例如，第j感测线SENj)。例如，在像素PXL设置在显示区域DA的第i行和第j列的情况下，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是驱动晶体管，其配置成控制待被施加到发射单元EMU的驱动电流，并且连接在第一驱动电力源VDD和发射单元EMU之间。详细地，第一晶体管T1的第一端子可以通过第一电力线PL1连接到(或联接到)第一驱动电力源VDD。第一晶体管T1的第二端子可以连接到第二节点N2。第一晶体管T1的栅电极可以连接到第一节点N1。响应于施加到第一节点N1的电压，第一晶体管T1可以控制待通过第二节点N2从第一驱动电力源VDD施加到发射单元EMU的驱动电流的量。在实施方式中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极，但是本公开不限于此。在实施方式中，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2可以是开关晶体管，其响应于扫描信号而选择像素PXL并激活像素PXL，并且可以连接在数据线(例如，第j数据线Dj)和第一节点N1之间。第二晶体管T2的第一端子可以连接到数据线(例如，第j数据线Dj)。第二晶体管T2的第二端子可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到扫描线(例如，第i扫描线Si)。第二晶体管T2的第一端子和第二端子可以是不同的端子，并且例如，如果第一端子是漏电极，则第二端子可以是源电极。
在从扫描线(例如，第i扫描线Si)提供具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管T2可以导通以将数据线(例如，第j数据线Dj)与第一节点N1电连接。第一节点N1可以是第二晶体管T2的第二端子和第一晶体管T1的栅电极彼此连接的点。第二晶体管T2可以向第一晶体管T1的栅电极传输数据信号。
第三晶体管T3可以通过将第一晶体管T1连接到感测线(例如，第j感测线SENj)来通过感测线(例如，第j感测线SENj)获得感测信号，并使用感测信号检测像素PXL的特性，诸如第一晶体管T1的阈值电压。关于像素PXL的特性的信息可以用于转换图像数据，使得可以补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以连接到第一晶体管T1的第二端子。第三晶体管T3的第一端子可以连接到感测线(例如，第j感测线SENj)。第三晶体管T3的栅电极可以连接到控制线(例如，第i控制线CLi)。此外，第三晶体管T3的第一端子可以连接到初始化电力源。第三晶体管T3可以是配置成初始化第二节点N2的初始化晶体管，并且可以在从控制线(例如，第i控制线CLi)向其提供感测控制信号的情况下导通，使得初始化电力源的电压可以传输到第二节点N2。因此，可以初始化存储电容器Cst的连接到第二节点N2的第二存储电极。
存储电容器Cst的第一存储电极可以连接到第一节点N1。存储电容器Cst的第二存储电极可以连接到第二节点N2。存储电容器Cst可以利用与在帧周期期间待提供给第一节点N1的数据信号对应的数据电压来充电。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
尽管图4示出了形成发射单元EMU的发光元件LD中的全部彼此并联连接的实施方式，但是本公开不限于此。在实施方式中，发射单元EMU可以包括至少一个串联组(或级)，所述串联组(或级)包括彼此并联连接的多个发光元件LD。换言之，发射单元EMU可以由串联/并联组合结构形成。
图5A和图5B是示出图1的发光元件的有源层的示例的示意性剖视图。
参考图5A，有源层12可以具有单量子阱结构，其包括势垒层QB和设置在势垒层QB之间的阱层QW。参考图5B，有源层12可以具有其中势垒层QB和阱层QW交替多次并且彼此依次堆叠的多量子阱结构。
参考图1和图5A，势垒层QB可以包括第一势垒层QB1和第二势垒层QB2。第一势垒层QB1可以设置在第一半导体层11和阱层QW之间。第二势垒层QB2可以设置在阱层QW和第二半导体层13之间。
参考图1和图5B，势垒层QB可以包括第一势垒层QB1至第四势垒层QB4，并且阱层QW可以包括第一阱层QW1至第三阱层QW3。在实施方式中，有源层12可以具有其中第一势垒层QB1至第四势垒层QB4和第一阱层QW1至第三阱层QW3交替地彼此依次堆叠的多层结构。
在实施方式中，第一势垒层QB1和第二势垒层QB2可以形成在第一半导体层11上，且第一阱层QW1插置在第一势垒层QB1和第二势垒层QB2之间。在实施方式中，第二势垒层QB2和第三势垒层QB3可以形成在第一阱层QW1上，且第二阱层QW2插置在第二势垒层QB2和第三势垒层QB3之间。在实施方式中，第三势垒层QB3和第四势垒层QB4可以形成在第二阱层QW2上，且第三阱层QW3插置在第三势垒层QB3和第四势垒层QB4之间。
在实施方式中，第一势垒层QB1至第四势垒层QB4可以在第一方向DR1上具有相同的厚度。在实施方式中，第一势垒层QB1至第四势垒层QB4可以在第一方向DR1上具有不同的厚度。例如，第一势垒层QB1可以在第一方向DR1上比第二势垒层QB2薄或厚。
在下文中，术语“阱层QW”将用于共同指定第一阱层QW1、第二阱层QW2和第三阱层QW3，并且术语“势垒层QB”将用于共同指定第一势垒层QB1、第二势垒层QB2、第三势垒层QB3和第四势垒层QB4。
在实施方式中，势垒层QB在第一方向DR1上的厚度可以大于阱层QW在第一方向DR1上的厚度。
在实施方式中，阱层QW可以包括InGaN、InAlGaN和InGaP中的至少一种。势垒层QB可以包括GaN、InGaN、AlGaP和AlGaAs中的至少一种。
参考图5A和图5B，有源层12可以包括势垒层QB以及设置在势垒层QB之间的阱层QW。在实施方式中，势垒层QB和阱层QW可以具有不同的组成。例如，阱层QW可以具有比势垒层QB的铟(In)组成比高的铟(In)组成比。
在实施方式中，阱层QW可以在第一方向DR1和第二方向DR2上具有不均匀的铟组成比。
参考图5A，有源层12中阱层QW的与第一势垒层QB1相邻的第一区域可以具有比阱层QW的与第二势垒层QB2相邻的第二区域的铟组成比高的铟组成比。在实施方式中，阱层QW的与第二势垒层QB2相邻的第二区域可以具有比阱层QW的与第一势垒层QB1相邻的第一区域的铟组成比高的铟组成比。在实施方式中，阱层QW的与第一势垒层QB1相邻的第一区域中的铟组成比在第二方向DR2上也可以是不均匀的。
参考图5B，第一阱层QW1的与第一势垒层QB1相邻的第一区域可以具有比第一阱层QW1的与第二势垒层QB2相邻的第二区域的铟组成比高的铟组成比。应用于第一阱层QW1的技术特征也可以同等地或类似地应用于第二阱层QW2至第三阱层QW3。
图6A是示出形成图1的有源层的阱层的示例的示意性剖视图。图6B是示出形成图1的有源层的阱层的示例的示意性平面图。
参考图6A和图6B，阱层QW可以指图5A的具有单量子阱结构的阱层QW以及图5B的具有多量子阱结构的第一阱层QW1、第二阱层QW2和第三阱层QW3之中的至少一个阱层。
在实施方式中，图1的有源层12可以是其中通过移动到阱层QW的电子和空穴的复合而发射光的区域。在实施方式中，阱层QW可以由InGaN形成，但是本公开不限于此。例如，阱层QW可以由AlGaInP和/或GaInP形成。从有源层(例如，图1的有源层12)发射的光的波长可以取决于阱层QW的铟比率。例如，为了发射长波长带的光，阱层QW可以以相对高的铟比率掺杂铟。为了发射短波长带的光，阱层QW可以以相对低的铟比率掺杂铟。换言之，可以根据从有源层12发射的光的波长带来控制阱层QW被掺杂的铟的组成比。
参考图6A，阱层QW可以包括具有第一铟组成比的第一垂直阱区域QWVA1和具有与第一铟组成比不同的第二铟组成比的第二垂直阱区域QWVA2。在实施方式中，第一垂直阱区域QWVA1和第二垂直阱区域QWVA2可以布置在第二方向DR2上。
在实施方式中，第一铟组成比可以低于第二铟组成比。换言之，在阱层QW的生长工艺期间，第一垂直阱区域QWVA1可以以与第二垂直阱区域QWVA2的铟的组成比相比相对低的组成比掺杂铟。
参考图6A，阱层QW可以包括第一水平阱区域QWHA1和第二水平阱区域QWHA2，第一水平阱区域QWHA1具有第三铟组成比，第二水平阱区域QWHA2具有与第三铟组成比不同的第四铟组成比。在实施方式中，第一水平阱区域QWHA1可以包括包括在第一垂直阱区域QWVA1中的第1_1水平阱区域QWHA1a以及包括在第二垂直阱区域QWVA2中的第1_2水平阱区域QWHA1b。在实施方式中，第二水平阱区域QWHA2可以包括包括在第一垂直阱区域QWVA1中的第2_1水平阱区域QWHA2a以及包括在第二垂直阱区域QWVA2中的第2_2水平阱区域QWHA2b。在实施方式中，第三铟组成比可以低于第四铟组成比。例如，第一水平阱区域QWHA1可以不掺杂铟或者可以掺杂少量铟。本公开不限于此。第三铟组成比可以等于或高于第四铟组成比。
在实施方式中，第一水平阱区域QWHA1和第二水平阱区域QWHA2可以布置在第一方向DR1上。在实施方式中，势垒层QB可以设置在第一水平阱区域QWHA1的上表面(例如，在第一方向DR1上的上表面)上。势垒层QB可以设置在第二水平阱区域QWHA2的下表面(例如，在与第一方向DR1相反的方向上的下表面)上。
在实施方式中，第三铟组成比可以低于第四铟组成比。换言之，在阱层QW的生长工艺期间，第一水平阱区域QWHA1可以以与第二水平阱区域QWHA2的铟的组成比相比相对低的组成比掺杂铟。
在实施方式中，铟可以在第一方向DR1和第二方向DR2上非均匀地分布在阱层QW中。
图6B是示出阱层QW的第一水平阱区域QWHA1的剖视图。
在实施方式中，第一水平阱区域QWHA1可以包括不均匀的铟簇(或聚集)。在实施方式中，第1_1水平阱区域QWHA1a和第1_2水平阱区域QWHA1b可以包括具有非均匀尺寸的铟簇C1、C2、C3、C4、C5和C6。在实施方式中，铟簇C1、C2、C3、C4、C5和C6中的每个可以具有不同的铟浓度和/或不同的尺寸。例如，第一铟簇C1可以具有比第二铟簇C2小的尺寸。第一铟簇C1可以具有第一铟浓度。第二铟簇C2可以具有第二铟浓度。第一铟浓度可以低于第二铟浓度。
在实施方式中，包括在第一水平阱区域QWHA1中的铟簇可以通过高铟组成区域的能带隙和非铟或极低铟组成区域的能带隙之间的差形成。在实施方式中，第1_2水平阱区域QWHA1b可以具有比第1_1水平阱区域QWHA1a的铟组成比高的铟组成比，并且由于铟的自组装特性，形成在第1_2水平阱区域QWHA1b中的铟簇的尺寸可以相对大。
在实施方式中，阱层QW可以通过金属有机化学气相沉积(MOCVD)方法形成。
在实施方式中，在有源层12的阱层QW的生长期间，可以控制阱层QW的生长条件以确保作为阱层QW的组成的铟的非均匀性。前述生长条件可以包括用于控制铟(In)注入率、镓(Ga)注入率、生长温度和源气体流入速率中的至少一个的条件。
在实施方式中，于在第一方向DR1上生长第一水平阱区域QWHA1和第二水平阱区域QWHA2的工艺期间，注入到第二垂直阱区域QWVA2中的铟的量可以大于注入到第一垂直阱区域QWVA1中的铟的量。第二垂直阱区域QWVA2可以具有比第一垂直阱区域QWVA1的铟组成比高的铟组成比。在实施方式中，注入到第二水平阱区域QWHA2中的铟的量可以大于注入到第一水平阱区域QWHA1中的铟的量。第二水平阱区域QWHA2可以具有比第一水平阱区域QWHA1的铟组成比高的铟组成比。
在实施方式中，于在第一方向DR1上生长第一水平阱区域QWHA1和第二水平阱区域QWHA2的工艺期间，注入到第二垂直阱区域QWVA2中的镓的量可以大于注入到第一垂直阱区域QWVA1中的镓的量。这里，随着与铟一起注入的镓的量增加，可以提高防止铟挥发的效果。因此，第二垂直阱区域QWVA2可以具有比第一垂直阱区域QWVA1的铟组成比高的铟组成比。在实施方式中，注入到第二水平阱区域QWHA2中的镓的量可以大于注入到第一水平阱区域QWHA1中的镓的量。第二水平阱区域QWHA2可以具有比第一水平阱区域QWHA1的铟组成比高的铟组成比。
在实施方式中，于在第一方向DR1上生长第一水平阱区域QWHA1和第二水平阱区域QWHA2的工艺期间，可以在第一生长温度处形成第一水平阱区域QWHA1，并且可以在比第一生长温度低的第二生长温度处形成第二水平阱区域QWHA2。随着生长温度的降低，铟的挥发量可以相对地减小。因此，第二水平阱区域QWHA2可以具有比第一水平阱区域QWHA1的铟组成比高的铟组成比。
在实施方式中，于在第一方向DR1上生长第一水平阱区域QWHA1和第二水平阱区域QWHA2的工艺期间，注入到第一水平阱区域QWHA1中的源气体的量可以大于注入到第二水平阱区域QWHA2中的源气体的量。因为源气体加速铟的挥发，所以第二水平阱区域QWHA2可以具有比第一水平阱区域QWHA1的铟组成比高的铟组成比。在实施方式中，源气体可以包括氢气(H2)和氮气(N2)中的至少一种。
参考图6A和图6B，阱层QW可以形成为在第一方向DR1、第二方向DR2和第三方向DR3上具有不均匀的铟浓度。阱层QW可以形成为在第一方向DR1和第二方向DR2上具有不均匀的铟组成比。形成在第三方向DR3(例如，面内方向)上的铟簇C1、C2、C3、C4、C5和C6由于不均匀的铟组成比可以抑制(或防止)朝向阱层QW的边缘形成电流路径。例如，因为阱层QW中的电流路径的形成受到抑制，所以可以防止注入到阱层QW中的电子沿着电流路径移动以及沿着阱层QW的边缘移动。本公开可以减轻由于电子沿着阱层QW的边缘的移动而导致从有源层12发射的光的可靠性因从有源层12发射的光的亮度变化率而降低的现象。
图7是示出图1的阱层的另一示例的示意性剖视图。
在实施方式中，阱层QW在第一方向DR1上的高度可以小于形成为具有均匀的铟组成比的阱层的高度。因此，为了补偿由于不均匀的铟组成比引起的高度偏差，阱层QW可以包括高度补偿层CL。在实施方式中，高度补偿层CL可以设置在阱层QW中水平阱区域中的具有相对低的铟组成比的区域中。
在实施方式中，在第一水平阱区域QWHA1和第二水平阱区域QWHA2中第一水平阱区域QWHA1的铟组成比小于第二水平阱区域QWHA2的铟组成比的情况下，第一水平阱区域QWHA1在第一方向DR1上的厚度可以小于第二水平阱区域QWHA2在第一方向DR1上的厚度，但是本公开不限于此。第一水平阱区域QWHA1在第一方向DR1上的厚度可以与第二水平阱区域QWHA2在第一方向DR1上的厚度相同。
在实施方式中，在第一水平阱区域QWHA1和第二水平阱区域QWHA2中第一水平阱区域QWHA1的铟组成比小于第二水平阱区域QWHA2的铟组成比的情况下，高度补偿层CL可以设置在第一水平阱区域QWHA1的表面上，但是本公开不限于此。例如，在第一水平阱区域QWHA1和第二水平阱区域QWHA2中第一水平阱区域QWHA1的铟组成比小于第二水平阱区域QWHA2的铟组成比的情况下，高度补偿层CL可以设置在第二水平阱区域QWHA2的表面上。在实施方式中，第一水平阱区域QWHA1和第二水平阱区域QWHA2中的每个在第一方向DR1上的厚度可以是约1.6nm，但是本公开不限于此。第一水平阱区域QWHA1和第二水平阱区域QWHA2中的每个在第一方向DR1上的厚度可以是约1.6nm或更大。
图8示意性地示出了在制造图1的有源层的工艺期间根据温度控制的铟(In)的组成。
在实施方式中，在形成第一半导体层(例如，第一半导体层11)之后，可以在第一半导体层11上形成有源层12。
参考图8，有源层12的生长工艺可以执行成使得势垒层QB在其中生长的区段和阱层QW在其中生长的区段彼此相交。
在实施方式中，势垒层QB和阱层QW可以分别在不同的温度处形成。第三区段c可以是势垒层QB之中待形成为与第一半导体层11接触的第一势垒层QB1在其中生长的区段。第二区段b可以是待形成为与第一势垒层QB1接触的阱层QW在其中生长的区段。第一区段a可以是待形成为与阱层QW接触的第二势垒层QB2在其中生长的区段。
在实施方式中，第一势垒层QB1和第二势垒层QB2可以在其中保持第三温度T3的区段中生长。阱层QW可以在比第三温度T3低的第一温度T1和第二温度T2之间的区段中生长。第一温度T1可以低于第二温度T2。
在实施方式中，势垒层QB在其中生长的第一区段a和第三区段c中的每个可以包括温度保持区段。阱层QW在其中生长的第二区段b可以包括第一温度T1至第二温度T2的温度升高区段。可以仅在阱层QW在其中生长的第二区段b中形成温度升高区段(或温度降低区段)。
在实施方式中，于在第三温度T3处形成第一势垒层QB1之后，可以将生长温度从第三温度T3降低到第一温度T1。因为阱层QW的生长温度从第一温度T1逐渐升高到第二温度T2，所以阱层QW可以在第一势垒层QB1上生长。
在实施方式中，随着生长温度在阱层QW在其中生长的第二区段b中从第一温度T1升高到第二温度T2，可以在阱层QW中非均匀地形成铟组成比。
在实施方式中，在第二区段b中，可以通过将生长温度从第一温度T1逐渐升高到第一温度T1和第二温度T2之间的温度来形成具有第四铟组成比的第二水平阱区域QWHA2。在第二区段b中，通过将生长温度从第一温度T1和第二温度T2之间的温度逐渐升高到第二温度T2，可以形成具有比第四铟组成比低的第三铟组成比的第一水平阱区域QWHA1。
在实施方式中，形成阱层QW之后的生长温度可以从第二温度T2升高到第三温度T3。第二势垒层QB2可以在第三温度T3处生长在阱层QW上。
在实施方式中，第一势垒层QB1和第二势垒层QB2中的每个的铟组成比可以低于阱层QW的铟组成比。
图9A示意性地示出了形成在形成有源层的阱层中的电流路径的比较示例。
图9B示意性地示出了形成在形成图1的有源层的阱层中的电流路径。
图9A涉及比较示例，并且示出了在铟均匀地形成在阱层中的情况下沿着阱层的边缘形成的电流路径。换言之，因为形成阱层的铟均匀地形成，所以可以容易地形成朝向阱层的边缘的电流路径，从而可以增加移动通过电流路径的电子的量。结果，增加了从有源层12发射的光的亮度变化率，从而可能降低可靠性。
图9B示出了根据本公开的铟在其中非均匀地形成的阱层QW。阱层QW可以形成为具有不均匀的铟组成比。在第三方向DR3(例如，面内方向)上形成的铟簇C1、C2、C3、C4、C5和C6可以抑制(或防止)电流路径朝向阱层QW的边缘形成。换言之，铟簇C1、C2、C3、C4、C5和C6使得难以沿着阱层QW的边缘形成电流路径。例如，因为阱层QW中电流路径的形成受到抑制，所以可以防止注入到阱层QW中的电子沿着电流路径移动以及沿着阱层QW的边缘移动。本公开可以减轻由于电子沿着阱层QW的边缘移动而导致的从有源层12发射的光的亮度变化率的增加而降低可靠性的现象。因此，可以提高从有源层12输出的光的可靠性。
图10是示出制造图1的发光元件的方法的示意性流程图。
在实施方式中，可以在步骤1001处准备堆叠衬底。堆叠衬底可以是设置成堆叠目标材料的基础板。例如，堆叠衬底可以是用于外延生长对所需材料的晶片。在实施方式中，堆叠衬底可以是蓝宝石衬底、GaAs衬底、Ga衬底、InP衬底中的至少一个，但是本公开不限于此。
在实施方式中，第一半导体层(例如，图1的第一半导体层11)、有源层(例如，图1的有源层12)和第二半导体层(例如，图1的第二半导体层13)可以依次堆叠在堆叠衬底上。第一半导体层11、有源层12和第二半导体层13各自可以通过金属有机化学气相沉积(MOCVD)方法、分子束外延(MBE)方法、气相外延(VPE)方法和液相外延(LPE)方法中的至少一种方法形成。
在实施方式中，在步骤1003处，可以在堆叠衬底上形成第一半导体层11。
在实施方式中，在步骤1005处，可以在第一半导体层11上形成有源层12。在实施方式中，可以在第一半导体层11上交替地设置势垒层(例如，图5A和图5B的势垒层QB)和阱层(例如，图5A和图5B的阱层QW)。
在实施方式中，于在第一半导体层11上形成第一势垒层QB1之后，可以在第一势垒层QB1上将阱层QW形成为在第一方向(例如，图6A的第一方向DR1)和与第一方向相交的第二方向(例如，图6A的第二方向DR2)上具有不均匀的铟组成比并且在与第一方向和第二方向相交的第三方向(例如，图6B的第三方向DR3)上具有不均匀的铟浓度。
在实施方式中，在形成阱层QW的工艺期间，可以改变阱层QW的生长条件以增加阱层QW中铟的不均匀性。在实施方式中，可以在形成阱层QW的工艺期间控制铟(In)注入率、镓(Ga)注入率、生长温度和源气体流入速率中的至少一个。在实施方式中，阱层QW可以包括在第一方向(例如，图6A的第一方向DR1)和/或第二方向(例如，图6A的第二方向DR2)上具有不同的铟组成比的阱区域。在实施方式中，在阱层QW中，可以在与第一方向和第二方向相交的第三方向(例如，图6B的第三方向DR3)上形成具有不同尺寸和/或浓度的铟簇(例如，图6B的铟簇C1、C2、C3、C4、C5和C6)。
在实施方式中，在形成阱层QW之后，可以在阱层QW上形成第二势垒层QB2。
在实施方式中，势垒层QB可以是未掺杂的半导体层，以防止在阱层QW中出现缺陷。在实施方式中，势垒层QB可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以不向势垒层QB提供单独的掺杂剂。
在实施方式中，势垒层QB中的铟组成比可以小于阱层QW中的铟组成比。
在实施方式中，在步骤1007处，可以在有源层12上形成第二半导体层13。在实施方式中，第二半导体层13可以形成在第二势垒层QB2上。
在根据本公开的实施方式的发光元件和制造发光元件的方法中，形成有源层的阱层可以形成为具有不均匀的铟浓度，使得可以抑制(或防止)电流路径朝向阱层QW的边缘形成。例如，因为阱层QW中电流路径的形成受到抑制，所以可以防止注入到阱层QW中的电子沿着电流路径移动以及沿着阱层QW的边缘移动。本公开可以减轻由于电子沿着阱层QW的边缘的移动而导致从有源层12发射的光的可靠性因从有源层12发射的光的亮度变化率而降低的现象。
在根据本公开的实施方式的发光元件及制造发光元件的方法中，形成发光元件的有源层的阱层可以形成为具有不均匀的铟浓度，使得可以抑制(或防止)朝向阱层的边缘形成电流路径。换言之，因为阱层中电流路径的形成受到抑制，所以可以防止注入到阱层中的电子沿着电流路径移动以及沿着阱层的边缘移动。
本公开可以减轻由于电子沿着阱层的边缘的移动而导致从有源层发射的光的可靠性因从有源层发射的光的亮度变化率而降低的现象。然而，本公开的效果不限于上述效果，并且在不背离本公开的精神和范围的情况下，各种修改是可能的。
尽管以上已经描述了本公开的实施方式，但是本领域的技术人员将理解，在不背离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (11)

1.发光元件，包括：
第一半导体层；
有源层，设置在所述第一半导体层上；
第二半导体层，设置在所述有源层上；以及
绝缘层，围绕所述第一半导体层、所述有源层和所述第二半导体层的至少一部分，
其中，所述第一半导体层、所述有源层和所述第二半导体层依次设置在第一方向上，
所述有源层包括：
第一势垒层；
第二势垒层；以及
第一阱层，设置在所述第一势垒层和所述第二势垒层之间，并且在所述第一方向和与所述第一方向相交的第二方向上具有不均匀的铟组成比，并且在与所述第一方向和所述第二方向相交的第三方向上具有不均匀的铟浓度。
2.根据权利要求1所述的发光元件，其中，所述第一阱层包括：
第一水平阱区域，具有第一铟组成比；以及
第二水平阱区域，具有与所述第一铟组成比不同的第二铟组成比，以及
所述第一水平阱区域和所述第二水平阱区域依次设置在所述第一方向上。
3.根据权利要求2所述的发光元件，其中，所述第一阱层在所述第三方向上包括：
第一铟簇，具有第一铟浓度；以及
第二铟簇，具有与所述第一铟浓度不同的第二铟浓度，
其中，所述第一铟簇和所述第二铟簇形成在所述第一水平阱区域和所述第二水平阱区域中的至少一个区域中。
4.根据权利要求2所述的发光元件，其中，所述第一阱层还包括高度补偿层，所述高度补偿层设置在所述第一水平阱区域和所述第二水平阱区域中的具有相对低的铟组成比的区域中。
5.根据权利要求2所述的发光元件，其中，所述第一势垒层和所述第二势垒层中的每个的铟组成比低于所述第一铟组成比和所述第二铟组成比。
6.根据权利要求2所述的发光元件，其中，
所述第一势垒层设置在所述第一半导体层与所述第一水平阱区域之间，
所述第二势垒层设置在所述第二水平阱区域和所述第二半导体层之间，
所述第一势垒层的厚度等于所述第二势垒层的厚度，以及
所述第一势垒层的所述厚度大于所述第一水平阱区域和所述第二水平阱区域中的每个的厚度。
7.根据权利要求2所述的发光元件，其中，
所述有源层还包括第三势垒层和第二阱层，以及
所述第二阱层设置在所述第二势垒层和所述第三势垒层之间。
8.制造发光元件的方法，包括：
在衬底上形成包括第一类型的半导体的第一半导体层；
在所述第一半导体层上形成有源层；以及
在所述有源层上形成包括与所述第一类型不同的第二类型的半导体的第二半导体层，
其中，形成所述有源层包括：
形成第一势垒层；
形成第一阱层，所述第一阱层在第一方向和与所述第一方向相交的第二方向上具有不均匀的铟组成比并且在与所述第一方向和所述第二方向相交的第三方向上具有不均匀的铟浓度；以及
在所述第一阱层上形成第二势垒层。
9.根据权利要求8所述的方法，其中，
形成所述第一阱层包括：
在第一生长条件下形成第一水平阱区域，使得所述第一水平阱区域在所述第一方向上具有第一铟组成比；以及
在第二生长条件下形成第二水平阱区域，使得所述第二水平阱区域在所述第一方向上具有第二铟组成比，以及
所述第一生长条件的铟注入率、镓注入率、生长温度和源气体注入率中的至少一个与所述第二生长条件不同，
其中，形成所述第一阱层包括在第一温度至第二温度的温度升高区段中形成所述第一阱层，
其中，形成所述第一水平阱区域包括通过将所述生长温度从所述第一温度逐渐升高到在所述第一温度和所述第二温度之间的第三温度来形成所述第一水平阱区域，
其中，形成所述第二水平阱区域包括通过将所述生长温度从在所述第一温度和所述第二温度之间的所述第三温度逐渐升高到所述第二温度来在所述第一水平阱区域上形成所述第二水平阱区域，以及
其中，所述源气体包括氢气。
10.根据权利要求9所述的方法，其中，所述第一势垒层和所述第二势垒层在比所述第二温度高的第四温度处形成，以及
其中，形成所述第一势垒层和所述第二势垒层包括在其中所述生长温度保持在所述第四温度处的温度保持区段中形成所述第一势垒层和所述第二势垒层。
11.根据权利要求9所述的方法，其中，形成所述第一阱层还包括形成高度补偿层，所述高度补偿层设置在所述第一水平阱区域和所述第二水平阱区域中的具有相对低的铟组成比的区域中，以及
其中，所述第一水平阱区域的厚度等于所述第二水平阱区域的厚度。
CN202311053034.2A 2022-10-05 2023-08-21 发光元件及制造发光元件的方法 Pending CN117855354A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0127293 2022-10-05
KR1020220127293A KR20240048077A (ko) 2022-10-05 2022-10-05 발광 소자 및 발광 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN117855354A true CN117855354A (zh) 2024-04-09

Family

ID=87340635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311053034.2A Pending CN117855354A (zh) 2022-10-05 2023-08-21 发光元件及制造发光元件的方法

Country Status (5)

Country Link
US (1) US20240120439A1 (zh)
EP (1) EP4350786A1 (zh)
JP (1) JP2024054828A (zh)
KR (1) KR20240048077A (zh)
CN (1) CN117855354A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003535453A (ja) * 1998-11-16 2003-11-25 エムコア・コーポレイション インジウムリッチクラスタを有する第ｉｉｉ族窒化物量子井戸構造体及びその製造方法
US8399948B2 (en) * 2009-12-04 2013-03-19 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system
KR102471685B1 (ko) * 2016-03-22 2022-11-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 조명장치

Also Published As

Publication number Publication date
EP4350786A1 (en) 2024-04-10
US20240120439A1 (en) 2024-04-11
KR20240048077A (ko) 2024-04-15
JP2024054828A (ja) 2024-04-17

Similar Documents

Publication Publication Date Title
US8502266B2 (en) Nitride semiconductor light emitting device
JP5238865B2 (ja) 半導体発光素子
US20150060762A1 (en) Semiconductor light emitting device including hole injection layer
US8963176B2 (en) Semiconductor light-emitting device and method for manufacturing same
KR20200102615A (ko) 발광 소자 및 이를 구비한 표시 장치
US11870008B2 (en) Nanorod light-emitting device and method of manufacturing the same
US11984539B2 (en) Light-emitting element, manufacturing method therefor, and display device having light-emitting element
EP4350786A1 (en) Light emitting element and method of fabricating light emitting element
US11631365B2 (en) Display device
EP3855513A2 (en) Semiconductor led and method of manufacturing the same
US8257993B2 (en) Light emitting device and method of fabricating the same
US8704268B2 (en) Semiconductor light emitting device
US11961945B2 (en) Light emitting element, method of manufacturing the same, and display device including the light emitting element
US20220069164A1 (en) Light-emitting element, method of manufacturing light-emitting element, and display device including light-emitting element
US20240063198A1 (en) Pixel unit and display apparatus applying the same
US20230299235A1 (en) Semiconductor led and method of manufacturing the same
US20230238420A1 (en) Pixel for micro- display having vertically stacked sub-pixels
US20240014349A1 (en) Light emitting element, pixel including the same, and manufacturing method of light emitting element
EP4372830A1 (en) Light emitting element, display device including the same, and manufacturing method of said light emitting element
US20230087256A1 (en) Display device and manufacturing method for light emitting element
US20230238481A1 (en) Pixel for rgcb micro-display having vertically stacked sub-pixels
US20230215980A1 (en) Display device and method of fabricating the same
KR102416413B1 (ko) 마이크로 발광소자
US20230106399A1 (en) Light-emitting element and display device including the same
US20230361247A1 (en) Pixel, display device including the same, and method of manufacturing display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication