CN117855164A - 封装结构及其形成方法 - Google Patents

封装结构及其形成方法 Download PDF

Info

Publication number
CN117855164A
CN117855164A CN202410039776.8A CN202410039776A CN117855164A CN 117855164 A CN117855164 A CN 117855164A CN 202410039776 A CN202410039776 A CN 202410039776A CN 117855164 A CN117855164 A CN 117855164A
Authority
CN
China
Prior art keywords
groove
heat
chip unit
heat conducting
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410039776.8A
Other languages
English (en)
Inventor
余泽龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Semiconductor Jiangyin Co Ltd
Original Assignee
Stats Chippac Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Semiconductor Jiangyin Co Ltd filed Critical Stats Chippac Semiconductor Jiangyin Co Ltd
Priority to CN202410039776.8A priority Critical patent/CN117855164A/zh
Publication of CN117855164A publication Critical patent/CN117855164A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种封装结构及形成方法，封装结构包括：散热单元，包括：散热盖以及导热件，散热盖具有第一凹槽以及设置在第一凹槽底部的第二凹槽，导热件设置在第二凹槽内；芯片单元，设置在导热件上，芯片单元与导热件连接的表面位于第二凹槽内，且芯片单元的至少部分侧壁与第二凹槽的侧壁接触；塑封体，填充在第一凹槽内，且塑封体包覆芯片单元；重布线层，至少设置在塑封体的表面，且重布线层内的导线与芯片单元电性连接。本发明封装结构能够避免导热件在高温工艺中对其他元器件以及自身产生影响，使得封装结构能够执行多次高温工艺，并且提高了封装结构的散热性能。

Description

封装结构及其形成方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种封装结构及其形成方法。
背景技术
随着人工智能快速发展，高端运算芯片单元需求越来越大，其对散热的要求也越来越高，传统的散热胶散热远不能满足其需求，金属铟片具有很强的导热性能，是理想的散热介质。但金属铟片在高温下会逸散，例如金属铟片在回流焊过程中逸散，会污染表面贴装的元器件；另外采用金属铟片散热的产品目前无法设计成传统的球栅阵列封装(Ball GridArray Package，简称BGA)，因为BGA产品的焊球需要通过高温回流焊，而焊接后的金属铟片如果再高温回流，其内部会产生气洞，影响散热效果。
发明内容
本发明的目的在于，提供一种封装结构及其形成方法，其能够避免导热件在高温工艺中对其他元器件以及自身产生影响，使得封装结构能够执行多次高温工艺，丰富了封装结构的类型，且降低了封装结构的成本，有利于封装产品的推广应用，并且能够避免导热件与芯片单元之间发生偏移，提高了封装结构的散热性能。
为了实现上述目的，本发明实施例提供了一种封装结构，包括：散热单元，包括：散热盖以及导热件，所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽，所述导热件设置在所述第二凹槽内；芯片单元，设置在所述导热件上，所述芯片单元与所述导热件连接的表面位于所述第二凹槽内，且所述芯片单元的至少部分侧壁与所述第二凹槽的侧壁接触；塑封体，填充在所述第一凹槽内，且所述塑封体包覆所述芯片单元；重布线层，至少设置在所述塑封体的表面，且所述重布线层内的导线与所述芯片单元电性连接。
在一实施例中，在所述第二凹槽内表面具有第一金属层，所述导热件与所述第一金属层焊接，所述芯片单元的至少部分侧壁与所述第一金属层接触。
在一实施例中，所述第二凹槽截面呈矩形或者梯形。
在一实施例中，所述第二凹槽的深度大于所述导热件的厚度，且小于或等于所述芯片单元与所述导热件的厚度之和。
在一实施例中，至少所述芯片单元高度的一半位于所述第二凹槽内。
在一实施例中，所述芯片单元朝向所述导热件的表面具有第二金属层，所述导热件与所述第二金属层焊接。
在一实施例中，所述塑封体的表面与所述散热盖的表面平齐。
在一实施例中，所述重布线层还覆盖所述散热盖的表面。
在一实施例中，所述散热盖包括多个所述第二凹槽，所述散热单元包括多个所述导热件，所述第二凹槽与所述导热件一一对应，在每一所述第二凹槽内均设置有一所述芯片单元。
在一实施例中，所述芯片单元背离所述导热件的表面具有至少一导电凸块，所述塑封体覆盖所述导电凸块的侧面，所述重布线层与所述导电凸块的顶面接触连接。
在一实施例中，所述封装结构还包括无源器件，所述无源器件设置在所述重布线层背离所述芯片单元的表面，且与所述重布线层内的导线电性连接。
本发明实施例还提供一种封装结构的形成方法，其包括：形成散热单元，所述散热单元包括散热盖以及导热件，所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽，所述导热件设置在所述第二凹槽内；设置芯片单元，所述芯片单元设置在所述导热件上，所述芯片单元与所述导热件连接的表面位于所述第二凹槽内，且所述芯片单元的至少部分侧壁与所述第二凹槽的侧壁接触；塑封，以形成塑封体，所述塑封体填充在所述第一凹槽内，且所述塑封体包覆所述芯片单元；形成重布线层，所述重布线层至少设置在所述塑封体的表面，且所述重布线层内的导线与所述芯片单元电性连接。
在一实施例中，在所述第二凹槽内设置所述导热件的步骤具体包括：在所述第二凹槽的内表面形成第一金属层；在所述第一金属层表面喷涂助焊剂；将所述导热件贴装在所述第二凹槽内；设置所述芯片单元的步骤具体包括：在所述芯片单元需要与所述导热件连接的表面形成第二金属层；在所述导热件表面喷涂助焊剂；将所述芯片单元具有第二金属层的表面贴装在所述导热件表面；进行回流焊，所述第二凹槽内的第一金属层与所述导热件焊接，所述芯片单元表面的第二金属层与所述导热件焊接。
在一实施例中，所述芯片单元背离所述导热件的表面具有至少一导电凸块，塑封的步骤具体包括：塑封，塑封料填充满所述第一凹槽，且覆盖所述散热盖的表面以及所述导电凸块的表面；减薄所述塑封料，至暴露所述导电凸块，剩余的所述塑封料作为所述塑封体。
本发明实施例提供的封装结构及其形成方法中，所述导热件与所述芯片单元通过塑封体塑封在散热盖内，所述塑封体包覆所述导热件，在执行高温工艺，例如回流焊时，由于导热件被包裹，不会进入空气，进而能够避免导热件高温熔化进入空气对其它元器件产生影响或者导热件进入空气产生气洞对封装结构的散热性能产生影响，使得封装结构能够执行多次高温工艺，丰富了封装结构的类型，且降低了封装结构的成本，有利于封装产品的推广应用。并且，所述导热件设置在所述散热盖的第二凹槽内，且所述芯片单元与所述导热件连接的表面位于所述第二凹槽内，所述第二凹槽限制了所述导热件的位置以及所述芯片单元与所述导热件的连接处的位置，避免了所述导热件与所述芯片单元的偏移，进而避免该偏移所带来的对所述封装结构的散热性能的影响，同时在所述第二凹槽内，所述芯片单元的侧壁与所述第二凹槽的侧壁接触，所述芯片单元侧壁的热量能够传递至所述散热盖，有助于所述芯片单元侧壁的散热，提高了所述封装结构的散热性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍。显而易见地，下面描述中的附图仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是一种封装结构的示意图；
图2是本发明一实施例提供的封装结构的示意图；
图3是本发明另一实施例提供的封装结构的示意图
图4是本发明一实施例提供的形成方法的步骤示意图；
图5A～图5F是本发明一实施例提供的封装结构的形成方法的工艺流程图。
具体实施方式
图1是一种封装结构的示意图，请参阅图1，所述封装结构包括基板100及设置在所述基板100上的散热盖110，所述散热盖110与所述基板100之间形成容纳腔120，芯片单元130以及无源器件150设置在所述容纳腔120内，且位于所述基板100的表面，在所述芯片单元130与所述散热盖110之间设置有导热件140。所述导热件140包括但不限于金属铟片。
在该种封装结构中，芯片单元130通过导热件140连接至散热盖110进行散热。由于导热件140暴露于容纳腔120中，则在将所述导热件140与所述芯片单元130回流焊接的工艺过程中，导热件140在高温下会升华产生气态物质，气态物质逸散从而污染容纳腔120内的器件，例如无源器件150。通常在无源器件150表面覆盖保护层160，以避免导热件140所产生的气态物质对无源器件150产生影响，这大大增加了封装成本，且不利于封装结构的推广应用。同时，采用导热件140散热的封装产品目前无法设计成传统的球栅阵列封装(Ball GridArray Package，简称BGA)，原因在于BGA产品的焊球需要通过高温回流焊，而与芯片单元130焊接后的导热件140如果再高温回流，导热件140内部会产生气洞，影响散热效果，降低了封装结构的可靠性。
鉴于此，本发明实施例提供一种封装结构及其形成方法，将导热件与芯片单元塑封在散热盖内，在执行高温工艺，例如回流焊时，导热件被所述塑封体保护而在高温下不会升华以及产生气洞，使得封装结构能够执行多次高温工艺，丰富了封装结构的类型，且降低了封装结构的成本，并且能够避免芯片与导热件偏移，大大提高了封装结构的散热性能，有利于封装产品的推广应用。
下面结合附图对本发明提供的封装结构及其形成方法的具体实施方式做详细说明。
图2是本发明一实施例提供的封装结构的示意图，请参阅图2，所述封装结构包括散热单元200、芯片单元205、塑封体207以及重布线层210。所述散热单元200包括散热盖201以及导热件204：所述散热盖201具有第一凹槽202以及设置在所述第一凹槽202底部的第二凹槽203；所述导热件204设置在所述第二凹槽203内。所述芯片单元205位于所述第一凹槽202内，且设置在所述导热件204上，所述芯片单元205与所述导热件204连接的表面位于所述第二凹槽203内，且所述芯片单元205的至少部分侧壁与所述第二凹槽203的侧壁接触；所述塑封体207填充在所述第一凹槽202内，且所述塑封体207包覆所述芯片单元205。所述重布线层210至少设置在塑封体207的表面，且所述重布线层210内的导线212与所述芯片单元205电性连接。
本发明实施例提供的封装结构中，所述导热件204与所述芯片单元205通过塑封体207塑封在散热盖201内，所述塑封体207包覆所述导热件204，在执行高温工艺，例如回流焊时，导热件204由于被包覆而在高温下不会进入空气产生气洞，进而不会对其它元器件以及导热件204自身产生影响，使得封装结构能够执行多次高温工艺，丰富了封装结构的类型，且降低了封装结构的成本，有利于封装产品的推广应用。并且，所述导热件204设置在所述散热盖201的第二凹槽203内，且所述芯片单元205与所述导热件204连接的表面位于所述第二凹槽203内，所述第二凹槽203限制了所述导热件204的位置以及所述芯片单元205与所述导热件204的连接处的位置，避免了所述导热件204与所述芯片单元205的偏移，进而避免该偏移所带来的对所述封装结构的散热性能的影响。同时在所述第二凹槽203内，所述芯片单元205的至少部分侧壁与所述第二凹槽203的侧壁接触，所述芯片单元205侧壁的热量能够传递至所述散热盖201，有助于所述芯片单元205侧壁的散热，提高了所述封装结构的散热性能。在本发明中，所述芯片单元205产生的热量通过所述导热件204以及第二凹槽203侧壁传递至所述散热盖201，进而通过所述散热盖201散出，实现散热的目的。
在一些实施例中，所述散热盖201为凹型构型，所述凹型构型的凹部为所述第一凹槽202，所述凹型构型的开口朝向所述重布线层210，在所述凹型构型的底部具有朝向所述散热盖201本体内凹陷的凹槽，该凹槽为所述第二凹槽203。可以理解的是，所述散热盖201的截面形状还可为帽形、梯形等其他构型。在本发明实施例中，对所述散热盖201的沿纵向以及横向的截面形状不进行具体限定，所述散热盖201必须具有用于容纳所述芯片单元205及所述导热件204的第一凹槽202以及第二凹槽203。
所述导热件204的材料可为散热介质材料，例如，金属铟片，金属铟具有很强的导热性能，是理想的散热介质。
所述导热件204设置在所述散热盖201的第二凹槽203内，在一些实施例中，为了进一步限位所述导热件204，避免所述导热件204在所述第二凹槽203内的位置偏移过大，所述第二凹槽203的横截面的尺寸设置为略大于所述导热件204的尺寸，以使所述导热件204能够放入所述第二凹槽203即可，若所述第二凹槽203的横截面的尺寸过大，所述导热件204在所述第二凹槽203内的设置位置与预设计的位置可能存在较大偏移，在将所述导热件204与所述芯片单元205焊接之前，所述芯片单元205与导热件204的重叠区域变小，则在将所述导热件204与所述芯片单元205焊接时所述导热件204高温熔化成液体流动铺满所述芯片单元205的底面，可能会使所述导热件204与所述芯片单元205的接触区域出现孔隙，进而影响导热件204对所述芯片单元205的热传导。
在一些实施例中，所述第二凹槽203的深度大于所述导热件204的厚度以使得所述芯片单元205与所述导热件204连接的表面位于所述第二凹槽203内，则可通过所述第二凹槽203限位所述芯片单元205的位置，进而避免所述芯片单元205与所述导热件204之间的位置发生偏移，以增大所述导热件204对所述芯片单元205的热传导，进而增强所述封装结构的散热性能。在一些实施例中，所述第二凹槽203的深度小于所述芯片单元205与所述导热件204的厚度之和，即所述芯片单元205的部分区域位于所述第一凹槽202内，另一部分区域位于所述第二凹槽203内，增大了所述塑封体207与所述芯片单元205的接触面积，进而增强了所述塑封体207对所述芯片单元205的保护作用。
在一些实施例中，所述第二凹槽203内表面具有第一金属层2031，所述导热件204与所述第一金属层2031焊接，进而实现对所述导热件204的固定，可以理解的是，在另一些实施例中，也可通过粘结层等将所述导热件204固定在所述第二凹槽203内。所述芯片单元205的至少部分侧壁与所述第一金属层2031接触。
在一些实施例中，所述第二凹槽203截面呈矩形，具体地说，所述第二凹槽203纵向的截面呈矩形，降低了所述第二凹槽203的制作难度，如图2所示。在另一些实施例中，所述第二凹槽203截面呈梯形，如图3所示，具体地说，所述第二凹槽203纵向的截面呈梯形，即所述第二凹槽203的开口为梯形的长底边，从而可为在所述第二凹槽203内放置所述导热件204提供较大的活动空间，降低了所述导热件204的放置难度。
在一些实施例中，至少所述芯片单元205高度的一半位于所述第二凹槽203内，即所述芯片单元205至少一半的侧壁位于所述第二凹槽203内，有利于所述芯片单元205侧壁的散热，进一步提高了所述封装结构的散热性能。
所述芯片单元205包括相对的背面和功能面，所述功能面具有电路，在本发明实施例中，所述芯片单元205的背面与所述导热件204连接，所述芯片单元205的功能面为所述芯片单元205背离所述导热件204的表面，其朝向所述重布线层210。在一些实施例中，所述芯片单元205的背面与所述导热件204焊接，例如，所述芯片单元205朝向所述导热件204的表面具有第二金属层2051，所述导热件204与所述第二金属层2051焊接，进而使所述芯片单元205与所述导热件204连接。
在一实施例中，所述芯片单元205背离所述导热件204的表面具有至少一导电凸块206，所述导电凸块206设置在所述芯片单元205的功能面上，所述导电凸块206的一端与所述芯片单元205内的电路接触连接，另一端与所述重布线层210内的导线212接触连接，进而实现所述重布线层210与所述芯片单元205的电性连接。所述导电凸块206的材料可为金属材料，例如，铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种。
在一些实施例中，所述芯片单元205包括一个芯片；在另一些实施例中，所述芯片单元205包括多个堆叠或者并行设置的芯片，多个所述芯片被封装形成封装体。
所述塑封体207填充在所述第一凹槽202内，且包覆所述芯片单元205，所述塑封体207用于保护所述芯片单元205以及所述导热件204，并防止导热件204偏移。在一实施例中，所述塑封体207还覆盖所述导电凸块206的侧面。在一些实施例中，所述塑封体207的材料可为绝缘树脂，例如环氧树脂。所述导电凸块206的侧面被所述塑封体207覆盖，其顶面未被所述塑封体207覆盖，而是暴露于所述塑封体207表面，以使得所述导电凸块206能够与所述重布线层210内的导线212接触连接。
在一些实施例中，所述塑封体207的表面与所述散热盖201的表面平齐，即所述塑封体207朝向所述重布线层210的表面与所述散热盖201朝向所述重布线层210的表面平齐，所述塑封体207并不包覆所述散热盖201朝向所述重布线层210的表面，所述塑封体207仅是填充满所述第一凹槽202。在一些实施例中，所述塑封体207的表面与所述导电凸块206的表面平齐，即所述塑封体207朝向所述重布线层210的表面与所述导电凸块206朝向所述重布线层210的表面平齐，塑封体207包覆所述散热盖201朝向所述重布线层210的表面，即散热盖201表面与重布线层210之间有塑封体207或者应力缓冲层，所述应力缓冲层包覆导电凸块206侧面。
所述重布线层210包括绝缘基材211及设置在所述绝缘基材211内的多层导线212，所述导线212的层数可根据封装结构的具体功能设置。在一些实施例中，所述重布线层210不仅覆盖所述塑封体207的表面，还覆盖所述散热盖201的表面，并与所述导电凸块206的顶面接触连接。
在一些实施例中，所述散热盖201包括多个所述第二凹槽203，所述散热单元200包括多个所述导热件204，所述第二凹槽203与所述导热件204一一对应，且在每一所述第二凹槽203内均设置有一所述芯片单元205，以实现多芯片单元205的封装。具体地说，在所述第一凹槽202底部设置有多个间隔设置的第二凹槽203，在每一所述第二凹槽203内均设置有一所述导热件204以及与所述导热件204连接的所述芯片单元205。可以理解的是，所述第二凹槽203的排布方式可根据所述封装结构所规定的芯片单元205的排布方式而设置，以及所述第二凹槽203的深度可根据所述芯片单元205的厚度确定。
在一些实施例中，所述封装结构还包括无源器件220，所述无源器件220设置在所述重布线层210背离所述散热单元200的表面，且与所述重布线层210内的导线212电性连接。由于所述导热件204被所述塑封体207包覆，则在设置所述无源器件220时所执行的高温工艺不会引起导热件204的升华以及不会使导热件204产生气洞，从而不会对其他元器件以及所述导热件204自身产生影响，避免了所述导热件204散热性能的降低，进而保证了所述封装结构的散热性能。所述无源器件220包括但不限于电容、电感、电阻等元器件。
在一些实施例中，所述封装结构还包括球栅阵列230，所述球栅阵列230设置在所述重布线层210背离所述散热单元200的表面，且与所述重布线层210内的导线212电性连接。由于所述导热件204被所述塑封体207包覆，则在设置所述球栅阵列230时所执行的高温工艺不会引起导热件204的升华以及不会使所述导热件204产生气洞，从而不会对其他元器件以及所述导热件204自身产生影响，避免了所述导热件204散热性能的降低，进而保证了所述封装结构的散热性能。
本发明实施例提供的封装结构中，所述导热件204与所述芯片单元205通过塑封体207塑封在散热盖201内，所述塑封体207包覆所述导热件204，在执行高温工艺，导热件204不会进入空气产生气洞，使得封装结构能够执行多次高温工艺，丰富了封装结构的类型，且降低了封装结构的成本，有利于封装产品的推广应用。并且，所述第二凹槽203限制了所述导热件204的位置以及所述芯片单元205与所述导热件204的连接处的位置，避免了所述导热件204与所述芯片单元205的偏移，进而避免该偏移所带来的对所述封装结构的散热性能的影响。同时在所述第二凹槽203内，所述芯片单元205的至少部分侧壁与所述第二凹槽203的侧壁接触，所述芯片单元205侧壁的热量能够传递至所述散热盖201，有助于所述芯片单元205侧壁的散热，提高了所述封装结构的散热性能。
基于同一发明构思，本发明实施例还提供了一种上述封装结构的形成方法，请参阅图4，其为本发明一实施例提供的形成方法的步骤示意图，所述形成方法包括：步骤S40，形成散热单元，所述散热单元包括散热盖以及导热件，所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽，所述导热件设置在所述第二凹槽内；步骤S41，设置芯片单元，所述芯片单元设置在所述导热件上，所述芯片单元与所述导热件连接的表面位于所述第二凹槽内，且所述芯片单元的至少部分侧壁与所述第二凹槽的侧壁接触；步骤S42，塑封，以形成塑封体，所述塑封体填充在所述第一凹槽内，且所述塑封体包覆所述芯片单元；步骤S43，形成重布线层，所述重布线层至少设置在所述塑封体的表面，且所述重布线层内的导线与所述芯片单元电性连接。
采用本发明实施例提供的形成方法形成的封装结构中，所述导热件204与所述芯片单元205通过塑封体207塑封在散热盖201内，所述塑封体207包覆所述导热件204，在执行高温工艺，例如回流焊时，导热件204由于被包覆而在高温下不会进入空气产生气洞，进而不会对其它元器件以及导热件204自身产生影响，使得封装结构能够执行多次高温工艺，丰富了封装结构的类型，且降低了封装结构的成本，有利于封装产品的推广应用。并且，所述导热件204设置在所述散热盖201的第二凹槽203内，且所述芯片单元205与所述导热件204连接的表面位于所述第二凹槽203内，所述第二凹槽203限制了所述导热件204的位置以及所述芯片单元205与所述导热件204的连接处的位置，避免了所述导热件204与所述芯片单元205的偏移，进而避免该偏移所带来的对所述封装结构的散热性能的影响。同时在所述第二凹槽203内，所述芯片单元205的至少部分侧壁与所述第二凹槽203的侧壁接触，所述芯片单元205侧壁的热量能够传递至所述散热盖201，有助于所述芯片单元205侧壁的散热，提高了所述封装结构的散热性能。。
图5A～图5F是本发明一实施例提供的形成方法的工艺流程图。
请参阅图4以及图5B，步骤S40，形成散热单元200，所述散热单元200包括散热盖201以及导热件204：所述散热盖201具有第一凹槽202以及设置在所述第一凹槽202底部的第二凹槽203；所述导热件204设置在所述第二凹槽203内。
在一些实施例中，形成所述散热单元200的步骤具体包括：
请参阅图5A，提供所述散热盖201，所述散热盖201具有第一凹槽202以及设置在所述第一凹槽202底部的第二凹槽203。
在一实施例中，所述散热盖201为凹型构型，所述凹型构型的凹部为所述第一凹槽202，在所述凹型构型的底部具有朝向所述散热盖201本体内凹陷的凹槽，该凹槽为所述第二凹槽203。在一些实施例中，可通过一体成型工艺形成所述散热盖201。在一些实施例中，所述第一凹槽202底部设置有一个所述第二凹槽203，在另一些实施例中，在所述第一凹槽202底部设置有多个间隔设置的第二凹槽203。可以理解的是，所述第二凹槽203的排布方式可根据最终形成的所述封装结构所规定的芯片单元205的排布方式而设置。
请参阅图5B，在所述第二凹槽203内设置所述导热件204。在该步骤中，将所述导热件204贴装在所述第二凹槽203内。所述导热件204的材料可为散热介质材料，例如，金属铟片。
在一些实施例中，在所述第二凹槽203内设置所述导热件204的步骤具体包括：在所述第二凹槽203的内表面形成第一金属层2031；在所述第一金属层2031表面喷涂助焊剂，形成第一助焊层500；将所述导热件204贴装在所述第二凹槽203内，所述导热件204与所述第一助焊层500接触。由于所述第一金属层2031表面具有第一助焊层500，则在后续设置所述芯片单元205的步骤中，可通过回流焊使所述导热件204与所述第一金属层2031焊接，进而实现所述导热件204的固定。
在一些实施例中，将所述导热件204贴装在所述第二凹槽203内的步骤之后还包括：压平所述导热件204，以提供平坦的表面，便于后续芯片单元205的贴装，并且，通过压平所述导热件204还可以提高所述导热件204与所述第一助焊层500的接触，进而提高所述导热件204与所述第一金属层2031焊接的牢固度。
可以理解的是，在另一些实施例中，在该步骤中，也可不设置所述第一金属层2031，而是通过粘结层将所述导热件204固定在所述第二凹槽203内。具体地说，在贴装所述导热件204之前，在所述第二凹槽203底面或者内表面涂覆粘结剂，形成粘结层，在贴装导热件204后，所述导热件204通过所述粘结层固定在所述第二凹槽203内。
请参阅图4以及图5C，步骤S41，设置所述芯片单元205，所述芯片单元205设置在所述导热件204上，所述芯片单元205与所述导热件204连接的表面位于所述第二凹槽203内，且所述芯片单元205的至少部分侧壁与所述第二凹槽203的侧壁接触。所述芯片单元205还位于所述第一凹槽202内。在一实施例中，所述芯片单元205背离所述导热件204的表面具有至少一导电凸块206。
所述芯片单元205包括相对的背面和功能面，所述功能面内部具有电路，在本发明实施例中，所述芯片单元205的背面与所述导热件204连接，所述芯片单元205的功能面为所述芯片单元205背离所述导热件204的表面，所述芯片单元205的功能面上设置有所述导电凸块206。在一些实施例中，所述芯片单元205的背面与所述导热件204焊接，例如，所述芯片单元205朝向所述导热件204的表面具有第二金属层2051，所述导热件204与所述第二金属层2051焊接，进而使所述芯片单元205与所述导热件204连接。
具体地说，在该步骤中，在所述芯片单元205需要与所述导热件204连接的表面形成第二金属层2051；在所述导热件204表面喷涂助焊剂，形成第二助焊层510；将所述芯片单元205具有第二金属层2051的表面贴装在所述导热件204表面，所述第二金属层2051与所述第二助焊层510接触；进行回流焊，在第一助焊层500与第二助焊层510的作用下，所述第二凹槽203内的第一金属层2031与所述导热件204焊接，所述芯片单元205表面的第二金属层2051与所述导热件204焊接。
在一实施例中，所述芯片单元205的至少部分侧壁与所述第一金属层2031接触，所述芯片单元205的侧壁的热量能够通过所述第一金属层2031传递至所述散热盖201，进而有利于所述芯片单元205的侧壁的散热。
请参阅图4以及图5D及图5E，步骤S42，塑封，以形成塑封体207，所述塑封体207填充在所述第一凹槽202内，且包覆所述芯片单元205。所述塑封体207用于保护所述芯片单元205以及所述导热件204。在一些实施例中，所述塑封体207的材料可为绝缘树脂，例如环氧树脂。在一实施例中，所述塑封体还覆盖所述导电凸块206的侧面。
在一些实施例中，形成所述塑封体207的步骤具体包括：请参阅图5D，塑封，塑封料530填充满所述第一凹槽202，且覆盖所述散热盖201的表面以及所述导电凸块206的表面；请参阅图5E，减薄所述塑封料530，至暴露所述导电凸块206，剩余的所述塑封料530作为所述塑封体207。在该步骤中，可通过研磨工艺减薄所述塑封料530。若所述散热盖201的表面高于所述导电凸块206的表面，则减薄所述塑封料530的步骤中，所述散热盖201同时被减薄，最终形成的所述塑封体207的表面与所述散热盖201的表面平齐，所述塑封体207的表面与所述导电凸块206的表面平齐。所述导电凸块206的材料可为金属材料，例如，铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种。
请参阅图4以及图5F，步骤S41，形成重布线层210，所述重布线层210至少设置在塑封体207的表面，且所述重布线层210内的导线212与所述芯片单元205电性连接。所述重布线层210包括绝缘基材211及设置在所述绝缘基材211内的多层导线212，所述导线212的层数可根据封装结构的具体功能设置。在一实施例中，所述重布线层210与所述导电凸块206的顶面接触连接。
在一些实施例中，所述重布线层210覆盖所述塑封体207的表面以及所述散热盖201的表面。可以理解的是，在一些实施例中，所述重布线层210可仅覆盖所述塑封体207的表面。
在一些实施例中，所述形成方法还包括：在所述重布线层210背离所述散热单元200的表面设置无源器件220，所述无源器件220与所述重布线层210内的导线212接触连接，请参阅图2。由于所述导热件204被所述塑封体207包覆，则在设置所述无源器件220时所执行的高温工艺不会引起熔化的所述导热件204进入空气产生气洞，从而不会对所述导热件240自身产生影响，避免了导热件204散热性能的降低，进而保证了所述封装结构的散热性能。所述无源器件220包括但不限于电容、电感、电阻等元器件。
在一些实施例中，所述形成方法还包括：在所述重布线层210背离所述散热单元200的表面设置球栅阵列230，所述球栅阵列230与所述重布线层210内的导线212接触连接。请参阅图2。由于所述导热件204被所述塑封体207包覆，则在设置所述球栅阵列230时所执行的高温工艺不会引起熔化的所述导热件204进入空气产生气洞，不会对所述导热件204自身产生影响，避免了导热件204散热性能的降低，进而保证了所述封装结构的散热性能。
在本发明实施例提供的封装结构的形成方法中，所述导热件204与所述芯片单元205被塑封体207塑封在散热盖201内，则在后续执行高温工艺时，能够避免导热件204高温熔化进入空气对其它元器件产生影响或者导热件204进入空气产生气洞对封装结构的散热性能产生影响，使得封装结构能够执行多次高温工艺，丰富了封装结构的类型，且降低了封装结构的成本，有利于封装产品的推广应用。并且，所述第二凹槽203限制了所述导热件204的位置以及所述芯片单元205与所述导热件204的连接处的位置，避免了所述导热件204与所述芯片单元205的偏移，进而避免该偏移所带来的对所述封装结构的散热性能的影响。同时在所述第二凹槽203内，所述芯片单元205的至少部分侧壁与所述第二凹槽203的侧壁接触，所述芯片单元205侧壁的热量能够传递至所述散热盖201，有助于所述芯片单元205侧壁的散热，提高了所述封装结构的散热性能。
需要说明的是，本发明的文件中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。术语“一个或多个”至少部分取决于上下文，可以用于以单数意义描述特征、结构或特性，或可以用于以复数意义描述特征、结构或特征的组合。术语“基于”可以被理解为不一定旨在表达一组排他性的因素，而是可以替代地，同样至少部分地取决于上下文，允许存在不一定明确描述的其它因素。另外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本发明的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见即可。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种封装结构，其特征在于，包括：
散热单元，包括：散热盖以及导热件，所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽，所述导热件设置在所述第二凹槽内；
芯片单元，设置在所述导热件上，所述芯片单元与所述导热件连接的表面位于所述第二凹槽内，且所述芯片单元的至少部分侧壁与所述第二凹槽的侧壁接触；
塑封体，填充在所述第一凹槽内，且所述塑封体包覆所述芯片单元；
重布线层，至少设置在所述塑封体的表面，且所述重布线层内的导线与所述芯片单元电性连接。
2.根据权利要求1所述的封装结构，其特征在于，在所述第二凹槽内表面具有第一金属层，所述导热件与所述第一金属层焊接，所述芯片单元的至少部分侧壁与所述第一金属层接触。
3.根据权利要求1所述的封装结构，其特征在于，所述第二凹槽截面呈矩形或者梯形。
4.根据权利要求1所述的封装结构，其特征在于，所述第二凹槽的深度大于所述导热件的厚度，且小于或等于所述芯片单元与所述导热件的厚度之和。
5.根据权利要求1所述的封装结构，其特征在于，至少所述芯片单元高度的一半位于所述第二凹槽内。
6.根据权利要求1所述的封装结构，其特征在于，所述芯片单元朝向所述导热件的表面具有第二金属层，所述导热件与所述第二金属层焊接。
7.根据权利要求1所述的封装结构，其特征在于，所述塑封体的表面与所述散热盖的表面平齐。
8.根据权利要求1所述的封装结构，其特征在于，所述重布线层还覆盖所述散热盖的表面。
9.根据权利要求1所述的封装结构，其特征在于，所述散热盖包括多个所述第二凹槽，所述散热单元包括多个所述导热件，所述第二凹槽与所述导热件一一对应，在每一所述第二凹槽内均设置有一所述芯片单元。
10.根据权利要求1所述的封装结构，其特征在于，所述芯片单元背离所述导热件的表面具有至少一导电凸块，所述塑封体覆盖所述导电凸块的侧面，所述重布线层与所述导电凸块的顶面接触连接。
11.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括无源器件，所述无源器件设置在所述重布线层背离所述芯片单元的表面，且与所述重布线层内的导线电性连接。
12.一种封装结构的形成方法，其特征在于，包括：
形成散热单元，所述散热单元包括散热盖以及导热件，所述散热盖具有第一凹槽以及设置在所述第一凹槽底部的第二凹槽，所述导热件设置在所述第二凹槽内；
设置芯片单元，所述芯片单元设置在所述导热件上，所述芯片单元与所述导热件连接的表面位于所述第二凹槽内，且所述芯片单元的至少部分侧壁与所述第二凹槽的侧壁接触；
塑封，以形成塑封体，所述塑封体填充在所述第一凹槽内，且所述塑封体包覆所述芯片单元；
形成重布线层，所述重布线层至少设置在所述塑封体的表面，且所述重布线层内的导线与所述芯片单元电性连接。
13.根据权利要求12所述的封装结构的形成方法，其特征在于，在所述第二凹槽内设置所述导热件的步骤具体包括：
在所述第二凹槽的内表面形成第一金属层；
在所述第一金属层表面喷涂助焊剂；
将所述导热件贴装在所述第二凹槽内；
设置所述芯片单元的步骤具体包括：在所述芯片单元需要与所述导热件连接的表面形成第二金属层；
在所述导热件表面喷涂助焊剂；
将所述芯片单元具有第二金属层的表面贴装在所述导热件表面；
进行回流焊，所述第二凹槽内的第一金属层与所述导热件焊接，所述芯片单元表面的第二金属层与所述导热件焊接。
14.根据权利要求12所述的封装结构的形成方法，其特征在于，所述芯片单元背离所述导热件的表面具有至少一导电凸块，塑封的步骤具体包括：
塑封，塑封料填充满所述第一凹槽，且覆盖所述散热盖的表面以及所述导电凸块的表面；
减薄所述塑封料，至暴露所述导电凸块，剩余的所述塑封料作为所述塑封体。
CN202410039776.8A 2024-01-10 2024-01-10 封装结构及其形成方法 Pending CN117855164A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410039776.8A CN117855164A (zh) 2024-01-10 2024-01-10 封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410039776.8A CN117855164A (zh) 2024-01-10 2024-01-10 封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117855164A true CN117855164A (zh) 2024-04-09

Family

ID=90540108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410039776.8A Pending CN117855164A (zh) 2024-01-10 2024-01-10 封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN117855164A (zh)

Similar Documents

Publication Publication Date Title
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US6507104B2 (en) Semiconductor package with embedded heat-dissipating device
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
US7339278B2 (en) Cavity chip package
US6459144B1 (en) Flip chip semiconductor package
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US7741158B2 (en) Method of making thermally enhanced substrate-base package
TWI495082B (zh) 多層半導體封裝
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
US20080093733A1 (en) Chip package and manufacturing method thereof
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
JPH0964099A (ja) 半導体装置及びその実装構造
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
US6559537B1 (en) Ball grid array packages with thermally conductive containers
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
KR101059629B1 (ko) 반도체 패키지 제조방법
CN112310063A (zh) 半导体装置封装及其制造方法
US6750397B2 (en) Thermally enhanced semiconductor build-up package
US8344495B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US7187070B2 (en) Stacked package module
US20020187591A1 (en) Packaging process for semiconductor package
CN117855164A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination