CN117854441A

CN117854441A - 显示面板及显示装置

Info

Publication number: CN117854441A
Application number: CN202410010113.3A
Authority: CN
Inventors: 冯雪欢; 李永谦
Original assignee: BOE Technology Group Co Ltd; Beijing BOE Technology Development Co Ltd; Hefei BOE Zhuoyin Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Beijing BOE Technology Development Co Ltd; Hefei BOE Zhuoyin Technology Co Ltd
Priority date: 2024-01-03
Filing date: 2024-01-03
Publication date: 2024-04-09

Abstract

本公开的实施例提供了一种显示面板及显示装置，涉及显示技术领域，用于降低显示面板的边框宽度。所述显示面板多行像素电路和第一栅极驱动电路。所述多行像素电路沿第一方向排布，且所述多行像素电路均包括沿第二方向排布的多个像素电路，所述第一方向与所述第二方向相交。所述第一栅极驱动电路包括级联设置的多个第一移位寄存器，一个第一移位寄存器被配置为与至少两行像素电路电连接，且至少两个第一移位寄存器与同一行像素电路连接。上述显示面板用于显示图像。

Description

显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

随着显示技术的不断发展，有机发光二级管(Organic Light-Emitting Diode，简称：OLED)显示面板凭借其自发光、不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异性能，逐渐成为显示领域的主流产品之一，OLED显示面板可广泛应用于智能手机、平板电脑、电视和可穿戴设备(比如手表)等终端产品中。其中，窄边框化是显示装置的一个重要发展方向。如何降低显示面板的边框宽度，是当前亟需解决的一个技术问题。

发明内容

本公开的实施例的目的在于提供一种显示面板及显示装置，用于降低显示面板的边框宽度。

为达到上述目的，本公开的实施例提供了如下技术方案：

一方面，提供一种显示面板。所述显示面板多行像素电路和第一栅极驱动电路。所述多行像素电路沿第一方向排布，且所述多行像素电路均包括沿第二方向排布的多个像素电路，所述第一方向与所述第二方向相交。所述第一栅极驱动电路包括级联设置的多个第一移位寄存器，一个第一移位寄存器被配置为与至少两行像素电路电连接，且至少两个第一移位寄存器与同一行像素电路连接。

本公开的上述实施例提供的显示面板，第一栅极驱动电路包括级联设置的多个第一移位寄存器，至少两个第一移位寄存器与同一行像素电路连接，这样，一行像素电路与至少两个第一移位寄存器电连接，像素电路所包括的至少两个不同的晶体管的控制极均由第一栅极驱动电路驱动，也就是说，至少两个不同的晶体管共用第一栅极驱动电路，这样，有利于减少显示面板所包含的栅极驱动电路的数量，有利于降低栅极驱动电路占用的周边区的宽度，进而降低显示面板的边框宽度，有利于显示面板实现窄边框。

在一些实施例中，所述像素电路包括驱动晶体管、第一复位晶体管、稳压晶体管、第一电容器和第二电容器。所述驱动晶体管的控制极与第一节点电连接，第一极与第二节点电连接，第二极与第三节点电连接。所述第一复位晶体管的控制极与第一扫描信号线电连接，第一极与第一电压信号线电连接，第二极与所述第一节点电连接。稳压晶体管的控制极与第二扫描信号线电连接，第一极与第二电压信号线电连接，第二极与所述第一电容器的一个极板电连接；所述第一电容器的另一极板与所述第二节点电连接。所述第二电容器的一个极板与第一节点电连接，另一个极板与第二节点电连接。其中，所述第一扫描信号线和所述第二扫描信号线分别与两个第一移位寄存器电连接。

在一些实施例中，与第N行像素电路电连接的第一扫描信号线，与第N级第一移位寄存器电连接。与第N行像素电路电连接的第二扫描信号线，与第(N+K)级第一移位寄存器电连接。其中，N和K均为正整数。

在一些实施例中，与第N行像素电路电连接的第一扫描信号线，与第(N－M)级第一移位寄存器电连接。与第N行像素电路电连接的第二扫描信号线，与第N级第一移位寄存器电连接。其中，N和M均为正整数。

在一些实施例中，所述像素电路还包括第一发光控制晶体管和第二复位晶体管。所述第一发光控制晶体管的控制极与第一发光控制信号线电连接，第一极与所述第二节点电连接，第二极与第四节点电连接。所述第二复位晶体管的控制极与第三扫描信号线电连接，第一极与第三电压信号线电连接，第二极与所述第四节点电连接。所述显示面板还包括第二栅极驱动电路，所述第二栅极驱动电路包括级联设置的多个第二移位寄存器，一条第一发光控制信号线与一个第二移位寄存器电连接。所述第三扫描信号线与一个第一移位寄存器电连接，且与第N行像素电路电连接的第三扫描信号线，与第(N+J)级第一移位寄存器电连接；其中，N和J均为正整数。

在一些实施例中，在与第N行像素电路电连接的第二扫描信号线，与第(N+K)级第一移位寄存器电连接的情况下，J的取值大于K的取值。

在一些实施例中，所述像素电路还包括第一发光控制晶体管和第二复位晶体管。所述第一发光控制晶体管的控制极与第一发光控制信号线电连接，第一极与所述第二节点电连接，第二极与第四节点电连接。所述第二复位晶体管的控制极与第三扫描信号线电连接，第一极与第三电压信号线电连接，第二极与所述第四节点电连接。所述显示面板还包括第二栅极驱动电路和第三栅极驱动电路。所述第二栅极驱动电路包括级联设置的多个第二移位寄存器，一条第一发光控制信号线与一个第二移位寄存器电连接。所述第三栅极驱动电路包括级联设置的多个第三移位寄存器，一条第三扫描信号线与一个第三移位寄存器电连接。

在一些实施例中，所述第二电压信号线和所述第三电压信号线被配置为传输相同的电压信号，所述第二电压信号线和所述第三电压信号线为同一条信号线。所述稳压晶体管的第一极与所述第四节点电连接，且通过所述第二复位晶体管与所述第二电压信号线电连接。

在一些实施例中，所述第二电压信号线和所述第三电压信号线被配置为传输相同的电压信号，所述第二电压信号线和所述第三电压信号线为同一条信号线。

在一些实施例中，所述第二电压信号线和所述第三电压信号线被配置为传输不同的电压信号，所述第二电压信号线和所述第三电压信号线为不同的电压信号线。

在一些实施例中，所述像素电路包括驱动晶体管、第一复位晶体管、稳压晶体管、第一发光控制晶体管、第二复位晶体管、第一电容器和第二电容器。所述驱动晶体管的控制极与第一节点电连接，第一极与第二节点电连接，第二极与第三节点电连接。所述第一复位晶体管的控制极与第一扫描信号线电连接，第一极与第一电压信号线电连接，第二极与所述第一节点电连接。稳压晶体管的控制极与第二扫描信号线电连接，第一极与第二电压信号线电连接，第二极与所述第一电容器的一个极板电连接；所述第一电容器的另一极板与所述第二节点电连接。所述第二电容器的一个极板与第一节点电连接，另一个极板与第二节点电连接。所述第一发光控制晶体管的控制极与第一发光控制信号线电连接，第一极与所述第二节点电连接，第二极与第四节点电连接。所述第二复位晶体管的控制极与第三扫描信号线电连接，第一极与第三电压信号线电连接，第二极与所述第四节点电连接。其中，所述第一扫描信号线和所述第三扫描信号线分别与两个第一移位寄存器电连接。

在一些实施例中，所述像素电路包括驱动晶体管、第一复位晶体管、稳压晶体管、第一发光控制晶体管、第二复位晶体管、第一电容器和第二电容器。所述驱动晶体管的控制极与第一节点电连接，第一极与第二节点电连接，第二极与第三节点电连接。所述第一复位晶体管的控制极与第一扫描信号线电连接，第一极与第一电压信号线电连接，第二极与所述第一节点电连接。稳压晶体管的控制极与第二扫描信号线电连接，第一极与第二电压信号线电连接，第二极与所述第一电容器的一个极板电连接；所述第一电容器的另一极板与所述第二节点电连接。所述第二电容器的一个极板与第一节点电连接，另一个极板与第二节点电连接。所述第一发光控制晶体管的控制极与第一发光控制信号线电连接，第一极与所述第二节点电连接，第二极与第四节点电连接。所述第二复位晶体管的控制极与第三扫描信号线电连接，第一极与第三电压信号线电连接，第二极与所述第四节点电连接。其中，所述第二扫描信号线和所述第三扫描信号线分别与两个第一移位寄存器电连接

在一些实施例中，所述显示面板的一个帧周期包括第一复位阶段和数据写入阶段。在所述第一复位阶段，所述第一移位寄存器向所述第一扫描信号线传输第一扫描信号，且所述第一电压信号线传输第一电压信号。所述第一复位晶体管被配置为在所述第一扫描信号的控制下，将所述第一电压信号传输至所述第一节点。在所述数据写入阶段，所述第一移位寄存器向所述第一扫描信号线传输第一扫描信号，且所述第一电压信号线传输数据信号。所述第一复位晶体管被配置为在所述第一扫描信号的控制下，将所述数据信号传输至所述第一节点。

在一些实施例中，所述像素电路还包括数据写入晶体管，所述数据写入晶体管的控制极与第四扫描信号线电连接，第一极与数据线电连接，第二极与所述第一节点电连接。所述显示面板还包括第四栅极驱动电路，所述第四栅极驱动电路包括级联设置的多个第四移位寄存器，一条第四扫描信号线与一个第四移位寄存器电连接。

在一些实施例中，所述显示面板的一个帧周期包括第一复位阶段和数据写入阶段。在所述第一复位阶段，所述第一移位寄存器向所述第一扫描信号线传输第一扫描信号，且所述第一电压信号线传输第一电压信号。所述第一复位晶体管被配置为在所述第一扫描信号的控制下，将所述第一电压信号传输至所述第一节点。在所述数据写入阶段，所述第四移位寄存器向所述第四扫描信号线传输第四扫描信号，且所述数据线传输数据信号。所述数据写入晶体管被配置为在所述第四扫描信号的控制下，将所述数据信号传输至所述第一节点。

在一些实施例中，所述像素电路还包括第二发光控制晶体管，所述第二发光控制晶体管的控制极与第二发光控制信号线电连接，第一极与第四电压信号线电连接，第二极与所述第三节点电连接。所述显示面板还包括第五栅极驱动电路，所述第五栅极驱动电路包括级联设置的多个第五移位寄存器，一个第五移位寄存器与至少一条第二发光控制信号线电连接，且一行像素电路与一个第五移位寄存器电连接。

另一方面，提供一种显示装置。所述显示装置包括如上述任一实施例所述的显示面板。

上述显示装置具有与上述一些实施例中提供的显示面板相同的结构和有益技术效果，在此不再赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为根据一些实施例的显示装置的示意图；

图2为根据一些实施例的显示装置的结构框图；

图3为根据一些实施例的像素电路的等效电路图；

图4为根据一些实施例的像素电路的一种控制时序图；

图5为根据一些实施例的像素电路与栅极驱动电路的一种连接关系图；

图6为根据一些实施例的像素电路与栅极驱动电路的另一种连接关系图；

图7为根据一些实施例的像素电路与栅极驱动电路的又一种连接关系图；

图8为根据一些实施例的像素电路与栅极驱动电路的又一种连接关系图；

图9为根据一些实施例的像素电路与栅极驱动电路的又一种连接关系图；

图10为根据一些实施例的像素电路的另一种控制时序图；

图11为根据一些实施例的像素电路与栅极驱动电路的又一种连接关系图；

图12为根据一些实施例的像素电路与栅极驱动电路的又一种连接关系图；

图13为根据一些实施例的像素电路的又一种控制时序图；

图14为根据一些实施例的像素电路与栅极驱动电路的又一种连接关系图；

图15为根据一些实施例的像素电路与栅极驱动电路的又一种连接关系图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“电连接”和“连接”及其衍伸的表达。术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。术语“电连接”例如表明两个或两个以上部件有直接物理接触或电接触，或者可以通过其他电子元件或者结构间接连接。

“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。

应当理解的是，当层或元件被称为在另一层或极板上时，可以是该层或元件直接在另一层或极板上，或者也可以是该层或元件与另一层或极板之间存在中间层。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层的厚度和区域的面积。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

本公开的实施例提供的像素电路中所采用的晶体管可以为薄膜晶体管(英文：Thin Film Transistor；简称TFT)、场效应晶体管(英文：metal oxide semiconductor；简称MOS)或其他特性相同的开关器件，其中，本公开的实施例中均以薄膜晶体管为例进行说明。薄膜晶体管可以为P型晶体管或者N型晶体管，P型晶体管在低电位作用下导通，在高电位作用下截止；N型晶体管在高电位作用下导通，在低电位作用下截止。本公开的实施例中均以N型晶体管为例进行说明，但是晶体管的类型不限于此，任意晶体管均可以考虑设置为P型晶体管或者N型晶体管。

像素电路所采用的各薄膜晶体管的控制极为薄膜晶体管的栅极，第一极为薄膜晶体管的源极和漏极中一者，第二极为薄膜晶体管的源极和漏极中另一者。由于薄膜晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的薄膜晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，薄膜晶体管的第一极为源极，第二极为漏极。

像素电路中的第一节点、第二节点等并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。

参阅图1，本公开的实施例提供了一种显示装置1000，显示装置1000为具有图像显示功能的产品。示例性地，显示装置1000可以是显示不论运动(例如，视频)的还是固定(例如，静止图像)的且不论文字的还是图像的任何装置。

示例性地，显示装置1000可以为移动电话、无线装置、个人数据助理(英文：Personal Digital Assistant；简称：PDA)、可穿戴设备、增强现实(英文：AugmentedReality；简称：AR)设备、虚拟现实(英文：Virtual Reality；简称：VR)设备、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。例如，如图1所示，显示装置1000可以为手机。

从显示装置1000的发光类型上看，上述显示装置1000可以是有机发光二极管显示装置或者量子点电致发光显示装置(Quantum Dot Light Emitting Diodes；简称：QLED)等。从显示装置1000的形态上看，上述显示装置1000可以是平面显示装置、曲面显示装置或者可折叠显示装置等。从显示装1000置的形状上看，上述显示装置1000可以是矩形或圆形等。下面以显示装置为矩形的、且为平面的有机发光二极管显示装置为例，对本公开的一些实施例进行示意性说明，但是本公开的实施方式不限于此，并且也可以考虑任何其它显示装置，只要应用相同的技术思想即可。

参阅图2，在一些实施例中，显示装置1000包括显示面板1100和驱动电路板1200。驱动电路板1200比如可以包括时序控制器(Timing Controller；简称：TCON)，电源管理芯片DC/DC和可调电阻分压电路(生成Vcom)等驱动电路，驱动电路板1200还可以包括其他电路结构，此处不再一一列举。驱动电路板1200与显示面板1100电连接，用于向显示面板1100传输控制信号，进而驱动显示面板1100实现图像显示。除此之外，显示装置1000还可以包括触控结构、屏下摄像头以及屏下指纹识别传感器等，使得显示装置1000能够实现触控、拍照、录像或者指纹识别等多种不同功能，此处不做具体限定。

继续参阅图2，显示面板1100具有显示区AA和周边区BB，周边区BB至少位于显示区AA的一侧，示例性地，周边区BB围绕显示区AA设置。显示区AA为显示面板1100上用于显示图像的区域，显示区AA设有多个子像素P，子像素P为显示面板1100上的最小发光单元，且子像素P用于显示图像。周边区BB比如可以用于设置栅极驱动电路(Gate Driver on Array；简称：GOA)，以及控制信号线(比如时钟信号线、电源电压信号线等)等，当然，周边区BB的功能不限于此，不公开的实施例不再一一赘述。

其中，多个子像素P可以发射不同颜色的光线，比如，多个子像素P包括发射红色光线的红光子像素、发射绿色光线的绿光子像素和发射蓝色光线的蓝光子像素，以使显示面板能够实现彩色显示。当然，本公开的实施例不限于此，只要采用相同的技术思路即可。

每个子像素P包括像素电路100和发光器件200。多个子像素P所包括的多个像素电路100可以排列成多行和多列，多行像素电路100沿第一方向Y排布，且多行像素电路100均包括沿第二方向X排布的多个像素电路100，第一方向Y与第二方向X相交。多列像素电路100沿第二方向X排布，且多列像素电路100均包括沿第一方向Y排布的多个像素电路100。一行像素电路100可以包括沿第二方向X排列的多个像素电路100，一列像素电路100可以包括沿第一方向Y排列的多个像素电路。第一方向Y与第二方向X相交。示例性地，第一方向Y与第二方向X垂直。

像素电路100包括多个薄膜晶体管(Thin Film Transistor；简称：TFT)和至少一个电容器Cst。且像素电路100用于驱动发光器件200进行发光。示例性地，像素电路100可以为“7T2C”电路、“7T1C”电路或“8T1C”电路等，本公开的实施方式不限于此，并且也可以考虑任何其它像素电路，只要应用相同的技术思想即可。其中，“T”是指TFT，“T”前面的数字是指TFT的数量；“C”是指电容器Cst，“C”前面的数字是指电容器Cst的数量。

在一些实施例中，随着显示技术的发展，可变刷新频率的显示面板以及局部高刷新频率的显示面板受到了越来越多的关注，采用金属氧化物(Oxide)薄膜晶体管的像素电路，被广泛的应用在显示面板中。并且，采用内部补偿的像素电路，由于算法简单可靠，且显示面板的制备成本较低等优势也被广泛应用于显示面板中。基于此，参阅图3，本公开的实施例提供了一种“7T2C”的像素电路100，即像素电路100包括7个薄膜晶体管和2个电容器。

如图3所示，像素电路100可以包括驱动晶体管DT、第一复位晶体管T1、稳压晶体管T2、第二复位晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第一电容器C1和第二电容器C2。

驱动晶体管DT的控制极与第一节点N1电连接，第一极(比如源极)与第二节点N2电连接，第二极(比如漏极)与第三节点N3电连接。驱动晶体管DT被配置为在驱动晶体管DT的栅极与源极的电压差Vgs的控制下产生驱动电流。如图3所示，在驱动晶体管DT采用N型晶体管的情况下，驱动晶体管DT的栅极与源极的电压差Vgs等于第一节点N1的电压减去第二节点N2的电压，此时，驱动晶体管DT在第一节点N1和第二节点N2的电压差(Vgs)的控制下产生驱动电流，并根据驱动电流驱动发光器件200进行发光。当然，在驱动晶体管DT为P型晶体管的情况下，驱动晶体管DT的栅极与源极的电压差Vgs等于第一节点N1的电压减去第三节点N3的电压，也就是说，驱动晶体管DT在第一节点N1和第三节点N3的电压差(Vgs)的控制下产生驱动电流，并根据驱动电流驱动发光器件200进行发光。

第一复位晶体管T1的控制极与第一扫描信号线GL1电连接，第一极与第一电压信号线Vref电连接，第二极与第一节点N1电连接，第一复位晶体管T1被配置为在来自第一扫描信号线GL1的第一扫描信号的控制下，将来自第一电压信号线Vref的第一电压信号传输至第一节点N1，以对第一节点N1的电压进行复位(初始化)。

稳压晶体管T2的控制极与第二扫描信号线GL2电连接，第一极与第四节点N4电连接，且通过第二复位晶体管T3与第二电压信号线VX电连接，第二极与第一电容器C1的一个极板电连接。第一电容器C1的另一极板与第二节点N2电连接。稳压晶体管T2和第一电容器C1被配置为保持第二节点N2的电压。在一种实现方式中，如图3所示，第二电压信号线VX和第三电压信号线Vinit可以为同一条信号线，此时，稳压晶体管T2的第一极可以通过第二复位晶体管T3与第二电压信号线VX电连接。

第二复位晶体管T3的控制极与第三扫描信号线GL3电连接，第一极与第三电压信号线Vinit电连接，第二极与第四节点N4电连接，第二复位晶体管T3被配置为在来自第三扫描信号线GL3的第三扫描信号的控制下，将来自第三电压信号线Vinit的第三电压信号传输至第四节点N4，对第四节点N4的电压进行复位。

数据写入晶体管T4的控制极与第四扫描信号线GL4电连接，第一极与数据线DL电连接，第二极与第一节点N1电连接，数据写入晶体管T4被配置为在来自第四扫描信号线GL4的第四扫描信号的控制下，将来自数据线DL的数据信号传输至第一节点N1。

第一发光控制晶体管T5的控制极与第一发光控制信号线EML1电连接，第一极与第二节点N2电连接，第二极与第四节点N4电连接。第四节点N4还与发光器件200电连接。第二发光控制晶体管T6的控制极与第二发光控制信号线EML2电连接，第一极与第四电压信号线VDD电连接，第二极与第三节点N3电连接。第一发光控制晶体管T5和第二发光控制晶体管T6被配置为在显示阶段导通(开启)，以将驱动电流传输至发光器件200，驱动发光器件200发光。第一发光控制晶体管T5和第二发光控制晶体管T6的功能不限于此，第一发光控制晶体管T5和第二发光控制晶体管T6还可以在其他阶段导通，以配合其他晶体管一起实现不同的功能，具体参阅下文。

第二电容器C2的一个极板与第一节点N1电连接，另一个极板与第二节点N2电连接，第二电容器C2被配置为维持第一节点N1的电压。

其中，显示面板1100可以包括多条第一扫描信号线GL1、多条第二扫描信号线GL2、多条第三扫描信号线GL3、多条第四扫描信号线GL4、多条第一发光控制信号线EML1和多条第二发光控制信号线EML2，且多条第一扫描信号线GL1、多条第二扫描信号线GL2、多条第三扫描信号线GL3、多条第四扫描信号线GL4、多条第一发光控制信号线EML1和多条第二发光控制信号线EML2均沿第一方向Y间隔排布，一行像素电路100与一条第一扫描信号线GL1、一条第二扫描信号线GL2、一条第三扫描信号线GL3、一条第四扫描信号线GL4、一条第一发光控制信号线EML1和一条第二发光控制信号线EML2电连接。以下，在一些实施例中，为了便于描述，将上述“第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线GL3、第四扫描信号线GL4、第一发光控制信号线EML1和第二发光控制信号线EML2”均称为“扫描信号线”。

参阅图4，本公开的一些实施例还提供了一种像素电路100的控制方法，该控制方法用于驱动如图3所示的像素电路100。一个显示帧周期可以包括依次设置的第一复位阶段D1、补偿阶段D2、数据写入阶段D3、第二复位阶段D4和显示阶段D5。

在第一复位阶段D1，第一扫描信号线GL1传输第一扫描信号，第一复位晶体管T1在第一扫描信号的控制下导通，且第一复位晶体管T1将第一电压信号线Vref的电压(标记为Vref)传输至第一节点N1，对N1节点的电压进行初始化(复位)。

第三扫描信号线GL3传输第三扫描信号，第二复位晶体管T3在第三扫描信号的控制下导通，且第二复位晶体管T3将第三电压信号线Vinit的电压(标记为Vinit)传输至第四节点N4，对第四节点N4的电压进行初始化。

第一发光控制信号线EML1传输第一发光控制信号，第一发光控制晶体管T5在第一发光控制信号的控制下导通，且第一发光控制晶体管T5将第四节点N4的电压(Vinit)传输至第二节点N2，以对第二节点N2的电压进行初始化。

而且，第二扫描信号线GL2在第一复位阶段D1的一段时间开始之后，开始传输第二扫描信号，稳压晶体管T2在第二扫描信号的控制下，将第四节点N4的电压(Vinit)传输至第一电容器C1的与稳压晶体管T2连接的极板上，对第一电容器C1的极板的电压进行复位。

其中，稳压晶体管T2的导通时间相较于第二复位晶体管T3和第一发光控制晶体管T5的导通时间较晚，这样，第二复位晶体管T3和第一发光控制晶体管T5可以先对第二节点N2(第一电容器C1的一个极板)的电压进行复位，然后稳压晶体管T2对第一电容器C1的另一个极板的电压进行复位。这样，可以避免第二节点N2的电压发生过大的波动，可以避免第一节点N1和第二节点N2的电压差(Vgs)在第一复位阶段D1开始时骤然变大，避免驱动晶体管DT产生瞬时大电流，有利于提升像素电路100的安全性。

在补偿阶段D2，第一扫描信号线GL1继续传输第一扫描信号，第一复位晶体管T1保持导通状态，第一节点N1的电压继续保持为Vref。第二扫描信号线GL2继续传输第二扫描信号，且第三扫描信号线继续传输第三扫描信号。第二复位晶体管T3和稳压晶体管T2均保持导通状态，第四节点N4以及第一电容器C1的与稳压晶体管T2连接的极板电压均保持为Vinit。第一发光控制信号线EML1传输截止电压(使对应晶体管截止的电压)，第一发光控制晶体管T5截止。

第二发光控制信号线EML2传输第二发光控制信号，第二发光控制晶体管T6在第二发光控制信号的控制下导通，并且第二发光控制晶体管T6将来自第四电压信号端VDD的第四电压信号(标记为Vdd)传输至第三节点N3。此时，第一节点N1的电压为Vref，第二节点N2的电压为Vinit，第三节点N3的电压为Vdd，基于此，驱动晶体管DT的栅极(第一节点N1)与源极(第二节点N2)的电压差Vgs＝第一节点N1的电压Vref－第二节点N2的电压Vinit＝Vref-Vinit，即Vgs＝Vref-Vinit。此时，Vgs大于驱动晶体管DT的阈值电压Vth，也就是说，Vgs－Vth＞0，驱动晶体管DT导通，驱动晶体管DT可以通过第三节点N3向第二节点N2放电，直至第二节点N2的电压变化为(Vref-Vth)，这样，实现驱动晶体管DT的阈值电压的补偿。

在数据写入阶段D3，第一扫描信号线GL1停止传输第一扫描信号，并且传输截止电压信号。第一复位晶体管T1在上述截止电压的控制下截止。第三扫描信号线GL3继续传输第三扫描信号，第二复位晶体管T3保持导通状态，第四节点N4的电压继续保持为Vinit。第二扫描信号线GL2继续传输第二扫描信号，稳压晶体管T2保持导通状态，第一电容器C1的与稳压晶体管T2连接的极板的电压保持为Vinit。第二发光控制信号线EML2传输截止电压，第二发光控制晶体管T6截止。数据线DL传输数据信号Vdata，且第四扫描信号线GL4传输第四扫描信号，数据写入晶体管T4导通，且数据写入晶体管T4将上述数据信号Vdata传输至第一节点N1，第一节点N1的变化为Vdata。在第一电容器C1和第二电容器C2的自举作用下，第二节点N2的电压变化为[(Vref-Vth)+C1/(C1+C2)×(Vdata-Vref)]。

在第二复位阶段D4，第二扫描信号线GL2停止传输第二扫描信号，且开始传输截止电压信号，稳压晶体管T2截止。第一发光控制信号线EML1先传输截止电压信号，然后传输第一发光控制信号，且在第二复位阶段D4结束前，传输第一发光控制信号；换言之，以第一发光控制信号线EML1为N型晶体管为例，第一发光控制信号线EML1在第二复位阶段D4从低电平跳变为高电平，第一发光控制晶体管T5先截止后导通。第三扫描信号线GL3传输第三扫描信号，第二复位晶体管T3保持开启，第四节点N4维持电压为Vinit，这样，可以降低发光器件200因跨压差异导致的显示面板1100显示不均一的问题。

在显示阶段D5，第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线GL3和第四扫描信号线GL4均传输截止电压，与之对应的，第一复位晶体管T1、第二复位晶体管T3、稳压晶体管T2和数据写入晶体管T4均处于截止状态。第一发光控制信号线EML1和第二发光控制信号线EML2分别传输第一发光控制信号和第二发光控制信号，第一发光控制晶体管T5和第二发光控制晶体管T6均导通。此时，驱动晶体管DT的栅极和源极的电压差Vgs＝Vdata-[(Vref-Vth)+C1/(C1+C2)×(Vdata-Vref)]，驱动晶体管DT产生的驱动电流I＝K×

(Vgs-Vth)²，即驱动电流I＝K×[(Vdata-Vref)×C2/(C1+C2)]²，可以消除驱动晶体管DT的阈值电压Vth对驱动电流的影响。发光器件200在驱动电流的驱动下发光。

如图2所示，显示面板1100的周边区BB比如可以用于设置栅极驱动电路(GateDriver on Array；简称：GOA)，以及控制信号线(比如时钟信号线、电源电压信号线等)等，示例性地，显示面板1100可以包括多个栅极驱动电路，多个栅极驱动电路均包括级联设置的多个移位寄存器。多个栅极驱动电路中的每个栅极驱动电路被配置为与一种扫描信号线(比如第一扫描信号线GL1)连接，栅极驱动电路的每个移位寄存器与至少一条扫描信号线连接，移位寄存器被配置为传输一个晶体管(比如第一复位晶体管)的导通信号，且并通过上述至少一条扫描信号线将导通信号传输至至少一行像素电路的对应晶体管的控制极，进而驱动上述对应的晶体管导通，实现驱动晶体管导通的功能。

相关技术提供的显示面板，与像素电路电连接的每条扫描信号线，均连接一个不同的栅极驱动电路，这样，显示面板需要设置的栅极驱动电路的数量，等于像素电路所包含的晶体管的数量减一(驱动晶体管DT的栅极不连接扫描信号线)，以图3所示像素电路为例，显示面板需要设置6个栅极驱动电路，栅极驱动电路的数量较多。而且，多个栅极驱动电路可以在周边区的宽度方向(第二方向X)上排列，这样，栅极驱动电路的数量越多，栅极驱动电路在周边区占用的宽度也就越大，也就越不利于降低显示面板的周边区的宽度，即不利于显示面板的窄边框化。

为了解决上述技术问题，参阅图5，本公开的一些实施例提供的显示面板1100，还包括第一栅极驱动电路110，第一栅极驱动电路110包括级联设置的多个第一移位寄存器G1，至少两个第一移位寄存器G1与同一行像素电路100连接，这样，一行像素电路100与至少两个第一移位寄存器G1电连接，像素电路100所包括的至少两个不同的晶体管的控制极均由第一栅极驱动电路110驱动，也就是说，至少两个不同的晶体管共用第一栅极驱动电路110，这样，有利于减少显示面板1100所包含的栅极驱动电路的数量，有利于降低栅极驱动电路占用的周边区BB的宽度，进而降低显示面板的边框宽度，有利于显示面板1100实现窄边框。

示例性地，一行像素电路100可以与两个第一移位寄存器G1连接(如图5所示)，或者，一行像素电路100可以与三个第一移位寄存器G1连接。而且，一行像素电路100可以与相互级联的两个(或多个)第一移位寄存器G1连接(如图5所示)，也可以与相互间隔的两个(或多个)第一移位寄存器G1连接，当然，本公开的实施例不限于此，并且可以采用其他任意合适的方式进行连接，只要采用相同的技术思路即可。本公开的以下实施例中，均与图3所示的像素电路100为例，对本公开进行示例性描述。

为了方便描述，可以将显示面板1100所包括的多行像素电路100依次编号为第一行像素电路100(1)、第二行像素电路100(2)、……、第N行像素电路100(N)等，并将与第一行像素电路100(1)连接的第一扫描信号线GL1标记为GL1(1)、与第二行像素电路100(2)连接的第一扫描信号线GL1标记为GL1(2)、……、与第N行像素电路100(N)连接的第一扫描信号线GL1标记为GL1(N)等。在本公开的一些实施例中，其他扫描信号线(比如第二扫描信号线或者第一发光控制信号线等)也采用了相类似的命名和标号，本公开的实施例对此不再一一列举。并且，将级联设置的多个第一移位寄存器按照级联顺序依次标记为第一级第一移位寄存器G1(1)、第二级第一移位寄存器G1(2)、……、第N级第一移位寄存器G1(N)等。

第一扫描信号线GL1传输的第一扫描信号的波形，与第二扫描信号线GL2传输的第二扫描信号的波形相似，且第二扫描信号的起止时间(开启时间和截止时间)，分别滞后(晚)于第一扫描信号的起止时间。这样，与第一扫描信号线GL1连接的第一移位寄存器G1，可以为与第二扫描信号线GL2连接的第一移位寄存器G1的前级(上级)第一移位寄存器G1，或者说，与第一扫描信号线GL1连接的第一移位寄存器G1先向第一扫描信号线GL1传输第一扫描信号，然后与第二扫描信号线GL2连接的第一移位寄存器G1再向第二扫描信号线GL2传输第二扫描信号，这样，可以在减少一个栅极驱动电路的情况下，最大程度减小对像素电路100的控制方法的影响，甚至不改变像素电路100的控制方法。

可以理解的是，本公开的实施例中，将第一移位寄存器G1传输至第一扫描信号线GL1和第二扫描信号线GL2中的信号分别称为第一扫描信号和第二扫描信号，第一扫描信号和第二扫描信号在本质上是可以相同的，针对与同一个第一移位寄存器G1连接的分别与两行像素电路100电连接的第一扫描信号线GL1和第二扫描信号线GL2而言，第一扫描信号和第二扫描信号可以是完全相同的，对于与同一行像素电路100电连接的第一扫描信号线GL1和第二扫描信号线GL2而言，第一扫描信号和第二扫描信号的起止时间分别具有一定时差。

基于上述原因，在一些实施例中，参阅图6，与同一行像素电路100电连接的第一扫描信号线GL1和第二扫描信号线GL2，分别与两个第一移位寄存器G1电连接。也就是说，第一复位晶体管T1和稳压晶体管T2共用第一栅极驱动电路110。这样，可以减少一个栅极驱动电路，有利于降低周边区BB的宽度，进而降低显示面板的边框宽度。

可以理解的是，如图6所示，在本公开的附图中，多个栅极驱动电路(比如第一栅极驱动电路110、第二栅极驱动电路120、第三栅极驱动电路130等)在沿纵向排列，该排列方式仅仅是为了简化附图而示意性表示的，多个栅极驱动电路在周边区可以沿第二方向X排布。

在一些实施例中，如图6所示，与第N行像素电路100(N)电连接的第一扫描信号线GL1(N)，与第N级第一移位寄存器G1(N)电连接。与第N行像素电路100(N)电连接的第二扫描信号线GL2(N)，与第(N+K)级第一移位寄存器G1(N+K)电连接。其中，N和K均为正整数。

示例性地，K的取值可以为1、2、3、4等等，此处不再一一列举，其中K的取值通常不会很大，比如K的取值可以小于或等于10，这样，有利于第(N+K)级第一移位寄存器G1(N+K)与第二扫描信号线GL2(N)在周边区进行电连接，减小第(N+K)级第一移位寄存器G1(N+K)和第二扫描信号线GL2(N)之间的连接线的跨度。并且，可以有利于减少第一栅极驱动电路110所包括的第一移位寄存器G1的数量，降低第一栅极驱动电路110在第一方向Y上的空间，进而降低第一栅极驱动电路110占用的下侧边框宽度。

示例性地，可以在与最后一行像素电路100的第一扫描信号线GL1连接的第一移位寄存器G1之后，继续级联设置至少K个第一移位寄存器G1，以使与最后K行像素电路100电连接的第二扫描信号线GL2均可以与一个第一移位寄存器G1电连接。

在另一些实施例中，参阅图7，与第N行像素电路100(N)电连接的第一扫描信号线GL1(N)，与第(N－M)级移位寄存器电连接；与第N行像素电路电连接的第二扫描信号线，与第N级移位寄存器电连接；其中，N和M均为正整数。

示例性地，N的取值大于M，且M的取值可以为1、2、3、4等等，此处不再一一列举，其中M的取值通常不会很大，比如M的取值可以小于或等于10，这样，有利于第(N-M)级第一移位寄存器G1(N-M)与第一扫描信号线GL1(N)在周边区进行电连接，减小有利于第(N-M)级第一移位寄存器G1(N-M)和第一扫描信号线GL1(N)之间的连接线的跨度。并且，可以有利于减少第一栅极驱动电路110所包括的第一移位寄存器G1的数量，降低第一栅极驱动电路110在第一方向Y上的空间，进而降低第一栅极驱动电路110占用的下侧边框宽度。

示例性地，可以在与第一行像素电路100的第二扫描信号线GL2连接的第一级第一移位寄存器G1之前，级联设置至少M个第一移位寄存器G1，以使与最开始的M行像素电路100电连接的第一扫描信号线GL1均可以与一个第一移位寄存器G1电连接。

在一些实施例中，在像素电路100采用如图6或者图7的方式与第一栅极驱动电路110进行连接的情况下，像素电路100的控制方法与前述图4所示的像素电路的控制方法相同，此处不再赘述。

在一些实施例中，参阅图6和图7，第二电压信号线VX和第三电压信号线Vinit被配置为传输相同的电压信号，第一电压信号线VX和第三电压信号线Vinit为同一条信号线。这样，有利于简化像素电路100的连接关系，降低显示面板1100的信号线的排布难度。而且，稳压晶体管T2的第一极与第四节点N4电连接，且通过第二复位晶体管T3与第三电压信号线Vinit电连接。如上文所示，这样可以在第一复位阶段D1先打开第二复位晶体管T3并对第四节点N4和第二节点N2的电压进行复位，然后再打开稳压晶体管T2，将第三电压信号传输至第一电容器C1的与稳压晶体管T2连接的一个极板上，避免驱动晶体管DT产生瞬时大电流。

参阅图6和图7，显示面板1100还可以包括第二栅极驱动电路120、第三栅极驱动电路130、第四栅极驱动电路140和第五栅极驱动电路150。第二栅极驱动电路120包括级联设置的多个第二移位寄存器EM1，一条第一发光控制信号线EML1与一个第二移位寄存器EM1电连接。第三栅极驱动电路130包括级联设置的多个第三移位寄存器G3，一条第三扫描信号线GL3与一个第三移位寄存器G3电连接。第四栅极驱动电路140包括级联设置的多个第四移位寄存器G4，一条第四扫描信号线GL4与一个第四移位寄存器G4电连接。第五栅极驱动电路150包括级联设置的多个第五移位寄存器EM2，一条第二发光控制信号线EML2与一个第五移位寄存器EM2电连接，也就是说，第二复位晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5和第二发光控制晶体管T6各自通过一个栅极驱动电路进行驱动。其中，图6和图7中仅示例性地展示了与第N行像素电路100(N)电连接的一个第二移位寄存器EM1(N)、一个第三移位寄存器G3(N)、一个第四移位寄存器G4(N)和一个第五移位寄存器EM2(N)。

如图4所示，第一扫描信号线GL1传输的第一扫描信号的开始时间，与第三扫描信号线GL3传输的第三扫描信号的开始时间相同，即像素电路100通过第一复位晶体管T1向第一节点N1传输第一电压信号的开始时间(对第一节点N1的电压初始化时间)，与第二复位晶体管T3向第四节点N4传输第三电压信号的起始时间(对第四节点N4的电压初始化时间)相同。而且，第二复位晶体管T3向第四节点N4传输第三电压信号的截止时间，相较于第一复位晶体管T1向第一节点N1传输第一电压信号的截止时间更晚(更靠后)。研究发现，将第二复位晶体管T3向第四节点N4传输第三电压信号的起始时间进行一定延后，不会对像素电路100产生较大的影响，且不会降低对第四节点N4的电压复位效果。

基于前述原因，参阅图8，在第一扫描信号线GL1与一个第一移位寄存器G1电连接的情况下，第三扫描信号线GL3也可以与一个第一移位寄存器G1电连接，也就是说，第一复位晶体管T1和第二复位晶体管T3共用第一栅极驱动电路110，这样，也可以减少显示面板1100包括的栅极驱动电路的数量，进而降低栅极驱动电路占用的周边区的宽度，有利于显示面板1100实现窄边框。

而且，与第N行像素电路100(N)电连接的第三扫描信号线GL3(N)，与第(N+J)级第一移位寄存器G1(N+J)电连接。其中，N和J均为正整数。这样，可以使第三扫描信号线GL3上的第三扫描信号的起止时间均晚于第一扫描信号线GL1上的第一扫描信号的起止时间，换句话说，可以使第二复位晶体管T3的开启时间晚于第一复位晶体管T1的开启时间，且第二复位晶体管T3的截止时间晚于第一复位晶体管T1的截止时间，这样，可以极大程度减小像素电路100的控制方法的影响。

示例性地，J的取值可以为1、2、3、4等等，此处不再一一列举，其中J的取值通常不会很大，比如J的取值可以小于或等于10，这样，有利于第(N+J)级第一移位寄存器G1(N+J)与第三扫描信号线GL3(N)在周边区BB进行电连接，减小第(N+J)级第一移位寄存器G1(N+J)和第三扫描信号线GL3(N)之间的连接线的跨度。并且，可以有利于减少第一栅极驱动电路110所包括的第一移位寄存器G1的数量，降低第一栅极驱动电路110在第一方向Y上的空间，进而降低第一栅极驱动电路110占用的下侧边框宽度。

继续参阅图8，在一些实施例中，第二电压信号线VX和第三电压信号线Vinit被配置为传输相同的电压信号，第一电压信号线VX和第三电压信号线Vinit为同一条信号线，且稳压晶体管T2的第一极直接与第二电压信号线VX电连接，这样，有利于简化像素电路100的连接关系，降低显示面板的信号线排布难度。而且，稳压晶体管T2的第一极可以直接与第三电压信号线Vinit电连接。这样，稳压晶体管T2可以独立于第二复位晶体管T3之外进行独立控制，也就是说，不需要在第二复位晶体管T3导通的情况下，就可以将第三电压信号线Vinit上的第三电压信号传输至第一电容器C1的一个极板，有利于提升稳压晶体管T2的控制精度。

参阅图8，显示面板1100还可以包括第二栅极驱动电路120、第四栅极驱动电路140、第五栅极驱动电路150和第六栅极驱动电路160。第二栅极驱动电路120包括级联设置的多个第二移位寄存器EM1，一条第一发光控制信号线EML1与一个第二移位寄存器EM1电连接。第四栅极驱动电路140包括级联设置的多个第四移位寄存器G4，一条第四扫描信号线GL4与一个第四移位寄存器G4电连接。第五栅极驱动电路150包括级联设置的多个第五移位寄存器EM2，一条第二发光控制信号线EML2与一个第五移位寄存器EM2电连接。第六栅极驱动电路160包括级联设置的多个第六移位寄存器G6，一条第二扫描信号线GL2与一个第六移位寄存器G6电连接。也就是说，第一复位晶体管T1和第二复位晶体管T3共用第一栅极驱动电路110，且稳压晶体管T2、数据写入晶体管T4、第一发光控制晶体管T5和第二发光控制晶体管T6各自通过一个栅极驱动电路进行驱动。其中，图8中仅示例性地展示了与第N行像素电路100(N)电连接的一个第二移位寄存器EM1(N)、一个第四移位寄存器G4(N)、一个第五移位寄存器EM2(N)和一个第六移位寄存器G6(N)。

在另一些实施例中，参阅图9，第一扫描信号线GL1、第二扫描信号线GL2和第三扫描信号线GL3分别与一个第一移位寄存器G1电连接，也就是说，第一复位晶体管T1、稳压晶体管T2和第二复位晶体管T3三者共用第一栅极驱动电路110。这样，可以进一步减少显示面板1100包括的栅极驱动电路的数量(减少两个栅极驱动电路)，进一步降低栅极驱动电路占用的周边区的宽度，有利于进一步减小周边区的宽度，使显示面板1100实现窄边框。

在与第N行像素电路100电连接的第二扫描信号线GL2(N)，与第(N+K)级第一移位寄存器G1(N+K)电连接的情况下，J的取值大于K的取值。也就是说，第(N+K)级第一移位寄存器G1(N+K)为第(N+J)级第一移位寄存器G1(N+J)的前级第一移位寄存器G1。这样，可以使第三扫描信号线GL3的第三扫描信号的截止时间，晚于第二扫描信号线GL2的第二扫描信号的截止时间，即第二复位晶体管T3导通的起止时间，均晚于稳压晶体管T2导通的起止时间。这样，可以在减少两个栅极驱动电路的情况下，极大程度的降低对像素电路100的控制方法的影响。

示例性地，K的取值为1，且J的取值为2；或者，K的取值为1，且J的取值为3；或者，K的取值为2，且J的取值为4等，当然，本公开的实施例不限于此，K和J的取值可以根据需要进行设计，只要采用相同的技术思路即可。其中，K和J的取值可以均小于或等于10，这样，有利于第(N+K)级第一移位寄存器G1(N+K)与第二扫描信号线GL2(N)以及第(N+J)级第一移位寄存器G1(N+J)与第三扫描信号线GL3(N)在周边区进行电连接，减小第(N+K)级第一移位寄存器G1(N+K)和第二扫描信号线GL2(N)之间以及第(N+J)级第一移位寄存器G1(N+J)与第三扫描信号线GL3(N)之间的连接线的跨度。并且，可以有利于减少第一栅极驱动电路110所包括的第一移位寄存器G1的数量，降低第一栅极驱动电路110在第一方向Y上的空间，进而降低第一栅极驱动电路110占用的下侧边框宽度。

示例性地，可以在与最后一行像素电路100的第一扫描信号线GL1连接的第一移位寄存器G1之后，继续级联设置至少J个第一移位寄存器G1，以使与最后J行像素电路100电连接的第三扫描信号线GL3均可以与一个第一移位寄存器G1电连接。

如图9所示，在一些实施例中，第二电压信号线VX和第三电压信号线Vinit还可以被配置为传输不同的电压信号，此时，第二电压信号线VX和第三电压信号线Vinit为不同的电压信号线。

当然，在其他一些实施例中，第二电压信号线VX可以与第一电压信号线Vref、第四电压信号线VDD均不相同，或者还可以与第一电压信号线Vref、第四电压信号线VDD中的一者相同，本公开的实施例对此不作具体限定，只要采用相同的技术思路即可。

继续参阅图9，显示面板1100还可以包括第二栅极驱动电路120、第四栅极驱动电路140和第五栅极驱动电路150。第二栅极驱动电路120包括级联设置的多个第二移位寄存器EM1，一条第一发光控制信号线EML1与一个第二移位寄存器EM1电连接。第四栅极驱动电路140包括级联设置的多个第四移位寄存器G4，一条第四扫描信号线GL4与一个第四移位寄存器G4电连接。第五栅极驱动电路150包括级联设置的多个第五移位寄存器EM2，一条第二发光控制信号线EML2与一个第五移位寄存器EM2电连接。也就是说，第一复位晶体管T1、第二复位晶体管T3和稳压晶体管T2共用第一栅极驱动电路110，且数据写入晶体管T4、第一发光控制晶体管T5和第二发光控制晶体管T6各自通过一个栅极驱动电路进行驱动。基于此，显示面板可以仅设置4个栅极驱动电路，这样，可以极大程度的减少栅极驱动电路的数量，极大程度的减小周边区BB的宽度，进而降低显示面板的边框宽度。

基于图9所示的像素电路与第一栅极驱动电路的连接关系。本公开的在一些实施例中还提供了一种像素电路的驱动方法，用于驱动如图9所示的栅极驱动电路。参阅图10，一个显示帧周期可以包括依次设置的第一复位阶段D1、补偿阶段D2、数据写入阶段D3、第二复位阶段D4和显示阶段D5。

在第一复位阶段D1，第一扫描信号线GL1传输第一扫描信号，第一复位晶体管T1在第一扫描信号的控制下导通，且第一复位晶体管T1将第一电压信号线Vref的电压传输至第一节点N1，对N1节点的电压进行初始化。

在第一扫描信号线GL1开始传输第一扫描信号一段时间之后，第二扫描信号线GL2开始传输第二扫描信号，稳压晶体管T2在第二扫描信号的控制下导通，也就是说，稳压晶体管T2的导通时间相较于第一复位晶体管T1的导通时间更晚。稳压晶体管T2将第二电压信号端V2的第二电压信号传输至第一电容器C1的与稳压晶体管T2连接的一个极板。

在第二扫描信号线GL2开始传输第二扫描信号一段时间之后，第三扫描信号线GL3开始传输第三扫描信号，第二复位晶体管T3在第三扫描信号的控制下导通，也就是说，第二复位晶体管T3的导通时间相较于稳压晶体管T2的导通时间更晚。第二复位晶体管T3将第三电压信号端Vinit的第三电压信号传输至第四节点N4，对第四节点N4的电压进行初始化。

第一发光控制信号线EML1传输第一发光控制信号，第一发光控制晶体管T5导通，第二发光控制信号线EML2传输截止电压，第二发光控制晶体管T6截止，像素电路100不会继续向发光器件200传输驱动电流，发光器件200停止发光。而且，第一发光控制晶体管T5先于第二复位晶体管T3导通，在第二复位晶体管T3导通之后，第四节点N4的电压会传输至第二节点N2，实现对第二节点N2的电压的初始化。

同时参阅图4和图10，像素电路100在补偿阶段D2、数据写入阶段D3、第二复位阶段D4以及显示阶段D5的控制方法与前述实施例相同，此处不再赘述。

在另一些实施例中，参阅图11，其中，与同一行像素电路100电连接的第二扫描信号线GL2和第三扫描信号线GL3分别与两个第一移位寄存器G1电连接。这样，可以节省一个栅极驱动电路，有利于降低周边区BB的宽度，进而降低显示面板的边框宽度，使显示面板实现窄边框。

示例性的，如图11所示，与第N行像素电路100(N)电连接的第二扫描信号线GL2(N)，与第N级第一移位寄存器G1(N)电连接。与第N行像素电路100(N)电连接的第三扫描信号线GL3(N)，与第(N+Q)级第一移位寄存器G1(N+K)电连接。其中，N和Q均为正整数。

示例性地，Q的取值可以为1、2、3、4等等，此处不再一一列举，其中Q的取值通常不会很大，比如Q的取值可以小于或等于10，这样，有利于第(N+Q)级第一移位寄存器G1(N+Q)与第三扫描信号线GL3(N)在周边区进行电连接，减小第(N+Q)级第一移位寄存器G1(N+Q)和第三扫描信号线GL3(N)之间的连接线的跨度。并且，可以有利于减少第一栅极驱动电路110所包括的第一移位寄存器G1的数量，降低第一栅极驱动电路110在第一方向Y上的空间，进而降低第一栅极驱动电路110占用的下侧边框宽度。

示例性地，可以在与最后一行像素电路100的第二扫描信号线GL2连接的第一移位寄存器G1之后，继续级联设置至少Q个第一移位寄存器G1，以使与最后Q行像素电路100电连接的第三扫描信号线GL3均可以与一个第一移位寄存器G1电连接。

参阅图11，显示面板1100还可以包括第二栅极驱动电路120、第四栅极驱动电路140、第五栅极驱动电路150和第七栅极驱动电路170。第二栅极驱动电路120包括级联设置的多个第二移位寄存器EM1，一条第一发光控制信号线EML1与一个第二移位寄存器EM1(N)电连接。第四栅极驱动电路140包括级联设置的多个第四移位寄存器G4(N)，一条第四扫描信号线GL4(N)与一个第四移位寄存器G4(N)电连接。第五栅极驱动电路150包括级联设置的多个第五移位寄存器EM2，一条第二发光控制信号线EML2(N)与一个第五移位寄存器EM2(N)电连接。第七栅极驱动电路170包括级联设置的多个第七移位寄存器G7，一条第一扫描信号线GL1与一个第七移位寄存器G7(N)电连接。也就是说，稳压晶体管T2和第二复位晶体管T3共用第一栅极驱动电路110，第一复位晶体管T1、数据写入晶体管T4、第一发光控制晶体管T5和第二发光控制晶体管T6各自通过一个栅极驱动电路进行驱动。其中，图11中仅示例性地展示了与第N行像素电路100(N)电连接的一个第二移位寄存器EM1(N)、一个第四移位寄存器G4(N)、一个第五移位寄存器EM2(N)和一个第七移位寄存器G7(N)。

在一些实施例中，在像素电路100采用如图11的方式与第一栅极驱动电路110进行连接的情况下，像素电路100的控制方法可以与前述图10所示的像素电路的控制方法大致相同，此处不再赘述。

在另一些实施例中，参阅图12和图13，像素电路100还可以不设置数据写入晶体管T4，并且像素电路100可以通过第一复位晶体管T1向第一节点N1传输数据信号。此时，第一电压信号线Vref可以在不同阶段传输不同的信号，以满足在不同阶段向第一节点N1传输不同的电压信号的功能。这样，显示面板也可以节省一个栅极驱动电路，进而降低周边区BB的宽度，有利于显示面板实现窄边框。

如图13所示，一个显示帧周期可以包括依次设置的第一复位阶段D1、补偿阶段D2、数据写入阶段D3、第二复位阶段D4和显示阶段D5。

在第一复位阶段D1，第一移位寄存器G1向第一扫描信号线GL1传输第一扫描信号，且第一电压信号线Vref传输第一电压信号。第一复位晶体管T1被配置为在第一扫描信号的控制下，将第一电压信号传输至第一节点N1，实现对第一节点N1的电压的复位。

在数据写入阶段D3，第一移位寄存器G1向第一扫描信号线GL1传输第一扫描信号，且第一电压信号线Vref传输数据信号Vdata。第一复位晶体管T1被配置为在第一扫描信号的控制下，将数据信号Vdata传输至第一节点N1。

此外，在第二补偿阶段D2、第二复位阶段D4和显示阶段，像素电路100的控制方法可以与前述实施例中的像素电路的控制方法大致相同，此处不再赘述。

如图12所示，显示面板1100还可以包括第二栅极驱动电路120、第三栅极驱动电路130、第五栅极驱动电路150和第六栅极驱动电路160。第二栅极驱动电路120包括级联设置的多个第二移位寄存器EM1，一条第一发光控制信号线EML1与一个第二移位寄存器EM1电连接。第三栅极驱动电路130包括级联设置的多个第三移位寄存器G3，一条第三扫描信号线GL3与一个第三移位寄存器G3电连接。第五栅极驱动电路150包括级联设置的多个第五移位寄存器EM2，一条第二发光控制信号线EML2与一个第五移位寄存器EM2电连接。第六栅极驱动电路160包括级联设置的多个第六移位寄存器G6，一条第二扫描信号线GL2与一个第六移位寄存器G6电连接。也就是说，第一复位晶体管T1、第二复位晶体管T3、稳压晶体管T2、第一发光控制晶体管T5和第二发光控制晶体管T6各自通过一个栅极驱动电路进行驱动。本公开的实施例，通过简化像素电路100的结构，减少显示面板1100所包括的栅极驱动电路的数量，进而降低显示面板的周边区BB的宽度，有利于显示面板1100实现窄边框。其中，图12中仅示例性地展示了与第N行像素电路100(N)电连接的一个第二移位寄存器EM1(N)、一个第三移位寄存器G3(N)、一个第五移位寄存器EM2(N)和一个第六移位寄存器G6(N)。

当然，上述多个实施例之间可以单独实施，也可以进行组合后一起实施，只要采用相同的技术思路即可，以下，仅示例性地列举两个实施例。可以理解的是，本公开的实施例不限于此，还可以考虑其他不同的实施例的组合，本公开的实施例对此不再一一列举。

示例性的，参阅图14，像素电路100不包括数据写入晶体管，且通过第一复位晶体管T1在分别在第一复位阶段D1和数据写入阶段D3向第一节点N1传输不同的电压信号。而且，第一扫描信号线GL1和第二扫描信号线GL2分别与第一栅极驱动电路110的一个第一移位寄存器G1电连接。比如，与第N行像素电路100(N)电连接的第一扫描信号线GL1(N)，与第N级第一移位寄存器G1电连接，第二扫描信号线GL2(N)与第(N+K)级第一移位寄存器G1电连接。其中N和K均为正整数。

或者，参阅图15，像素电路100不包括数据写入晶体管，且通过第一复位晶体管T1在分别在第一复位阶段D1和数据写入阶段D3向第一节点N1传输不同的电压信号。而且，第一扫描信号线GL1、第二扫描信号线GL2和第三扫描信号线GL3分别与第一栅极驱动电路110的一个第一移位寄存器G1电连接。比如，与第N行像素电路100(N)电连接的第一扫描信号线GL1(N)，与第N级第一移位寄存器G1电连接，第二扫描信号线GL2(N)与第(N+K)级第一移位寄存器G1(N+K)电连接，第三扫描信号线GL3与第(N+J)级第一移位寄存器G1(N+J)电连接。其中N、K和J均为正整数，且J的取值大于K的取值。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种显示面板，其特征在于，包括：

多行像素电路，所述多行像素电路沿第一方向排布，且均包括沿第二方向排布的多个像素电路，所述第一方向与所述第二方向相交；

第一栅极驱动电路，包括级联设置的多个第一移位寄存器，至少两个第一移位寄存器与同一行像素电路连接。

2.根据权利要求1所述的显示面板，其特征在于，

所述像素电路包括驱动晶体管、第一复位晶体管、稳压晶体管、第一电容器和第二电容器；所述驱动晶体管的控制极与第一节点电连接，第一极与第二节点电连接，第二极与第三节点电连接；所述第一复位晶体管的控制极与第一扫描信号线电连接，第一极与第一电压信号线电连接，第二极与所述第一节点电连接；稳压晶体管的控制极与第二扫描信号线电连接，第一极与第二电压信号线电连接，第二极与所述第一电容器的一个极板电连接；所述第一电容器的另一极板与所述第二节点电连接；所述第二电容器的一个极板与第一节点电连接，另一个极板与第二节点电连接；

其中，所述第一扫描信号线和所述第二扫描信号线分别与两个第一移位寄存器电连接。

3.根据权利要求2所述的显示面板，其特征在于，

与第N行像素电路电连接的第一扫描信号线，与第N级第一移位寄存器电连接；与第N行像素电路电连接的第二扫描信号线，与第(N+K)级第一移位寄存器电连接；其中，N和K均为正整数。

4.根据权利要求2所述的显示面板，其特征在于，

与第N行像素电路电连接的第一扫描信号线，与第(N－M)级第一移位寄存器电连接；与第N行像素电路电连接的第二扫描信号线，与第N级第一移位寄存器电连接；其中，N和M均为正整数。

5.根据权利要求2所述的显示面板，其特征在于，

所述像素电路还包括第一发光控制晶体管和第二复位晶体管；所述第一发光控制晶体管的控制极与第一发光控制信号线电连接，第一极与所述第二节点电连接，第二极与第四节点电连接；所述第二复位晶体管的控制极与第三扫描信号线电连接，第一极与第三电压信号线电连接，第二极与所述第四节点电连接；

所述显示面板还包括第二栅极驱动电路，所述第二栅极驱动电路包括级联设置的多个第二移位寄存器，一条第一发光控制信号线与一个第二移位寄存器电连接；

其中，所述第三扫描信号线与一个第一移位寄存器电连接，且与第N行像素电路电连接的第三扫描信号线，与第(N+J)级第一移位寄存器电连接；其中，N和J均为正整数。

6.根据权利要求5所述的显示面板，其特征在于，在与第N行像素电路电连接的第二扫描信号线，与第(N+K)级第一移位寄存器电连接的情况下，J的取值大于K的取值。

7.根据权利要求2所述的显示面板，其特征在于，

所述显示面板还包括：

第二栅极驱动电路，包括级联设置的多个第二移位寄存器，一条第一发光控制信号线与一个第二移位寄存器电连接；

第三栅极驱动电路，包括级联设置的多个第三移位寄存器，一条第三扫描信号线与一个第三移位寄存器电连接。

8.根据权利要求5～7中任一项所述的显示面板，其特征在于，

所述第二电压信号线和所述第三电压信号线被配置为传输相同的电压信号，所述第二电压信号线和所述第三电压信号线为同一条信号线；

所述稳压晶体管的第一极与所述第四节点电连接，且通过所述第二复位晶体管与所述第三电压信号线电连接。

9.根据权利要求5～7中任一项所述的显示面板，其特征在于，

所述第二电压信号线和所述第三电压信号线被配置为传输相同的电压信号，所述第二电压信号线和所述第三电压信号线为同一条信号线。

10.根据权利要求5～7中任一项所述的显示面板，其特征在于，

所述第二电压信号线和所述第三电压信号线被配置为传输不同的电压信号，所述第二电压信号线和所述第三电压信号线为不同的电压信号线。

11.根据权利要求1所述的显示面板，其特征在于，

所述像素电路包括驱动晶体管、第一复位晶体管、稳压晶体管、第一发光控制晶体管、第二复位晶体管、第一电容器和第二电容器；所述驱动晶体管的控制极与第一节点电连接，第一极与第二节点电连接，第二极与第三节点电连接；所述第一复位晶体管的控制极与第一扫描信号线电连接，第一极与第一电压信号线电连接，第二极与所述第一节点电连接；稳压晶体管的控制极与第二扫描信号线电连接，第一极与第二电压信号线电连接，第二极与所述第一电容器的一个极板电连接；所述第一电容器的另一极板与所述第二节点电连接；所述第二电容器的一个极板与第一节点电连接，另一个极板与第二节点电连接；所述第一发光控制晶体管的控制极与第一发光控制信号线电连接，第一极与所述第二节点电连接，第二极与第四节点电连接；所述第二复位晶体管的控制极与第三扫描信号线电连接，第一极与第三电压信号线电连接，第二极与所述第四节点电连接；

其中，所述第一扫描信号线和所述第三扫描信号线分别与两个第一移位寄存器电连接。

12.根据权利要求1所述的显示面板，其特征在于，

其中，所述第二扫描信号线和所述第三扫描信号线分别与两个第一移位寄存器电连接。

13.根据权利要求2～7或11～12中任一项所述的显示面板，其特征在于，

所述显示面板的一个帧周期包括第一复位阶段和数据写入阶段；

在所述第一复位阶段，所述第一移位寄存器向所述第一扫描信号线传输第一扫描信号，且所述第一电压信号线传输第一电压信号；所述第一复位晶体管被配置为在所述第一扫描信号的控制下，将所述第一电压信号传输至所述第一节点；

在所述数据写入阶段，所述第一移位寄存器向所述第一扫描信号线传输第一扫描信号，且所述第一电压信号线传输数据信号；所述第一复位晶体管被配置为在所述第一扫描信号的控制下，将所述数据信号传输至所述第一节点。

14.根据权利要求2～7或11～12中任一项所述的显示面板，其特征在于，

所述像素电路还包括数据写入晶体管，所述数据写入晶体管的控制极与第四扫描信号线电连接，第一极与数据线电连接，第二极与所述第一节点电连接；

所述显示面板还包括第四栅极驱动电路，所述第四栅极驱动电路包括级联设置的多个第四移位寄存器，一条第四扫描信号线与一个第四移位寄存器电连接。

15.根据权利要求14所述的显示面板，其特征在于，所述显示面板的一个帧周期包括第一复位阶段和数据写入阶段；

在所述数据写入阶段，所述第四移位寄存器向所述第四扫描信号线传输第四扫描信号，且所述数据线传输数据信号；所述数据写入晶体管被配置为在所述第四扫描信号的控制下，将所述数据信号传输至所述第一节点。

16.根据权利要求2～7或11～12中任一项所述的显示面板，其特征在于，

所述像素电路还包括第二发光控制晶体管，所述第二发光控制晶体管的控制极与第二发光控制信号线电连接，第一极与第四电压信号线电连接，第二极与所述第三节点电连接；

所述显示面板还包括第五栅极驱动电路，所述第五栅极驱动电路包括级联设置的多个第五移位寄存器，一个第五移位寄存器与至少一条第二发光控制信号线电连接，且一行像素电路与一个第五移位寄存器电连接。

17.一种显示装置，其特征在于，包括：

如权利要求1～16中任一项中所述的显示面板；

驱动电路板，与所述显示面板电连接，被配置为向所述显示面板传输控制信号。