CN117849585A - 半导体芯片的测试结构及测试方法 - Google Patents
半导体芯片的测试结构及测试方法 Download PDFInfo
- Publication number
- CN117849585A CN117849585A CN202410010686.6A CN202410010686A CN117849585A CN 117849585 A CN117849585 A CN 117849585A CN 202410010686 A CN202410010686 A CN 202410010686A CN 117849585 A CN117849585 A CN 117849585A
- Authority
- CN
- China
- Prior art keywords
- test
- pad
- hot spot
- grid
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 112
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000010998 test method Methods 0.000 title abstract description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000004458 analytical method Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004971 IR microspectroscopy Methods 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种半导体芯片的测试结构及测试方法。半导体芯片具有栅极和源极；半导体芯片的测试结构包括：栅极焊盘，通过栅引线电性连接至所有栅极，栅引线包括至少一栅总线以及多个栅支线，栅总线自栅极焊盘引出，每一栅极通过一栅支线连接至栅总线；源极焊盘，电性连接至所有源极；测试焊盘，通过测试引线连接至栅总线。上述技术方案通过在测试结构内增设连接至栅总线的测试焊盘，用于对栅极焊盘及测试焊盘分别加压进行两次热点信号采集，并通过两次热点信号的位置是否均位于栅极焊盘处判定栅极焊盘是否为芯片失效位置，省去了繁杂的物理分析，该测试结构可以简化测试方法，能够提高功率芯片缺陷定位的成功率，具有较高的实际应用价值。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种半导体芯片的测试结构及测试方法。
背景技术
锁相红外显微镜系统(Thermal)和激光诱导电阻变化系统(OBIRCH)是半导体失效分析和缺陷定位的常用的手段。锁相红外显微镜系统发光显微镜(Emission Microscope)利用高灵敏度的锑化铟探测器(InSb Detector)侦测芯片在通电状态下，缺陷位置产生出的热辐射分布，从而定位出失效所在位置。OBIRCH则是以激光束在集成电路(IntegratedCircuit，简称IC)表面扫描，激光束的部分能量被IC吸收转化为热量，造成被扫瞄区域温度变化，若IC金属互联机中存在缺陷或者空洞，这些区域附近的热量传导不同于其它的完整区域，则该区引起的温度变化会不同，从而造成金属电阻值改变。
锁相红外显微镜系统和激光诱导电阻变化系统技术应用之一就是在芯片短路失效分析。但是锁相红外显微镜系统和激光诱导电阻变化系统这两项技术在对于功率芯片栅氧短路失效较严重的芯片，会存在热点位置处于固定的栅极焊盘(Gate Pad)和栅极(Gate)走线上。对于锁相红外显微镜系统而言，是因为栅极焊盘和栅极走线上的电流密度更大，热辐射更强，进而影响判断热点位置。
因此，如何判断芯片短路失效位置，是目前需要解决的问题。
发明内容
本发明所要解决的技术问题是如何判断芯片短路失效位置，提供一种半导体芯片的测试结构及测试方法。
为了解决上述问题，本发明提供了一种半导体芯片的测试结构，所述半导体芯片具有多个栅极和多个源极；所述结构包括：栅极焊盘，通过栅引线电性连接至所有所述栅极，所述栅引线包括至少一栅总线以及多个栅支线，所述栅总线自所述栅极焊盘引出，每一所述栅极通过一所述栅支线连接至所述栅总线；源极焊盘，电性连接至所有所述源极；测试焊盘，通过测试引线连接至所述栅总线。
在一些实施例中，所述栅引线以及所述测试引线均采用金属走线。
在一些实施例中，所有所述栅总线形成于同一金属层且相互串联。
在一些实施例中，所述测试焊盘通过测试引线连接至所有所述栅总线中位于最外圈的所述栅总线上。
在一些实施例中，所述栅极焊盘、所述源极焊盘以及所述测试焊盘均分布于所述半导体芯片的表面。
为了解决上述问题，本发明提供了一种半导体芯片的测试方法，采用本发明所述的半导体芯片的测试结构，所述方法包括如下步骤：在所述栅极焊盘处施加第一测试电压、在所述源极焊盘处施加第二测试电压，进行第一次热点信号采集；判断第一次热点信号采集是否在所述栅极焊盘处采集到热点信号；若第一次热点信号采集在所述栅极焊盘处采集到热点信号，则在所述测试焊盘处施加第三测试电压、在所述源极焊盘处施加所述第二测试电压，进行第二次热点信号采集；判断第二次热点信号采集是否在所述栅极焊盘处采集到热点信号；若第二次热点信号采集在所述栅极焊盘处采集到热点信号，则判定所述栅极焊盘处为芯片失效位置。
在一些实施例中，若第二次热点信号采集未在所述栅极焊盘处采集到热点信号，则判定所述栅极焊盘处为非芯片失效位置。
在一些实施例中，所述第一测试电压与所述第三测试电压相同。
在一些实施例中，所述第二测试电压为0V。
在一些实施例中，所述第一次热点信号采集以及所述第二次热点信号采集采用锁相红外显微镜系统或激光诱导电阻变化系统进行热点信号采集。
上述技术方案通过在测试结构内增设连接至栅总线的测试焊盘，用于对栅极焊盘及测试焊盘分别加压进行两次热点信号采集，并通过两次热点信号的位置是否均位于栅极焊盘处判定栅极焊盘是否为芯片失效位置，省去了繁杂的物理分析，采用本实施例提供的测试结构可以简化测试方法，能够提高功率芯片缺陷定位的成功率，具有较高的实际应用价值。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
附图说明
为了更清楚地说明本发明具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简要介绍。显而易见地，下面描述中的附图仅是本发明的一些具体实施方式，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明所述半导体芯片的测试结构的一实施例的结构示意图。
图2为本发明所述半导体芯片的测试结构的一实施例的膜层剖视图。
图3为本发明所述半导体芯片的测试结构的一实施例的等效电路图。
图4为本发明所述半导体芯片的测试方法的一实施例的步骤流程图。
具体实施方式
下面将结合附图对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请一并参阅图1～图3，其中，图1为本发明所述半导体芯片的测试结构的一实施例的结构示意图，图2为本发明所述半导体芯片的测试结构的一实施例的膜层剖视图，图3为本发明所述半导体芯片的测试结构的一实施例的等效电路图。
如图1～图3所示，所述半导体芯片10具有多个栅极11和多个源极12；所述半导体芯片的测试结构包括：栅极焊盘21、源极焊盘22、测试焊盘23。所述栅极焊盘21通过栅引线24电性连接至所有所述栅极11，所述栅引线24包括至少一栅总线241以及多个栅支线242，所述栅总线241自所述栅极焊盘21引出，每一所述栅极11通过一所述栅支线242连接至所述栅总线241。所述源极焊盘22电性连接至所有所述源极12。所述测试焊盘23通过测试引线25连接至所述栅总线241。
本实施例通过在测试结构内增设连接至栅总线的测试焊盘，用于对栅极焊盘及测试焊盘分别加压进行两次热点信号采集，并通过两次热点信号的位置是否均位于栅极焊盘处判定栅极焊盘是否为芯片失效位置，省去了繁杂的物理分析，采用本实施例提供的测试结构可以简化测试方法，能够提高功率芯片缺陷定位的成功率，具有较高的实际应用价值。
在一些实施例中，所述栅引线24以及所述测试引线25均采用金属走线，如通过图形化金属铜、金属钨以及铜钨合金等材料形成的金属层而获得。
在一些实施例中，所有所述栅总线241形成于同一金属层且相互串联。在一些实施例中，所述栅极焊盘21与所有所述栅总线241可以由同一金属层图形化形成，且所有所述栅总线241均连接至所述栅极焊盘21。需要注意的是，图2中位于右侧的所述栅总线241也连接至所述栅极焊盘21，图2所示的膜层剖视图中未示出。
在一些实施例中，所述测试焊盘23通过测试引线25连接至所有所述栅总线241中位于最外圈的所述栅总线241上。
在一些实施例中，所述栅极焊盘21、所述源极焊盘22以及所述测试焊盘23均分布于所述半导体芯片10的表面，方便对所述栅极焊盘21、所述源极焊盘22以及所述测试焊盘23施加电压进行芯片测试。
基于同一发明构思，本发明一实施例还提供了一种半导体芯片的测试方法。
请参阅图4，其为本发明所述半导体芯片的测试方法的一实施例的步骤流程图。如图4所示，本发明提供了一种半导体芯片的测试方法，采用本发明图1～图3所述的半导体芯片的测试结构，所述方法包括如下步骤：步骤S41，在所述栅极焊盘处施加第一测试电压、在所述源极焊盘处施加第二测试电压，进行第一次热点信号采集；步骤S42，判断第一次热点信号采集是否在所述栅极焊盘处采集到热点信号；步骤S43，若第一次热点信号采集在所述栅极焊盘处采集到热点信号，则在所述测试焊盘处施加第三测试电压、在所述源极焊盘处施加所述第二测试电压，进行第二次热点信号采集；步骤S44，判断第二次热点信号采集是否在所述栅极焊盘处采集到热点信号；步骤S45，若第二次热点信号采集在所述栅极焊盘处采集到热点信号，则判定所述栅极焊盘处为芯片失效位置。
请参考图1～图3以及步骤S41，在所述栅极焊盘21处施加第一测试电压V1、在所述源极焊盘22处施加第二测试电压V2，进行第一次热点信号采集。如图1～图3所示，当同一晶体管的所述栅极11与所述源极12之间出现缺陷(Defect)时，所述栅极11与所述源极12之间导通，形成如图3所示的等效电阻31。每一组具有缺陷的所述栅极11与所述源极12形成通路，可以等效为包含一等效电阻31的支路，多组具有缺陷的所述栅极11与所述源极12形成多组并联支路，并在所述栅总线241处汇合。在一些实施例中，所述第一测试电压V1为正电压，所述第二测试电压为0V。
请参考图1～图3以及步骤S42，判断第一次热点信号采集是否在所述栅极焊盘21处采集到热点信号。在一些实施例中，所述第一次热点信号采集采用锁相红外显微镜系统或激光诱导电阻变化系统进行热点信号采集。由于多个所述支路形成并联电路并在所述栅总线241处汇合，而所有所述栅总线241均串联至所述栅极焊盘21处，故流过所述栅极焊盘21处的电流最大。因此，当第一次热点信号采集在所述栅极焊盘21处采集到热点信号时，对于半导体芯片的短路失效测试无法仅通过采用锁相红外显微镜系统或激光诱导电阻变化系统采集所述第一热点信号的位置判断第一热点信号的位置是否短路失效，需要通过所述测试焊盘23进一步补充测试。
请参考图1～图3以及步骤S43，若第一次热点信号采集在所述栅极焊盘21处采集到热点信号，则在所述测试焊盘23处施加第三测试电压V3、在所述源极焊盘22处施加所述第二测试电压V2，进行第二次热点信号采集。在一些实施例中，所述第三测试电压V3与第一测试电压V1相同，所述第二测试电压为0V。
在一些实施例中，当在所述测试焊盘23处施加第三测试电压V3、在所述源极焊盘22处施加第二测试电压V2时，多个所述支路31形成并联电路并且在所述测试支路25处汇合，流过所述测试支路25及所述测试焊盘23处的电流最大。也即，新增的所述测试支路25及所述测试焊盘23，可以分散所述栅极焊盘21处的电流密度，以辅助判断芯片失效位置。
在一些实施例中，所述第二次热点信号采集采用锁相红外显微镜系统或激光诱导电阻变化系统进行热点信号采集。
请参考图1～图3以及步骤S44，判断第二次热点信号采集是否在所述栅极焊盘处采集到热点信号。
请参考图1～图3以及步骤S45，若第二次热点信号采集在所述栅极焊盘21处采集到热点信号，则判定所述栅极焊盘21处为芯片失效位置。由于多个所述支路形成并联电路，并且在所述测试支路25处汇合，流过所述测试支路25及所述测试焊盘23处的电流最大，因此理论上来讲，所述第二次热点信号采集所采集到的热点信号的位置应当位于所述测试支路25及所述测试焊盘23处。若第二次热点信号采集仍在所述栅极焊盘21处采集到热点信号，则说明所述栅极焊盘21处为芯片失效位置，因此可以通过第二次热点信号采集所采集到的热点信号的位置判断所述栅极焊盘21处是否为芯片失效位置。
在一些实施例中，若第二次热点信号采集未在所述栅极焊盘21处采集到热点信号，则判定所述栅极焊盘21处为非芯片失效位置。若所述第二次热点信号采集未在所述栅极焊盘21处采集到热点信号，则说明检测到第一次热点信号采集时在所述栅极焊盘21及所述栅总线241处采集到热点信号仅仅是因为所述栅极焊盘21处为并联电路汇总处电流较大，并非短路失效。
上述技术方案通过在测试结构内设置测试焊盘，对栅极焊盘及测试焊盘分别加压进行两次热点信号采集，并通过两次热点信号的位置是否均位于栅极焊盘处判定栅极焊盘是否为芯片失效位置，省去了繁杂的物理分析，测试方法简单，能够提高功率芯片缺陷定位的成功率，具有较高的实际应用价值。
应注意到，在说明书中对“一实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其它实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。
通常，可以至少部分地从上下文中的用法理解术语。例如，如在本文中所使用的术语“一个或多个”至少部分取决于上下文，可以用于以单数意义描述任何特征、结构或特性，或可以用于以复数意义描述特征、结构或特征的组合。类似地，至少部分取决于上下文，诸如“一”、“某一”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在表达一组排他性的因素，而是可以替代地，同样至少部分地取决于上下文，允许存在不一定明确描述的其它因素。在本说明书中也应当注意的是，“连接/耦接”不仅指一个部件与另一个部件直接耦接，也指一个部件通过中间部件与另一个部件间接地耦接。
需要说明的是，本发明的文件中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。另外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本发明的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见即可。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种半导体芯片的测试结构，所述半导体芯片具有多个栅极和多个源极；
其特征在于，所述结构包括：
栅极焊盘，通过栅引线电性连接至所有所述栅极，所述栅引线包括至少一栅总线以及多个栅支线，所述栅总线自所述栅极焊盘引出，每一所述栅极通过一所述栅支线连接至所述栅总线；
源极焊盘，电性连接至所有所述源极；
测试焊盘，通过测试引线连接至所述栅总线。
2.根据权利要求1所述的半导体芯片的测试结构，其特征在于，所述栅引线以及所述测试引线均采用金属走线。
3.根据权利要求1所述的半导体芯片的测试结构，其特征在于，所有所述栅总线形成于同一金属层且相互串联。
4.根据权利要求1所述的半导体芯片的测试结构，其特征在于，所述测试焊盘通过测试引线连接至所有所述栅总线中位于最外圈的所述栅总线上。
5.根据权利要求1所述的半导体芯片的测试结构，其特征在于，所述栅极焊盘、所述源极焊盘以及所述测试焊盘均分布于所述半导体芯片的表面。
6.一种半导体芯片的测试方法，其特征在于，采用权利要求1～5任一项所述的半导体芯片的测试结构，所述方法包括如下步骤：
在所述栅极焊盘处施加第一测试电压、在所述源极焊盘处施加第二测试电压，进行第一次热点信号采集；
判断第一次热点信号采集是否在所述栅极焊盘处采集到热点信号；
若第一次热点信号采集在所述栅极焊盘处采集到热点信号，则在所述测试焊盘处施加第三测试电压、在所述源极焊盘处施加所述第二测试电压，进行第二次热点信号采集；
判断第二次热点信号采集是否在所述栅极焊盘处采集到热点信号；
若第二次热点信号采集在所述栅极焊盘处采集到热点信号，则判定所述栅极焊盘处为芯片失效位置。
7.根据权利要求6所述的方法，其特征在于，若第二次热点信号采集未在所述栅极焊盘处采集到热点信号，则判定所述栅极焊盘处为非芯片失效位置。
8.根据权利要求6所述的方法，其特征在于，所述第三测试电压与第一测试电压相同。
9.根据权利要求6所述的方法，其特征在于，所述第二测试电压为0V。
10.根据权利要求6所述的方法，其特征在于，所述第一次热点信号采集以及所述第二次热点信号采集采用锁相红外显微镜系统或激光诱导电阻变化系统进行热点信号采集。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410010686.6A CN117849585A (zh) | 2024-01-03 | 2024-01-03 | 半导体芯片的测试结构及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410010686.6A CN117849585A (zh) | 2024-01-03 | 2024-01-03 | 半导体芯片的测试结构及测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117849585A true CN117849585A (zh) | 2024-04-09 |
Family
ID=90541388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410010686.6A Pending CN117849585A (zh) | 2024-01-03 | 2024-01-03 | 半导体芯片的测试结构及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117849585A (zh) |
-
2024
- 2024-01-03 CN CN202410010686.6A patent/CN117849585A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100263258B1 (ko) | 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 및 실리콘 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 | |
| NL1013204C2 (nl) | Inrichting voor het lokaliseren van productiefouten in een fotovolta´sch element. | |
| JP4683869B2 (ja) | 半導体デバイスの故障診断方法と装置 | |
| Hamamura et al. | An advanced defect-monitoring test structure for electrical screening and defect localization | |
| US5248936A (en) | Semiconductor integrated circuit and a method of testing the same | |
| KR20000023498A (ko) | 반도체 장치에 대한 비파괴 검사 방법 및 장치 | |
| KR101878993B1 (ko) | 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치 | |
| CN1896754A (zh) | 对电路器件进行不加电测试的方法和装置 | |
| Chen et al. | Localization and detection of bond wire faults in multichip IGBT power modules | |
| CN206584011U (zh) | 一种检测金属线短路的测试结构 | |
| JP4194969B2 (ja) | 自動伝送ラインパルスシステム | |
| JPH06109797A (ja) | 接続検査のための装置と方法 | |
| US5111137A (en) | Method and apparatus for the detection of leakage current | |
| CN105118798A (zh) | 电迁移测试结构及测试方法 | |
| CN105092995A (zh) | 芯片中静态电流失效器件的检测方法和装置 | |
| US20130087788A1 (en) | Detection method for semiconductor integrated circuit device, and semiconductor integrated circuit device | |
| EP0773445A2 (en) | Inspection apparatus of conductive patterns | |
| CN117849585A (zh) | 半导体芯片的测试结构及测试方法 | |
| CN102005400B (zh) | 失效检测方法以及失效检测装置 | |
| JPH0734450B2 (ja) | 集積回路の欠陥許容電力分配ネットワークおよびその方法 | |
| Glowacki et al. | Characterization of thermoelectric devices in ICs as stimulated by a scanning laser beam | |
| Wolff et al. | A new approach for detection of aging of power modules by evaluation of the magnetic field | |
| US6628126B2 (en) | Optical voltage measurement circuit and method for monitoring voltage supplies utilizing imaging circuit analysis | |
| JP3055487B2 (ja) | 半導体集積回路 | |
| Tan et al. | Fault localization using infra-red lock-in thermography for SOI-based advanced microprocessors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |