CN117837163A - 信号处理电路 - Google Patents

Abstract

信号处理电路包括：从对象信号除去噪声的滤波电路；和控制滤波电路的控制部。滤波电路包括：CMOS开关，其是具有相互不同的沟道型的第一MOSFET和第二MOSFET，包含并联连接的第一MOSFET和第二MOSFET；和电连接至CMOS开关的输出与接地电位之间的电容器。控制部在第一MOSFET为接通状态的第1状态与第一MOSFET为断开状态第二MOSFET为接通状态的第2状态之间切换CMOS开关的状态。第二MOSFET的接通电阻值大于第一MOSFET的接通电阻值。

Description

信号处理电路

技术领域

本发明涉及信号处理电路。

背景技术

在摄像装置中，有时为了降低像素电路中的噪声而设置低通滤波器。例如，在专利文献1中，记载有具备包含电阻元件、与电阻元件并联设置的开关以及取样保持电路的低通滤波器和切换开关的控制电路的摄像装置。在该摄像装置中，为了缩短取样所需的时间，通过在利用取样保持电路进行取样的途中将开关从接通状态切换为断开状态，提高低通滤波器的时间常数。

现有技术文献

专利文献

专利文献1：日本特开2015-198263号公报

发明内容

发明所要解决的问题

为了实现能够充分除去噪声的截止频率，电阻元件的尺寸越来越大。例如，在专利文献1中记载的摄像装置中，相对于像素间的间距电阻元件的尺寸在变大。因此，期待能够在降低电路规模的同时对滤波电路的时间常数进行切换的电路结构。

本发明说明能够在降低电路规模的同时对滤波电路的时间常数进行切换的信号处理电路。

用于解决问题的方式

本发明的一个方面所涉及的信号处理电路包括：从对象信号除去噪声的滤波电路；和控制滤波电路的控制部。滤波电路包括：CMOS开关，其是具有相互不同的沟道型的第一MOSFET和第二MOSFET，包含并联连接的第一MOSFET和第二MOSFET；和电连接至CMOS开关的输出与接地电位之间的电容器。控制部在第一MOSFET为接通状态的第1状态与第一MOSFET为断开状态且第二MOSFET为接通状态的第2状态之间切换CMOS开关的状态。第二MOSFET的接通电阻值大于第一MOSFET的接通电阻值。

在该信号处理电路中，由CMOS开关和电容器构成低通滤波器。第二MOSFET的接通电阻值大于第一MOSFET的接通电阻值，因此第2状态下的CMOS开关的电阻值也大于第1状态下的CMOS开关的电阻值。因此，能够通过在第1状态与第2状态之间切换CMOS开关的状态，实现滤波电路的时间常数的切换。其结果是，因为能够省略电阻元件，所以能够在降低电路规模的同时对滤波电路的时间常数进行切换。

控制部也可以在电容器根据对象信号充电的途中，将CMOS开关的状态从第1状态切换为第2状态。在这种情况下，在电容器根据对象信号充电的途中，滤波电路的时间常数从小的值切换为大的值。因此，能够在从对象信号除去噪声的同时缩短稳定时间(settlingtime)。

上述信号处理电路也可以还包括通过被照射光而产生并蓄积电荷的受光元件和将滤波电路的输出信号放大的放大电路。滤波电路也可以作为对象信号接收与由受光元件蓄积的电荷相应的信号。在这种情况下，滤波电路设置在受光元件与放大电路之间。因此，对象信号中包含的噪声在被放大电路放大之前被滤波电路除去，因此能够有效地除去噪声。

上述信号处理电路也可以还包括通过被照射光而产生并蓄积电荷的受光元件；和通过将与由受光元件蓄积的电荷相应的信号放大而生成对象信号，将对象信号向滤波电路供给的放大电路。在这种情况下，滤波电路设置放大电路的后级。因此，能够利用放大电路驱动滤波电路。

放大电路也可以包括设定对象信号的复位电平的设定电路。第一MOSFET的电阻值和第二MOSFET的电阻值能够随CMOS开关的输入电压(对象信号的电压值)变动。因此，能够通过适当地设定复位电平，使第1状态下的CMOS开关的电阻值和第2状态下的CMOS开关的电阻值成为所期望的值。

上述信号处理电路也可以还包括设定对象信号的复位电平的设定电路。第一MOSFET的电阻值和第二MOSFET的电阻值能够随CMOS开关的输入电压(对象信号的电压值)变动。因此，能够通过适当地设定复位电平，使第1状态下的CMOS开关的电阻值和第2状态下的CMOS开关的电阻值成为所期望的值。

设定电路也可以以使得对象信号的电压在第二MOSFET的接通电阻值大于第一MOSFET的接通电阻值的范围变动的方式，设定复位电平。在这种情况下，第1状态下的CMOS开关的电阻值与第2状态下的CMOS开关的电阻值之间的大小关系确定，因此能够可靠地实现滤波电路的时间常数的切换。

第1状态也可以是第一MOSFET和第二MOSFET均为接通状态的状态。在这种情况下，第1状态下的CMOS开关的电阻值小于仅第一MOSFET为接通状态的情况下的CMOS开关的电阻值。因此，能够进一步减小CMOS开关为第1状态的情况下的滤波电路的时间常数。

第一MOSFET也可以为p沟道型MOSFET。第二MOSFET也可以为n沟道型MOSFET。随着CMOS开关的输入电压变大，具有p沟道型MOSFET的电阻值变小，n沟道型MOSFET的电阻值变大的趋势。因此，能够在CMOS开关的输入电压为高电压的情况下，更可靠地实现滤波电路的时间常数的切换。

第一MOSFET也可以为n沟道型MOSFET。第二MOSFET也可以为p沟道型MOSFET。在该结构中，能够在CMOS开关的输入电压为低电压的情况下，更可靠地实现滤波电路的时间常数的切换。

発明的效果

根据本发明，能够在降低电路规模的同时对滤波电路的时间常数进行切换。

附图说明

图1是表示第1实施方式所涉及的信号处理电路的电路结构的图。

图2是用于说明由图1所示的设定电路设定的复位电平的图。

图3是用于说明图1所示的浮动扩散节点(floating diffusion node)的电压的图。

图4是表示图1所示的源跟随器电路的输入输出特性的图。

图5是用于说明图1所示的CMOS开关的电阻值的图。

图6是表示图1所示的信号处理电路的动作的一部分的时序图。

图7是用于说明图1所示的列电路中的稳定时间的图。

图8是表示第2实施方式所涉及的信号处理电路的电路结构的图。

图9是表示像素电路的变形例的图。

图10是用于说明于图9所示的设定电路设定的复位电平的图。

图11是用于说明图9所示的浮动扩散节点的电压的图。

图12是表示图9所示的源跟随器电路的输入输出特性的图。

图13是表示监视电路的电路结构的一个例子的图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。另外，在附图的说明中，对相同的要素标注相同的附图标记，省略重复的说明。

(第1实施方式)

参照图1～图5，说明第1实施方式所涉及的信号处理电路的结构。图1是表示第1实施方式所涉及的信号处理电路的电路结构的图。图2是用于说明由图1所示的设定电路设定的复位电平的图。图3是用于说明图1所示的浮动扩散节点的电压的图。图4是表示图1所示的源跟随器电路的输入输出特性的图。图5是用于说明图1所示的CMOS(ComplementaryMetal Oxide Semiconductor：互补金属氧化物半导体)开关的电阻值的图。

图1所示的信号处理电路1适用于摄像装置。摄像装置能够在低照度下使用。作为摄像装置的例子，能够列举拉曼光谱用的摄像装置。信号处理电路1包括像素电路10、列电路20和控制部(controller)50。另外，摄像装置具有M行N列地2维排列的像素阵列，不过使用着眼于1个像素的信号处理电路1的电路结构进行说明。M和N为2以上的整数。

像素电路10是生成与光的照射量相应的输出电压Vpix的电路。像素电路10对应像素阵列中包含的1个像素。像素电路10包括受光元件11、晶体管12、设定电路13和源跟随器电路14。

受光元件11是通过被照射光而产生电荷的元件。作为受光元件11的例子，能够列举光电二极管。受光元件11的阳极与接地电位电连接。在受光元件11产生的电荷蓄积于未图示的寄生电容中。另外，2个电路单元“电连接”，不仅是2个电路单元通过配线等直接连接，还能够包括2个电路单元经由其它电路单元间接地连接。

晶体管12是用于传输由受光元件11蓄积的电荷的电路元件。晶体管12例如，是n沟道型MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。晶体管12的漏极与受光元件11的阴极电连接。晶体管12的源极与节点N1电连接。节点N1是浮动扩散节点。对晶体管12的栅极，供给传输信号TX。通过向晶体管12的栅极供给高电平的传输信号TX，晶体管12成为接通状态，受光元件11中蓄积的电荷被从晶体管12的源极输出。

设定电路13是用于设定输出电压Vpix的复位电平的电路。设定电路13通过设定节点电压Vfd的复位电平，设定输出电压Vpix的复位电平。节点电压Vfd是节点N1的电压。设定电路13包含晶体管15。晶体管15例如是n沟道型MOSFET。晶体管15的漏极设定为复位电位Vr。晶体管15的源极与节点N1电连接。对晶体管15的栅极，供给复位信号Pix＿reset。通过对晶体管15的栅极供给高电平的脉冲状的复位信号Pix＿reset，在复位信号Pix＿reset为高电平的期间(复位期间)，进行节点电压Vfd的复位动作。在复位动作中，晶体管15成为接通状态，节点电压Vfd被设定成复位电平。

如图2所示，节点电压Vfd的复位电平小于复位电位Vr。具体而言，因为由于晶体管15接通成为状态而晶体管15的源极电压(即，节点电压Vfd)上升，所以晶体管15的栅极/源极间电压Vgs下降。如此，则会在晶体管15的漏极/源极间电压Vds成为0之前，晶体管15的栅极/源极间电压Vgs变得小于晶体管15的阈值电压Vthn。因此，复位电流(＝β×(Vgs-Vthn)×Vds)成为0。增益系数β是依赖于晶体管15的工艺的值。

在即，晶体管15的源极电压变得与晶体管15的漏极电压(即，复位电位Vr)相等之前，节点电压Vfd的变动停止。其结果是，节点电压Vfd在复位期间变动至从复位电位Vr减去阈值电压Vthn而得到的电位。进一步，在复位期间结束、晶体管15从接通状态切换为断开状态时，受到时钟馈通成分和电荷注入的影响，节点电压Vfd进一步下降。由此，节点电压Vfd被设定为复位电平。

如图3所示，在晶体管12为接通状态的情况下，节点电压Vfd随着所蓄积的电荷量增加而从复位电平开始下降。

源跟随器电路14是通过放大节点电压Vfd而生成输出电压Vpix的电路。源跟随器电路14包含晶体管16和晶体管17。晶体管16、17例如是n沟道型MOSFET。晶体管16的漏极与供给电源电压Vdd的电源线电连接。晶体管16的栅极与节点N1电连接。晶体管16的源极与晶体管17的漏极相互电连接，并与列信号线Lc电连接。晶体管17的源极与接地电位电连接。对晶体管17的栅极，供给偏置电压。晶体管17作为负载晶体管发挥作用。供给给晶体管16的栅极的节点电压Vfd被放大，从晶体管16的源极向列信号线Lc输出输出电压Vpix。

源跟随器电路14具有图4所示的输入输出特性。图4的横轴表示输入电压(节点电压Vfd)，图4的纵轴表示输出电压Vpix。在源跟随器电路14，作为输入电压输入节点电压Vfd。如上所述，节点电压Vfd与所蓄积的电荷量相应地从复位电平开始减少。在节点电压Vfd变动的范围内，源跟随器电路14的输入电压与输出电压具有正比例的关系。即，输出电压Vpix通过在节点电压Vfd乘以规定的放大率来获得。随着节点电压Vfd从减少，输出电压Vpix也减少。换言之，输出电压Vpix是与由受光元件11蓄积的电荷相应的信号。

另外，像素电路10也可以在晶体管16的源极与列信号线Lc之间进一步包含行选择用的晶体管。

列电路20是从像素电路10接收对象信号(输出电压Vpix)，进行对象信号的放大和噪声除去的电路。列电路20按像素阵列的每个列设置。即，属于相同列的M个像素电路10通过同一列信号线Lc与1个列电路20共同地连接。列电路20包括滤波电路21、放大电路22、取样保持电路23和取样保持电路24。

滤波电路21是从对象信号除去噪声的电路。在本实施方式中，作为对象信号从像素电路10接收输出电压Vpix。滤波电路21构成低通滤波器。滤波电路21包含CMOS开关25和电容器26。CMOS开关25具有端子25a和端子25b。端子25a与列信号线Lc电连接。端子25b与电容器26的一端电连接，并且与后级的放大电路22电连接。CMOS开关25包含晶体管27(第一MOSFET)和晶体管28(第二MOSFET)。

晶体管27与晶体管28是具有相互不同的沟道型的MOSFET。在本实施方式中，晶体管27为p沟道型MOSFET，晶体管28为n沟道型MOSFET。晶体管27与晶体管28并联连接。具体而言，晶体管27的源极与晶体管28的漏极相互电连接，并且与端子25a电连接。晶体管27的漏极与晶体管28的源极相互电连接，并且与端子25b电连接。

对晶体管27的栅极，供给选择信号P＿sel。对晶体管28的栅极，供给选择信号N＿sel。通过对晶体管27的栅极供给低电平的选择信号P＿sel，晶体管27成为接通状态。通过对晶体管27的栅极供给高电平的选择信号P＿sel，晶体管27成为断开状态。通过对晶体管28的栅极供给高电平的选择信号N＿sel，晶体管28成为接通状态。通过对晶体管28的栅极供给低电平的选择信号N＿sel，晶体管28成为断开状态。

晶体管27的接通电阻值Rp和晶体管28的接通电阻值Rn具有图5所示的特性。图5的横轴表示输入电压(单位：V)，图5的纵轴表示电阻值(单位：Ω)。如图5所示，接通电阻值Rp和接通电阻值Rn随CMOS开关25的输入电压Vin变动。随着输入电压Vin变大，接通电阻值Rp变小。另一方面，随着输入电压Vin变大，接通电阻值Rn变大。

具体而言，至输入电压Vin达到1.7V左右为止，随着输入电压Vin变大，接通电阻值Rp急速减少。当输入电压Vin超过1.7V时，随着输入电压Vin变大，接通电阻值Rp缓慢减少。至输入电压Vin达到1.7V左右为止，随着输入电压Vin变大，接通电阻值Rn缓慢增加。当输入电压Vin超过1.7V时，随着输入电压Vin变大，接通电阻值Rn急速增加。接通电阻值Rp与接通电阻值Rn的合成电阻值不依赖于输入电压Vin地为大致固定的值(约2000Ω)。

在晶体管27和晶体管28均为断开状态的情况下，CMOS开关25成为断路状态。断路状态是端子25a与端子25b电分离的状态。在晶体管27和晶体管28的至少一个晶体管为接通状态的情况下，CMOS开关25成为导通状态。导通状态是端子25a与端子25b电连接的状态。导通状态下的CMOS开关25的电阻值Rc随晶体管27和晶体管28的状态变化。在晶体管27为接通状态，晶体管28为断开状态的情况下，电阻值Rc为接通电阻值Rp。在晶体管27为断开状态，晶体管28为接通状态的情况下，电阻值Rc为接通电阻值Rn。在晶体管27和晶体管28均为接通状态的情况下，电阻值Rc为接通电阻值Rp与接通电阻值Rn的合成电阻值。

在本实施方式中，CMOS开关25以导通状态使用，在电阻值Rc低的状态(低电阻状态；第1状态)与电阻值Rc高的状态(高电阻状态；第2状态)之间切换。在本实施方式中，输入电压Vin为输出电压Vpix。输入电压Vin的变动范围的下限值大于接通电阻值Rn与接通电阻值Rp成为相同的电阻值的电压(在图5所示的例子中为1.7V左右)。在该变动范围内，接通电阻值Rn大于接通电阻值Rp，接通电阻值Rp与接通电阻值Rn的合成电阻值分别小于接通电阻值Rp和接通电阻值Rn。因此，低电阻状态通过将晶体管27和晶体管28均设定为接通状态来实现。高电阻状态通过将晶体管27设定为断开状态，将晶体管28设定为接通状态来实现。另外，以使得输入电压Vin的变动范围成为上述范围的方式，设定复位电位Vr。换言之，设定电路13以使得输出电压Vpix在接通电阻值Rn大于接通电阻值Rp的范围变动的方式，设定输出电压Vpix的复位电平。

电容器26电连接至CMOS开关25的端子25b与接地电位之间。另外，滤波电路21的时间常数是电阻值Rc与电容器26的电容值的积。

放大电路22是放大滤波电路21的输出信号的电路。放大电路22包括放大器31、电容器32、电容器33和开关34。放大器31具有反相输入端子、非输入反相端子和输出端子。放大器31的非反相输入端子设定为基准电位Vref。放大器31的反相输入端子经由电容器32与滤波电路21的输出电连接。

电容器33电连接至放大器31的反相输入端子与输出端子之间。开关34电连接至放大器31的反相输入端子与输出端子之间。开关34根据复位信号Amp＿reset在接通状态与断开状态之间切换。通过对开关34供给高电平的复位信号Amp＿reset，开关34成为接通状态。通过对开关34供给低电平的复位信号Amp＿reset，开关34成为断开状态。另外，放大电路22的放大率(增益)通过将电容器32的电容值除以电容器33的电容值来求取。

取样保持电路23是用于保持放大电路22的输出信号的复位电平的电路。取样保持电路23包括开关35和电容器36。电容器36的一端通过开关35与放大器31的输出端子电连接。电容器36的另一端与接地电位电连接。开关35根据切换信号phi1在接通状态与断开状态之间切换。通过对开关35供给高电平的切换信号phi1，开关35成为接通状态。通过对开关35供给低电平的切换信号phi1，开关35成为断开状态。在开关35为接通状态的情况下，电容器36通过放大电路22的输出信号被充电。

取样保持电路24是用于保持放大电路22的输出信号的电路。取样保持电路24包括开关37和电容器38。电容器38的一端经由开关37与放大器31的输出端子电连接。电容器38的另一端与接地电位电连接。开关37根据切换信号phi2在接通状态与断开状态之间切换。通过对开关37供给高电平的切换信号phi2，开关37成为接通状态。通过对开关37供给低电平的切换信号phi2，开关37成为断开状态。在开关37为接通状态的情况下，电容器38通过放大电路22的输出信号被充电。另外，电容器36的电容值与电容器38的电容值彼此相等。

控制部50是对信号处理电路1进行统筹控制的电路(circuitry)。控制部50例如是包含处理器和存储器这样的硬件的计算机装置。作为处理器的例子，能够列举CPU(CentralProcessing Unit：处理器)。存储器由RAM(Random Access Memory：随机存取存储器)和ROM(Read Only Memory：只读存储器)等构成。控制部50向像素电路10输出传输信号TX和复位信号Pix＿reset来控制像素电路10。控制部50向滤波电路21输出选择信号P＿sel和选择信号N＿sel来控制滤波电路21。控制部50例如在低电阻状态与高电阻状态之间切换CMOS开关25的状态。具体而言，控制部50在通过输出电压Vpix对电容器26充电的途中，将CMOS开关25的状态从低电阻状态切换为高电阻状态。

控制部50向放大电路22输出复位信号Amp_reset来控制放大电路22。控制部50向取样保持电路23输出切换信号phi1来控制取样保持电路23。控制部50向取样保持电路24输出切换信号phi2来控制取样保持电路24。另外，控制部50也可以是设置在信号处理电路1的内部的定时发生器。

接着，参照图6和图7，说明信号处理电路1实施的读出动作的一部分。图6是表示图1所示的信号处理电路的动作的一部分的时序图。图7是用于说明图1所示的列电路中的稳定时间的图。如图6所示，在读出动作开始前(时刻t0)，复位信号Pix＿reset、复位信号Amp＿reset、传输信号TX、选择信号P＿sel、切换信号phi1和切换信号phi2均设定为低电平。选择信号N＿sel设定为高电平。

在时刻t1，控制部50在从外部接收到用于随读出动作开始的触发信号时，将复位信号Pix＿reset、复位信号Amp＿reset、切换信号phi1和切换信号phi2从低电平切换为高电平。其余信号的状态维持不变。通过复位信号Pix＿reset切换为高电平，晶体管15成为接通状态，节点N1的节点电压Vfd的复位动作开始。通过复位信号Amp＿reset切换为高电平，开关34成为接通状态。由此，电容器33的两端短路，电容器33中蓄积的电荷被释放(复位)。即，放大电路22成为复位状态。此时，放大器31的反相输入端子、非反相输入端子和输出端子的电位均设定为基准电位Vref。

进一步，通过切换信号phi1切换为高电平，开关35成为接通状态，取样保持电路23成为可取样的状态。同样，通过切换信号phi2切换为高电平，开关37成为接通状态，取样保持电路24成为可取样的状态。

接着，在时刻t2，控制部50将复位信号Pix＿reset从高电平切换为低电平。其余信号的状态维持不变。通过复位信号Pix＿reset切换为低电平，晶体管15成为断开状态。由此，节点电压Vfd被设定为复位电平。

另外，在时刻t1与时刻t2之间的时间，例如设定为从复位信号Pix＿reset切换为高电平起至节点电压Vfd被设定为从复位电位Vr减去阈值电压Vthn得到的电位所需的时间以上。在这种情况下，控制部50响应从时刻t1起经过上述时间，实施时刻t2的处理。在通过监视节点电压Vfd的电平的监视电路检测到节点电压Vfd达到从复位电位Vr减去阈值电压Vthn得到的电位的情况下，也可以从上述监视电路向控制部50输出触发信号。在这种情况下，控制部50响应接收到该触发信号，实施时刻t2的处理。

接着，在时刻t3，控制部50将复位信号Amp_reset从高电平切换为低电平。其余信号的状态维持不变。通过复位信号Amp_reset切换为低电平，开关34成为断开状态，放大电路22成为动作状态。此时，选择信号P＿sel为低电平，选择信号N＿sel为高电平，因此晶体管27和晶体管28均为接通状态。因此，CMOS开关25为低电阻状态。即，滤波电路21的时间常数小，滤波电路21的截止频率大。因此，如图7的期间T1所示，虽然未通过滤波电路21从输出电压Vpix充分地除去热噪音等噪声，但是电容器36和电容器38被高速地充电。

另外，时刻t2与时刻t3之间的时间例如设定为从复位信号Pix＿reset切换为低电平起至节点电压Vfd被设定为复位电平所需的时间以上。根据需要，也可以进一步考虑至伴随节点电压Vfd的变动产生的放大器31的输入输出电位的变动稳定为止的时间而设定上述时间。在这种情况下，控制部50响应从时刻t2起经过上述时间，实施时刻t3的处理。在通过监视节点电压Vfd的电平的监视电路检测到节点电压Vfd达到复位电平的情况下，也可以从上述监视电路向控制部50输出触发信号。在这种情况下，控制部50响应接收到该触发信号，实施时刻t3的处理。

然后，在时刻t4，控制部50将选择信号P＿sel从低电平切换为高电平。其余信号的状态维持不变。通过选择信号P＿sel切换为高电平，晶体管27成为断开状态。因此，CMOS开关25成为高电阻状态。即，滤波电路21的时间常数变大，滤波电路21的截止频率下降。因此，如图7的期间T2所示，虽然通过滤波电路21从输出电压Vpix充分地除去热噪音等噪声，但是电容器36和电容器38被缓慢地充电。

另外，时刻t3与时刻t4之间的时间也可以基于CMOS开关25为低电阻状态的情况下的滤波电路21的时间常数预先设定。在这种情况下，控制部50响应从时刻t3经过上述时间，实施时刻t4的处理。在通过监视电容器26的充电电压的电平的监视电路检测到充电电压达到根据输出电压Vpix确定的切换电压的情况下，也可以从上述监视电路向控制部50输出触发信号。在这种情况下，切换电压小于输出电压Vpix。在根据监视输出电压Vpix的其它监视电路，输出电压Vpix的振铃(ringing)引起的振幅小于任意的设定值的情况下，也可以输出触发信号。在这样使用监视电路的情况下，控制部50响应接收到该触发信号，实施时刻t4的处理。

接着，在时刻t5，控制部50将切换信号phi1从高电平切换为低电平。其余信号的状态维持不变。通过切换信号phi1切换为低电平，开关35成为断开状态，电容器36的充电电压被保持。

另外，时刻t4与时刻t5之间的时间也可以基于CMOS开关25为高电阻状态的情况下的滤波电路21的时间常数预先设定。在这种情况下，控制部50响应从时刻t4经过上述时间，实施时刻t5的处理。在通过监视电容器26的充电电压的电平的监视电路检测到充电电压达到根据输出电压Vpix确定的收敛电压的情况下，也可以从上述监视电路向控制部50输出触发信号。在这种情况下，控制部50响应接收到该触发信号，实施时刻t5的处理。

然后，在时刻t6，控制部50将选择信号P＿sel从高电平切换为低电平，并且将传输信号TX从低电平切换为高电平。其余信号的状态维持不变。通过选择信号P＿sel切换为低电平，晶体管27成为接通状态。因此，CMOS开关25成为低电阻状态。进一步，通过传输信号TX切换为高电平，晶体管12成为接通状态，受光元件11中蓄积的电荷通过晶体管12传输至节点N1。另外，时刻t5与时刻t6之间的时间能够设定为任意的时间。控制部50响应从时刻t5经过上述时间，实施时刻t6的处理。

接着，在时刻t7，控制部50将传输信号TX从高电平切换为低电平。其余信号的状态维持不变。通过传输信号TX切换为低电平，晶体管12成为断开状态。在传输信号TX为高电平期间，受光元件11中蓄积的所有电荷被传输至节点N1。如上所述，节点电压Vfd，与电荷量相应地从复位电平降低。而且，节点电压Vfd通过被源跟随器电路14放大而转换为输出电压Vpix，输出电压Vpix经由列信号线Lc输出至列电路20。此时，因为CMOS开关25为低电阻状态，所以图7的期间T1所示，虽然未通过滤波电路21从输出电压Vpix充分地除去热噪音等噪声，但是电容器38被高速地充电。

另外，时刻t6与时刻t7之间的时间例如设定为从传输信号TX切换为高电平起至受光元件11中蓄积的所有电荷被传输至节点N1所需的时间以上。控制部50响应从时刻t6经过上述时间，实施时刻t7的处理。

接着，在时刻t8，控制部50将选择信号P＿sel从低电平切换为高电平。其余信号的状态维持不变。通过选择信号P＿sel切换为高电平，晶体管27成为断开状态。因此，CMOS开关25成为高电阻状态，因此如图7的期间T2所示，虽然通过滤波电路21从输出电压Vpix充分地除去热噪音等噪声，但是电容器38被缓慢地充电。控制部50实施时刻t8的处理的触发点与控制部50实施时刻t4的处理的触发点相同。

接着，在时刻t9，控制部50将切换信号phi2从高电平切换为低电平。其余信号的状态维持不变。通过切换信号phi2切换为低电平，开关37成为断开状态，电容器38的充电电压被保持。控制部50实施时刻t9的处理的触发点与控制部50实施时刻t5的处理的触发点相同。

接着，在时刻t10，控制部50将选择信号P＿sel从高电平切换为低电平。其余信号的状态维持不变。通过选择信号P＿sel切换为低电平，晶体管27成为接通状态。因此，CMOS开关25成为低电阻状态。另外，时刻t9与时刻t10之间的时间能够设定为任意的时间。控制部50响应从时刻t9经过上述时间，实施时刻t10的处理。

接着，向后级的电路供给电容器36的充电电压和电容器38的充电电压。由此，结束读出处理的一系列动作。

在以上说明的信号处理电路1中，由CMOS开关25和电容器26构成低通滤波器。CMOS开关25包含并联连接的晶体管27和晶体管28。晶体管27为p沟道型MOSFET，晶体管28为n沟道型MOSFET。随着CMOS开关25的输入电压变大，具有晶体管27的接通电阻值Rp变小，晶体管28的接通电阻值Rn变大的趋势。在信号处理电路1中，因为在接通电阻值Rn大于接通电阻值Rp的范围使用CMOS开关25，所以晶体管27为断开状态且晶体管28为接通状态的情况下(高电阻状态)的CMOS开关25的电阻值Rc，大于晶体管27和晶体管28均为接通状态的情况下(低电阻状态)的CMOS开关25的电阻值Rc。因此，通过将CMOS开关25的状态在低电阻状态与高电阻状态之间切换，能够实现滤波电路21的时间常数的切换。其结果是，因为能够省略电阻元件，所以能够在减小电路规模的同时对滤波电路的时间常数进行切换。

例如，在截止频率为10kHz设定的情况下，时间常数为约16μ秒。该时间常数例如能够使用1MΩ的电阻值和16pF的电容值实现。在制作单位电容为10fF/μm²具有16pF的电容值的电容器的情况下，电容器的面积成为1591.5μm²。在使用1.5μm的宽度具有2kΩ的电阻值的薄层电阻制作具有1MΩ的电阻值的电阻元件的情况下，电阻元件的面积成为1125μm²。因此，滤波电路的面积成为2716.5μm²。另一方面，在利用90nm工艺制作CMOS开关25的情况下，CMOS开关25的面积成为1.92μm²。因此，滤波电路21的面积成为1593.5μm²。根据以上说明，CMOS开关25的面积为电阻元件的面积的大致600分之1左右。另外，虽然根据工艺和诸条件而多少有所不同，但是CMOS开关25的面积缩小至电阻元件的面积的200分之1～600分之1左右。在对滤波电路整体的面积进行比较的情况下，滤波电路21的面积也为使用电阻元件的滤波电路的面积的1.7分之1左右。

控制部50在通过输出电压Vpix对电容器26充电的途中，将CMOS开关25的状态从低电阻状态切换为高电阻状态。根据该结构，在通过输出电压Vpix对电容器26充电的途中，滤波电路21的时间常数从小的值切换为大的值。从通过输出电压Vpix开始电容器26的充电起至电容器26的充电电压接近输出电压Vpix为止的期间，CMOS开关25为低电阻状态，因此电容器26被高速地充电。而且，当电容器26的充电电压接近输出电压Vpix时，CMOS开关25的状态从低电阻状态切换为高电阻状态，从输出电压Vpix除去噪声并且缓慢地对电容器26充电。这样，能够从输出电压Vpix除去噪声，并且缩短电容器26的充电电压达到输出电压Vpix为止所需的稳定时间。

在信号处理电路1中，滤波电路21设置在受光元件11(像素电路10)与放大电路22之间。在输出电压Vpix中包含起因于源跟随器电路14的热噪音等噪声。因为该噪声在由放大电路22放大之前被滤波电路21除去，所以能够有效地除去噪声。

如上所述，接通电阻值Rp和接通电阻值Rn能够随CMOS开关25的输入电压(输出电压Vpix)变动。因此，能够通过适当地设定输出电压Vpix的复位电平，使低电阻状态下的电阻值Rc和高电阻状态下的电阻值Rc成为所期望的值。

具体而言，设定电路13以使得输出电压Vpix在接通电阻值Rn大于接通电阻值Rp的范围变动的方式，设定输出电压Vpix的复位电平。根据该结构，因为低电阻状态下的电阻值Rc与高电阻状态下的电阻值Rc之间的大小关系确定，所以可靠地实现滤波电路21的时间常数的切换。

低电阻状态是晶体管27和晶体管28均为接通状态的状态。在这种情况下，低电阻状态下的电阻值Rc成为接通电阻值Rp与接通电阻值Rn的合成电阻值。因此，电阻值Rc小于接通电阻值Rp和接通电阻值Rn。由此，能够进一步减小CMOS开关25为低电阻状态的情况下的滤波电路21的时间常数。

(第2实施方式)

接着，参照图8，说明第2实施方式所涉及的信号处理电路的结构。图8是表示第2实施方式所涉及的信号处理电路的电路结构的图。如图8所示，信号处理电路1A取代列电路20设有列电路20A，主要在这点上与信号处理电路1不同。列电路20A主要在取代放大电路22包含放大电路22A这点和滤波电路21的配置上与列电路20不同。

放大电路22A主要在进一步包含开关41和开关42这点以及取代放大器31包含放大器31A这点上与放大电路22不同。放大器31A是单放大器。开关41与电容器33串联连接，电容器33和开关41的串联电路电连接至放大器31A的输入端子与输出端子之间。开关42的一端电连接至电容器33与开关41的连接点。对开关42的另一端供给基准电位Vref。

滤波电路21设置在放大电路22A的后级。即，放大电路22A通过放大输出电压Vpix而生成输出信号(对象信号)，将输出信号向滤波电路21供给。滤波电路21从放大电路22A的输出信号除去噪声。

在信号处理电路1A也获得与信号处理电路1相同的效果。在信号处理电路1中，滤波电路21设置在源跟随器电路14的后级，与此相对，在信号处理电路1A中，滤波电路21设置在放大电路22A的后级。因为源跟随器电路14配置在像素阵列内，所以不会使电路规模变大。因此，在利用源跟随器电路14驱动滤波电路21(使电流流入滤波电路21)的情况下，需要利用多个晶体管驱动滤波电路21。另一方面，由于放大电路22A仅受列宽度的制约，所以能够使电路规模大于源跟随器电路14。因此，放大电路22A能够使更多电流流入滤波电路21。由此，能够对电容器26高速充电，以少的时间达到目标电位。

放大电路22A具有作为设定输出信号的复位电平的设定电路的功能。具体而言，首先，开关34、42设定为接通状态，开关41设定为断开状态。由此，在电容器33产生从基准电位Vref减去放大器31A的偏移电压得到的电位差。接着，开关42设定为接通状态，开关34、41设定为断开状态。由此，放大器31A的输入端子成为浮动状态。接着，开关34、41、42设定为断开状态。由此，在电容器33保持与从基准电位Vref减去放大器31A的偏移电压得到的电位差相应的电荷。接着，开关41设定为接通状态，开关34、42设定为断开状态。由此，放大电路22A(放大器31A)的输出信号电平移位成基准电位Vref。这样，输出信号的复位电平被设定为基准电位Vref。

如上所述，接通电阻值Rp和接通电阻值Rn能够随CMOS开关25的输入电压Vin(输出电压Vpix)变动。因此，能够通过适当地设定输出电压Vpix的复位电平，使低电阻状态下的电阻值Rc和高电阻状态下的电阻值Rc成为所期望的值。

另外，本发明所涉及的信号处理电路并不限定于上述实施方式。

例如，列电路20也可以取代放大电路22包含放大电路22A。列电路20A也可以取代放大电路22A包含放大电路22。

因为输入电压Vin例如能够取得0V～3.3V的值，所以输入电压Vin的变动范围的下限值也可以不大于使得接通电阻值Rn与接通电阻值Rp成为相同的电阻值的电压。因为接通电阻值Rn与接通电阻值Rp的合成电阻值比接通电阻值Rn和接通电阻值Rp都小，所以低电阻状态能够通过将晶体管27和晶体管28均设定为接通状态来实现，高电阻状态通过将晶体管27和晶体管28的任一个晶体管设定为接通状态，将另一个晶体管为设定断开状态来实现。

在信号处理电路1、1A中，因为在接通电阻值Rn大于接通电阻值Rp的范围使用CMOS开关25，所以CMOS开关25的低电阻状态也可以通过将晶体管27设定为接通状态，将晶体管28设定为断开状态来实现。

在上述实施方式中，接通电阻值Rp与接通电阻值Rn的合成电阻值不依赖于输入电压Vin地大致固定，不过也可以不固定。在图5所示的例子中，因为输入电压Vin为低电压的情况下的接通电阻值Rn与输入电压Vin为高电压的情况下的接通电阻值Rp实质上相等，所以接通电阻值Rp与接通电阻值Rn的合成电阻值不依赖于输入电压Vin地大致固定。与此相对，例如接通电阻值Rp也可以设定为比图5所示的例子低的值。换言之，输入电压Vin为高电压的情况下的接通电阻值Rp也可以设定为小于输入电压Vin为低电压的情况下的接通电阻值Rn的值。在这种情况下，能够使低电阻状态下的电阻值Rc更低，因此能够进一步缩短稳定时间。

信号处理电路1也可以在列电路20的后级进一步包括输出缓冲器。

晶体管15也可以为p沟道型MOSFET。在这种情况下，在复位信号Pix＿reset为低电平，晶体管15成为接通状态。因此，使用低电平的脉冲状的复位信号Pix＿reset。

例如在预先判明了输入电压Vin的情况下，根据输入电压Vin预先设定输出电压Vpix的复位电平。即，也可以以在接通电阻值Rn大于接通电阻值Rp的范围使用CMOS开关25的方式，预先构成信号处理电路1。在这种情况下，像素电路10也可以不含设定电路13。

像素电路10的电路结构并不限定于图1和图8所示的电路结构。参照图9～图12说明像素电路的变形例。图9是表示像素电路的变形例的图。图10是用于说明由图9所示的设定电路设定的复位电平的图。图11是用于说明图9所示的浮动扩散节点的电压的图。图12是表示图9所示的源跟随器电路的输入输出特性的图。

图9所示的像素电路10A主要在取代设定电路13包含设定电路13A这点、取代源跟随器电路14设有源跟随器电路14A这点以及在受光元件11的配线上与像素电路10不同。在像素电路10A中，受光元件11的阴极与供给电源电压Vdd的电源线电连接，受光元件11的阳极与晶体管12的漏极电连接。

设定电路13A主要在取代晶体管15包含晶体管15A这点上与设定电路13不同。晶体管15A为p沟道型MOSFET。晶体管15A的漏极设定为复位电位Vr。晶体管15A的源极与节点N1电连接。对晶体管15A的栅极，供给复位信号Pix＿reset。通过对晶体管15A的栅极供给低电平的脉冲状的复位信号Pix＿reset，在复位信号Pix＿reset为低电平期间(复位期间)，进行节点电压Vfd的复位动作。在复位动作中，晶体管15A成为接通状态，节点电压Vfd被设定为复位电平。

如图10所示，节点电压Vfd的复位电平大于复位电位Vr。具体而言，因为由于晶体管15A成为接通状态而晶体管15A的源极电压(即，节点电压Vfd)下降，所以晶体管15A的源极/栅极间电压Vsg下降。如此，则先于晶体管15A的源极/漏极间电压Vsd成为0，晶体管15A的源极/栅极间电压Vsg变得小于晶体管15A的阈值电压Vthp。因此，复位电流(＝β×(Vsg-Vthp)×Vsd)成为0。

即，在晶体管15A的源极电压变得与晶体管15A的漏极电压(即，复位电位Vr)相等之前，节点电压Vfd的变动停止。其结果是，节点电压Vfd在复位期间变动至在复位电位Vr加上阈值电压Vthp得到的电位。进一步，在复位期间结束而晶体管15A从接通状态切换为断开状态时，受到时钟馈通成分和电荷注入的影响，节点电压Vfd进一步上升。由此，节点电压Vfd被设定为复位电平。

如图11所示，在晶体管12为接通状态的情况下，节点电压Vfd随着所蓄积的电荷量增加而从复位电平上升。

源跟随器电路14A主要在取代晶体管16、17包含晶体管16A、17A这点上与源跟随器电路14不同。晶体管16A、17A例如是p沟道型MOSFET。晶体管16A的漏极与接地电位电连接。晶体管16A的栅极与节点N1电连接。晶体管16A的源极与晶体管17A的漏极相互电连接，并与列信号线Lc电连接。晶体管17A的源极与供给电源电压Vdd的电源线电连接。对晶体管17A的栅极，供给偏置电压。晶体管17A作为负载晶体管发挥作用。供给至晶体管16A的栅极的节点电压Vfd被放大，输出电压Vpix从晶体管16A的源极向列信号线Lc输出。

源跟随器电路14A具有图12所示的输入输出特性。图12的横轴表示输入电压(节点电压Vfd)，图12的纵轴表示输出电压Vpix。在源跟随器电路14A，作为输入电压输入节点电压Vfd。如上所述，节点电压Vfd与所蓄积的电荷量相应地从复位电平增加。在节点电压Vfd变动的范围，源跟随器电路14A的输入电压与输出电压具有正比例的关系。即，输出电压Vpix能够通过在节点电压Vfd乘以规定的放大率获得。随着节点电压Vfd增加，输出电压Vpix也增加。换言之，输出电压Vpix是与由受光元件11蓄积的电荷相应的信号。

设置在后级的CMOS开关25的输入电压Vin的变动范围的上限值小于使得接通电阻值Rn与接通电阻值Rp成为相同的电阻值的电压(在图5所示的例子中为1.7V左右)。在该变动范围，接通电阻值Rp大于接通电阻值Rn，接通电阻值Rp与接通电阻值Rn的合成电阻值比接通电阻值Rp和接通电阻值Rn都小。因此，低电阻状态通过将晶体管27(第二MOSFET)和晶体管28(第一MOSFET)均设定为接通状态来实现。高电阻状态通过将晶体管27设定为接通状态，将晶体管28设定为断开状态来实现。另外，以使得输入电压Vin的变动范围成为上述范围的方式，设定复位电位Vr。换言之，设定电路13A以使得输出电压Vpix在接通电阻值Rp大于接通电阻值Rn的范围变动的方式，设定输出电压Vpix的复位电平。

在该结构中，输入电压Vin的变动范围的上限值也可以不是小于使得接通电阻值Rn与接通电阻值Rp成为相同的电阻值的电压。因为接通电阻值Rn与接通电阻值Rp的合成电阻值比接通电阻值Rn和接通电阻值Rp都小，所以低电阻状态能够通过将晶体管27和晶体管28均设定为接通状态来实现，高电阻状态能够通过将晶体管27和晶体管28的任一个晶体管设定为接通状态，将另一个晶体管设定为断开状态来实现。

像素电路10A也可以在晶体管16A的源极与列信号线Lc之间进一步包含行选择用的晶体管。

在包含像素电路10A的信号处理电路1、1A中，因为在接通电阻值Rp大于接通电阻值Rn的范围使用CMOS开关25，所以晶体管27为接通状态且晶体管28为断开状态的情况下(高电阻状态)的电阻值Rc，大于晶体管27和晶体管28均为接通状态的情况下(低电阻状态)的电阻值Rc。因此，在CMOS开关25的输入电压Vin为低电压的情况下，能够更可靠地实现滤波电路21的时间常数的切换。

作为监视节点电压Vfd的电平和电容器26的充电电压的电平的监视电路，能够使用任意的电路。图13是表示监视电路的电路结构的一个例子的图。图13所示的监视电路60是监视电容器26的充电电压的电平的电路。监视电路60包括放大器61、电阻元件62、电阻元件63和比较器64。

放大器61具有反相输入端子、非输入反相端子和输出端子。放大器61的非反相输入端子与列信号线Lc电连接。放大器61的反相输入端子与放大器61的输出端子电连接。即，放大器61构成电压跟随器电路，接受输出电压Vpix，输出输出电压Vpix。电阻元件62的一端与放大器61的输出端子电连接，电阻元件62的另一端与电阻元件63的一端和比较器64的反相输入端子电连接。电阻元件63的另一端与接地电位电连接。由电阻元件62、63构成电阻分压电路。根据电阻元件62的电阻值和电阻元件63的电阻值对输出电压Vpix分压，向比较器64的反相输入端子供给比输出电压Vpix低几％的切换电压。

比较器64的非反相输入端子与电容器26的一端电连接。对比较器64的非反相输入端子，供给电容器26的充电电压。比较器64的输出端子与控制部50电连接。在充电电压小于切换电压的期间，比较器64输出低电平的触发信号。当充电电压超过切换电压时，比较器64输出高电平的触发信号。控制部50在从比较器64接收到高电平的触发信号时，将选择信号P＿sel从低电平切换为高电平(参照图6的时刻t4和时刻t8)。

附图标记的说明

1、1A：信号处理电路，10、10A：像素电路，11：受光元件，12：晶体管，13、13A：设定电路，14、14A：源跟随器电路，15、15A：晶体管，16、16A：晶体管，17、17A：晶体管，20、20A：列电路，21：滤波电路，22、22A：放大电路，23：取样保持电路，24：取样保持电路，25：CMOS开关，25a：端子，25b：端子，26：电容器，27：晶体管，28：晶体管，31：放大器，32：电容器，33：电容器，34：开关，35：开关，36：电容器，37：开关，38：电容器，41：开关，42：开关，50：控制部，Lc：列信号线，N1：节点。

Claims (10)

1.一种信号处理电路，其特征在于，包括：

从对象信号除去噪声的滤波电路；和

控制所述滤波电路的控制部，

所述滤波电路包括：

CMOS开关，其是具有相互不同的沟道型的第一MOSFET和第二MOSFET，包含并联连接的所述第一MOSFET和所述第二MOSFET；和

电连接至所述CMOS开关的输出与接地电位之间的电容器，

所述控制部在所述第一MOSFET为接通状态的第1状态与所述第一MOSFET为断开状态且所述第二MOSFET为接通状态的第2状态之间切换所述CMOS开关的状态，

所述第二MOSFET的接通电阻值大于所述第一MOSFET的接通电阻值。

2.如权利要求1所述的信号处理电路，其特征在于：

所述控制部在通过所述对象信号对所述电容器充电的途中，将所述CMOS开关的状态从所述第1状态切换为所述第2状态。

3.如权利要求1或2所述的信号处理电路，其特征在于，还包括：

通过被照射光而产生并蓄积电荷的受光元件；和

放大所述滤波电路的输出信号的放大电路，

所述滤波电路作为所述对象信号接收与由所述受光元件蓄积的所述电荷相应的信号。

4.如权利要求1或2所述的信号处理电路，其特征在于，还包括：

通过被照射光而产生并蓄积电荷的受光元件；和

通过将与由所述受光元件蓄积的所述电荷相应的信号放大而生成所述对象信号，将所述对象信号向所述滤波电路供给的放大电路。

5.如权利要求4所述的信号处理电路，其特征在于：

所述放大电路包括设定所述对象信号的复位电平的设定电路。

6.如权利要求1～4中的任一项所述的信号处理电路，其特征在于：

还包括设定所述对象信号的复位电平的设定电路。

7.如权利要求5或6所述的信号处理电路，其特征在于：

所述设定电路以使得所述对象信号的电压在所述第二MOSFET的接通电阻值大于所述第一MOSFET的接通电阻值的范围变动的方式，设定所述复位电平。

8.如权利要求1～7中的任一项所述的信号处理电路，其特征在于：

所述第1状态是所述第一MOSFET和所述第二MOSFET均为接通状态的状态。

9.如权利要求1～8中的任一项所述的信号处理电路，其特征在于：

所述第一MOSFET为p沟道型MOSFET，

所述第二MOSFET为n沟道型MOSFET。

10.如权利要求1～8中的任一项所述的信号处理电路，其特征在于：

所述第一MOSFET为n沟道型MOSFET，

所述第二MOSFET为p沟道型MOSFET。