CN117829085B - 一种适用于芯片布线的连通图生成方法 - Google Patents
一种适用于芯片布线的连通图生成方法 Download PDFInfo
- Publication number
- CN117829085B CN117829085B CN202410240283.0A CN202410240283A CN117829085B CN 117829085 B CN117829085 B CN 117829085B CN 202410240283 A CN202410240283 A CN 202410240283A CN 117829085 B CN117829085 B CN 117829085B
- Authority
- CN
- China
- Prior art keywords
- representing
- network
- pins
- pin
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000010586 diagram Methods 0.000 title claims abstract description 7
- 238000004891 communication Methods 0.000 claims abstract description 3
- 230000006870 function Effects 0.000 claims description 55
- 239000013598 vector Substances 0.000 claims description 34
- 238000005457 optimization Methods 0.000 claims description 18
- 230000004913 activation Effects 0.000 claims description 16
- 238000010606 normalization Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 13
- 238000013528 artificial neural network Methods 0.000 claims description 10
- 238000011156 evaluation Methods 0.000 claims description 9
- 238000012549 training Methods 0.000 claims description 9
- 230000007246 mechanism Effects 0.000 claims description 7
- 238000004220 aggregation Methods 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 230000002776 aggregation Effects 0.000 claims description 3
- 230000009466 transformation Effects 0.000 claims description 3
- 241001235534 Graphis <ascomycete fungus> Species 0.000 claims description 2
- 230000017105 transposition Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 14
- 238000002222 matrix solid-phase dispersion Methods 0.000 abstract description 10
- 238000013461 design Methods 0.000 abstract description 5
- 230000002787 reinforcement Effects 0.000 abstract description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000011478 gradient descent method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
- G06N3/0455—Auto-encoder networks; Encoder-decoder networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/0499—Feedforward networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/084—Backpropagation, e.g. using gradient descent
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Biophysics (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Biomedical Technology (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Geometry (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及芯片设计领域,尤其涉及一种适用于芯片布线的连通图生成方法。对于给定的引脚位置坐标及源引脚,本发明使用策略网络对输入的所有引脚位置坐标进行编码处理,并在解码过程中迭代预测新的枢纽引脚,将源引脚、枢纽引脚及所有引脚的位置坐标信息作为MSPD算法的输入数据生成斯坦纳树形成连通图。与此同时,本发明还使用价值网络对策略网络选择的枢纽引脚的质量进行评估。本发明利用强化学习和MSPD算法,显著提高了优化平衡芯片布线中总线长度与倾斜值的效率,减少了计算资源的消耗和优化过程的时间。
Description
技术领域
本发明涉及芯片设计领域,尤其涉及一种适用于芯片布线的连通图生成方法。
背景技术
在集成电路设计中,芯片布线是关键步骤之一,其目的是在电路元件间形成电气连接及信号连接。总线长度是指布线走线的总长度,它直接影响信号的传播时间和电路的功耗。总线长度越短,信号传播延迟就越低,功耗也相对减少。倾斜值(skew)则描述了信号在不同路径上到达目的地的时间差异,这对于保证电路同步运行至关重要。在理想情况下,倾斜值应尽可能小,以确保电路元件的同步动作。然而,布线过程中往往需要在总线长度和倾斜值之间做出权衡,因为最短的布线路径不一定能满足最小倾斜值的要求,尤其是在复杂的多层电路设计中。
现有技术主要通过算法确定连通图,以实现总线长度最短化。这通常涉及布线算法,如斯坦纳树或最小生成树算法,这些算法能够在给定的引脚集合中找到总线长度最短的连线方式。完成初步布线后,设计师通常利用电子设计自动化工具来计算和验证初步布线后每条信号路径的信号传播时间,并对引脚间的连接做局部调整,以降低倾斜值。
尽管现有技术在最小化总线长度方面效果显著,但在处理复杂电路中的总线长度与倾斜值平衡优化时,常常存在效率低下的问题。这主要是由于在传统算法生成最短连通图的基础上,设计者还需依赖个人经验对布线进行手动调整,特别是在需要同时考虑多个优化目标时,这一过程尤为复杂和耗时。
发明内容
为解决上述问题,本发明提供一种适用于芯片布线的连通图生成方法。
所述方法包括:
步骤一,定义样本中个引脚的位置坐标集合为/>,/>,其中,代表第/>个引脚的位置坐标,/>为预先定义的源引脚的位置坐标;
步骤二,使用策略网络的编码器对位置坐标集合提取特征,得到最终编码集合/>,,其中,/>为源引脚的最终编码,/>为第/>个引脚的最终编码;
步骤三,利用策略网络的解码器通过迭代的方式预测得到个枢纽引脚后,基于源引脚的最终编码/>、枢纽引脚的最终编码及最终编码集合/>生成斯坦纳树并形成连通图;
步骤四,使用价值网络的编码器对位置坐标集合提取特征,得到价值网络最终编码集合/>,对价值网络最终编码集合/>聚合编码得到价值网络预测的连通图评价值/>;
步骤五,定义策略网络的布线优化目标函数、策略网络的目标函数/>及价值网络的损失函数/>,其中,/>为策略网络的可学习参数,/>为价值网络的可学习参数;
步骤六,基于策略网络的目标函数对策略网络进行训练,基于价值网络的损失函数/>对价值网络进行训练,直到达到预设的模型收敛条件;所述模型收敛条件指基于连通图计算得到的布线优化目标函数/>的值小于预定义的阈值。
进一步的,步骤二具体包括:
步骤二A,将位置坐标集合输入到前馈神经网络进行特征提取,得到各个引脚的激活特征,其中,第/>个引脚的激活特征/>为:
;
其中,和/>分别是前馈神经网络中两层多层感知器的权重矩阵,/>是与/>相对应的偏置向量,/>是与/>相对应的偏置向量,/>代表取最大值函数;
步骤二B,将每个引脚的激活特征与源引脚的激活特征拼接得到增强特征,其中,第个引脚的增强特征/>为:
;
其中,代表源引脚的激活特征,/>表示拼接函数;
步骤二C,将各引脚的增强特征输入到多头注意力层,得到集成多头关注特征:
;
;
其中,代表第/>个引脚的增强特征/>经过单个注意力头得到的单头关注特征,/>、/>和/>分别代表第/>个引脚的增强特征/>在单个注意力头中对应的查询向量、关键词向量和值向量,/>代表多头注意力机制中用于线性变换的权重矩阵,/>代表单个注意力头的输出,表示如下:
;
其中,、/>和/>分别代表单头注意力机制的查询向量、关键词向量和值向量,/>代表策略网络的编码器输出的向量维度,/>代表归一化函数,/>代表矩阵转置操作;
步骤二D,将集成多头关注特征输入到前馈神经网络学习最终残差得到残差特征;
步骤二E,将残差特征输入到批标准化层进行归一化处理;
步骤二F,将步骤二C、步骤二D和步骤二E按照顺序一共执行指定次数,得到最终编码集合,/>,其中,/>为源引脚的最终编码,/>为第/>个引脚的最终编码。
进一步的,步骤三中所述利用策略网络的解码器通过迭代的方式预测得到个枢纽引脚,其中,第/>步时解码器选择第/>个引脚作为枢纽引脚的概率/>为:
;
其中,代表归一化函数,/>代表包括第/>步预测得到的枢纽引脚的斯坦纳树的树编码;/>代表双曲正切激活函数,/>代表策略网络可学习的列向量,/>代表矩阵转置操作,/>与/>分别代表第/>个引脚的最终编码与树编码对应的权重;
包括第步预测得到的枢纽引脚的斯坦纳树的树编码/>为:
;
其中,代表取最大值函数,/>代表可学习的连接边的权重参数,代表第/>个引脚与源引脚连接得到连接边,其计算方式为:
;
其中,代表源引脚的最终编码对应的权重,/>代表第/>步预测得到的枢纽引脚的最终编码对应的权重。
进一步的,步骤四具体包括:
将位置坐标集合输入到价值网络,得到引脚的价值网络最终编码集合/>;
对价值网络最终编码集合聚合编码得到价值网络预测的连通图评价值/>:
;
其中,代表激活函数,/>代表矩阵转置操作,/>代表归一化函数,代表双曲正切激活函数,/>代表价值网络可学习的列向量。
进一步的,步骤五中所述布线优化目标函数为:
;
其中,代表总线长度,/>代表倾斜值,/>和/>分别代表调节总线长度和倾斜值的平衡参数。
进一步的,步骤五中所述策略网络的目标函数为:
;
其中,为策略网络选取/>个枢纽引脚的总概率;
;
其中,表示连乘积运算符,/>为策略网络的可学习参数,/>表示策略网络第一步预测得到的枢纽引脚,/>表示在给定所有引脚位置坐标集合/>的情况下,/>作为第一个枢纽引脚被选中的概率;/>表示策略网络第/>步预测得到的枢纽引脚,表示在已经选中了前/>个枢纽引脚且给定所有引脚位置坐标集合/>的情况下,/>作为第/>个枢纽引脚被选中的概率。
进一步的,步骤五中所述价值网络的损失函数为:
;
其中,代表均方误差,/>为价值网络的可学习参数。
进一步的,策略网络的编码器与价值网络的编码器结构相同。
进一步的,步骤三中所述基于源引脚的最终编码、枢纽引脚的最终编码及最终编码集合/>生成斯坦纳树并形成连通图,具体指:
以源引脚的最终编码、枢纽引脚的最终编码及最终编码集合/>作为多源普里姆-迪杰斯特拉算法的输入,生成斯坦纳树并形成连通图
与现有技术相比,本发明实施例具有以下有益效果:
本发明利用强化学习和MSPD算法,显著提高了优化平衡芯片布线中总线长度与倾斜值的效率。策略网络的引入,使得本系统能够快速预测枢纽引脚的最佳位置,这个过程比传统算法更快,因为它能在更高层次上概括布线问题的特性,并通过学习迅速适应各种布局挑战。同时,价值网络的使用提供了对策略网络选项的即时反馈,帮助系统快速收敛于最优或近似最优解,从而减少了计算资源的消耗和优化过程的时间。而MSPD算法基于给定引脚高效生成斯坦纳树并形成连通图,进一步提高了布线优化流程。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例公开的策略网络编码器结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、装置、或产品端没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或端固有的其他步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
本发明基于强化学习与MSPD算法(多源普里姆-迪杰斯特拉算法)生成在倾斜值与总线长度间取得平衡的连通图。具体来说,本发明使用策略网络来执行预测并生成连通图中的枢纽引脚,在这个过程中,策略网络对输入的所有引脚位置坐标进行编码处理,并在解码过程中预测新的枢纽引脚。预先设定枢纽引脚的个数为,当策略网络生成/>个枢纽引脚后,将源引脚、枢纽引脚及所有引脚的位置坐标信息作为MSPD算法的输入数据生成斯坦纳树形成连通图。
与此同时,本发明还使用价值网络对策略网络选择的枢纽引脚的质量进行评估。价值网络通过预测给定引脚布局下生成的斯坦纳树的目标权衡值来辅助策略网络的决策过程。目标权衡值通过反应连通图中总线长度与倾斜值平衡性的布线优化目标函数来体现。
1.数据准备
以IC(集成电路)或者PCB(印刷电路板)中需要布线的部分作为一个样本,每个样本中包括个待连接的引脚,/>个引脚的位置坐标集合为/>,/>,其中,代表第/>个引脚的位置坐标,/>为预先定义的源引脚的位置坐标,本发明中源引脚指电气信号传输路径的起始引脚。
2.模型介绍
策略网络的训练目标是生成个枢纽引脚,以使基于/>个枢纽引脚最终能生成最小化布线优化目标函数/>的连通图,布线优化目标函数/>为:
;
其中,代表总线长度,/>代表倾斜值,/>和/>分别代表调节总线长度和倾斜值的平衡参数。
基于源引脚、策略网络生成的个枢纽引脚以及其他所有给定的引脚的位置坐标最终能生成连通图,本发明采用价值网络来评估生成的连通图的质量。将位置坐标集合/>作为价值网络的输入,价值网络将预测出一个实值,该实值表示了连通图的预期的布线优化目标函数/>的计算结果。通过这种评估,价值网络为策略网络提供反馈,帮助指导搜索过程中的决策。
本实施例中,价值网络的编码器结构与策略网络中的编码器结构相同。
通过这种方式,策略网络在生成枢纽引脚时不仅考虑立即的效果,还考虑了长期的布线优化目标函数的优化。而价值网络则在训练过程中通过学习大量历史数据,不断提高对各种布局影响布线优化目标函数计算结果的预测准确性。通过策略网络和价值网络的协同工作,本发明旨在生成更优的连通图,以实现更高效的布线性能。
3.特征提取
策略网络的编码器结构如图1所示,首先将位置坐标集合输入到前馈神经网络(FeedForward)进行特征提取,前馈神经网络由多层感知器(MLP)和一层激活函数组成,本实施例中,MLP为两层结构。经过前馈神经网络后,第/>个引脚的激活特征/>为:
;
其中,和/>分别是两层MLP的权重矩阵,/>是与/>相对应的偏置向量,/>是与/>相对应的偏置向量,/>代表取最大值函数。
为了使源引脚的信息能被所有的引脚感知,将每个引脚的激活特征与源引脚的激活特征拼接得到增强特征,其中,第个引脚的增强特征/>为:
;
其中,代表源引脚的激活特征,/>表示拼接函数。
将各引脚的增强特征输入到多头注意力层,多头注意力层通过为每个引脚计算与其他所有引脚的关系,实现了一种加权求和形式,从而捕获每个引脚与整个引脚集合的相互作用信息。对于单个注意力头表示如下:
;
其中,、/>和/>分别代表单头注意力机制的查询向量、关键词向量和值向量,/>代表策略网络的编码器输出的向量维度,/>代表归一化函数,/>代表矩阵转置操作。
多头注意力机制即是将多个单个注意力头的输出结合进行输出,通过不同的注意力头学习到不同方面的特征表达得到集成多头关注特征:
;
;
其中,代表第/>个引脚的增强特征/>经过单个注意力头得到的单头关注特征,/>、/>和/>分别代表第/>个引脚的增强特征/>在单个注意力头中对应的查询向量、关键词向量和值向量,/>代表多头注意力机制中用于线性变换的权重矩阵。
将集成多头关注特征输入到前馈神经网络学习最终残差得到残差特征,之后再将残差特征输入到批标准化层(BatchNorm层)进行归一化处理。
将多头注意力层提取集成多头关注特征、前馈神经网络提取残差特征以及批标准化层归一化处理的操作按照顺序一共执行指定次数,最终得到最终编码集合,,其中,/>为源引脚的最终编码,/>为第/>个引脚的最终编码。本实施例中,该指定次数设定为三次。
4.预测枢纽引脚
策略网络的解码器通过迭代的方式逐步构建斯坦纳树,第一步开始预测枢纽引脚前斯坦纳树为空,当预测出第一个枢纽引脚时即可将第一个枢纽引脚与源引脚连接构建斯坦纳树。在每一步的迭代中,解码器会考虑当前斯坦纳树的树编码的状态,并基于此信息预测出当前情境下最合适的新枢纽引脚。这个过程是分步执行的,意味着解码器在每一次迭代中仅添加一个枢纽引脚,然后更新树编码,为下一步的预测做准备。这样分步骤的执行策略允许策略网络细致地优化斯坦纳树的构建,逐步逼近最优解。
假定,第步预测得到的枢纽引脚为第/>个引脚,将第/>个引脚与源引脚连接得到连接边/>:
;
其中,代表源引脚的最终编码对应的权重,/>代表第/>步预测得到的枢纽引脚的最终编码对应的权重。
包括第步预测得到的枢纽引脚的斯坦纳树的树编码/>为:
;
其中,代表可学习的连接边的权重参数。
第步时解码器选择第/>个引脚作为新的枢纽引脚的概率/>为:
;
其中,代表包括第/>步预测得到的枢纽引脚的斯坦纳树的树编码,初始状态下还没有斯坦纳树,此时/>为0;/>代表双曲正切激活函数,/>代表策略网络可学习的列向量,/>与通过/>函数激活后的向量相乘,作为一种加权形式,以确定不同特征对于概率预测的贡献程度,/>与/>分别代表第/>个引脚的最终编码与树编码对应的权重。
5.价值评估
本实施例中,价值网络的编码器结构与策略网络中的编码器结构相同,但价值网络的编码器与策略网络的编码器各自的模型参数相互独立。将位置坐标集合输入到价值网络,经过与策略网络相同的编码过程,得到引脚的价值网络最终编码集合/>。对价值网络最终编码集合/>聚合编码得到价值网络预测的连通图评价值/>:
;
其中,代表激活函数,/>代表价值网络可学习的列向量。
通过价值网络对连通图的潜在质量进行评估,生成连通图评价值作为布线优化目标函数计算结果的预测。这个预测值可以用于指导策略网络在未来的搜索过程中做出更好的决策。
6.模型训练
通过策略网络对枢纽引脚进行预测,并计算选取每个枢纽引脚的概率,接着,根据预测结果生成连通图。价值网络随后评估连通图的质量,输出连通图评价值。通过比较连通图评价值/>与连通图计算出的布线优化目标函数/>计算结果的差异,计算损失函数。最后,利用梯度下降方法进行反向传播,更新策略网络和价值网络的参数,以迭代方式优化策略网络和价值网络的模型性能。
策略网络选取个枢纽引脚的总概率/>为:
;
其中,表示连乘积运算符,/>为策略网络的可学习参数,/>表示策略网络第一步预测得到的枢纽引脚,/>表示在给定所有引脚位置坐标集合/>的情况下,/>作为第一个枢纽引脚被选中的概率;/>表示策略网络第/>步预测得到的枢纽引脚,表示在已经选中了前/>个枢纽引脚且给定所有引脚位置坐标集合/>的情况下,/>作为第/>个枢纽引脚被选中的概率。
在策略网络预测出个枢纽引脚后,将源引脚的最终编码、/>个枢纽引脚的最终编码及最终编码集合/>作为MSPD算法的输入数据生成斯坦纳树形成连通图。MSPD算法是路径延时权衡算法(PD算法)的改进算法,PD算法在解决芯片布线中总线长与最长路径的权衡问题时会导致较严重的倾斜值问题。MSPD通过提前指定若干较远且分散的枢纽引脚,规定只有枢纽引脚可以直接与源引脚相连,可以有效地避免倾斜值过大的问题。MSPD算法为本领域公知常识,本发明不再赘述。
策略网络的目标函数为:
;
其中,为价值网络预测的连通图评价值。
价值网络的损失函数为:
;
其中,代表均方误差,/>为价值网络的可学习参数。
基于目标函数对策略网络进行训练,通过损失函数/>对价值网络进行训练,直到达到预设的模型收敛条件。本实施例中,以布线优化目标函数/>的计算结果小于预定义的阈值作为模型收敛条件。
Claims (6)
1.一种适用于芯片布线的连通图生成方法,其特征在于,包括以下步骤:
步骤一,定义样本中个引脚的位置坐标集合为/>,/>,其中,/>代表第/>个引脚的位置坐标,/>为预先定义的源引脚的位置坐标;
步骤二,使用策略网络的编码器对位置坐标集合提取特征,得到最终编码集合/>,,其中,/>为源引脚的最终编码,/>为第/>个引脚的最终编码;
步骤三,利用策略网络的解码器通过迭代的方式预测得到个枢纽引脚后,基于源引脚的最终编码/>、枢纽引脚的最终编码及最终编码集合/>生成斯坦纳树并形成连通图;
步骤四,使用价值网络的编码器对位置坐标集合提取特征,得到价值网络最终编码集合/>,对价值网络最终编码集合/>聚合编码得到价值网络预测的连通图评价值/>;
步骤五,定义策略网络的布线优化目标函数、策略网络的目标函数/>及价值网络的损失函数/>,其中,/>为策略网络的可学习参数,/>为价值网络的可学习参数;
步骤六,基于策略网络的目标函数对策略网络进行训练,基于价值网络的损失函数/>对价值网络进行训练,直到达到预设的模型收敛条件;所述模型收敛条件指基于连通图计算得到的布线优化目标函数/>的值小于预定义的阈值;
其中,步骤五中所述布线优化目标函数为:
;
其中,代表总线长度,/>代表倾斜值,/>和/>分别代表调节总线长度和倾斜值的平衡参数;
以及,步骤五中所述策略网络的目标函数为:
;
其中,为策略网络选取/>个枢纽引脚的总概率;
;
其中,表示连乘积运算符,/>为策略网络的可学习参数,/>表示策略网络第一步预测得到的枢纽引脚,/>表示在给定所有引脚位置坐标集合/>的情况下,/>作为第一个枢纽引脚被选中的概率;/>表示策略网络第/>步预测得到的枢纽引脚,表示在已经选中了前/>个枢纽引脚且给定所有引脚位置坐标集合/>的情况下,/>作为第/>个枢纽引脚被选中的概率;
以及,步骤五中所述价值网络的损失函数为:
;
其中,代表均方误差,/>为价值网络的可学习参数。
2.根据权利要求1所述一种适用于芯片布线的连通图生成方法,其特征在于,步骤二具体包括:
步骤二A,将位置坐标集合输入到前馈神经网络进行特征提取,得到各个引脚的激活特征,其中,第/>个引脚的激活特征/>为:
;
其中,和/>分别是前馈神经网络中两层多层感知器的权重矩阵,/>是与/>相对应的偏置向量,/>是与/>相对应的偏置向量,/>代表取最大值函数;
步骤二B,将每个引脚的激活特征与源引脚的激活特征拼接得到增强特征,其中,第个引脚的增强特征/>为:
;
其中,代表源引脚的激活特征,/>表示拼接函数;
步骤二C,将各引脚的增强特征输入到多头注意力层,得到集成多头关注特征:
;
;
其中,代表第/>个引脚的增强特征/>经过单个注意力头得到的单头关注特征,/>、/>和/>分别代表第/>个引脚的增强特征/>在单个注意力头中对应的查询向量、关键词向量和值向量,/>代表多头注意力机制中用于线性变换的权重矩阵,/>代表单个注意力头的输出,表示如下:
;
其中,、/>和/>分别代表单头注意力机制的查询向量、关键词向量和值向量,/>代表策略网络的编码器输出的向量维度,/>代表归一化函数,/>代表矩阵转置操作;
步骤二D,将集成多头关注特征输入到前馈神经网络学习最终残差得到残差特征;
步骤二E,将残差特征输入到批标准化层进行归一化处理;
步骤二F,将步骤二C、步骤二D和步骤二E按照顺序一共执行指定次数,得到最终编码集合,/>,其中,/>为源引脚的最终编码,/>为第/>个引脚的最终编码。
3.根据权利要求1所述一种适用于芯片布线的连通图生成方法,其特征在于,步骤三中所述利用策略网络的解码器通过迭代的方式预测得到个枢纽引脚,其中,第/>步时解码器选择第/>个引脚作为枢纽引脚的概率/>为:
;
其中,代表归一化函数,/>代表包括第/>步预测得到的枢纽引脚的斯坦纳树的树编码;/>代表双曲正切激活函数,/>代表策略网络可学习的列向量,/>代表矩阵转置操作,/>与/>分别代表第/>个引脚的最终编码与树编码对应的权重;
包括第步预测得到的枢纽引脚的斯坦纳树的树编码/>为:
;
其中,代表取最大值函数,/>代表可学习的连接边的权重参数,/>代表第/>个引脚与源引脚连接得到连接边,其计算方式为:
;
其中,代表源引脚的最终编码对应的权重,/>代表第/>步预测得到的枢纽引脚的最终编码对应的权重。
4.根据权利要求1所述一种适用于芯片布线的连通图生成方法,其特征在于,步骤四具体包括:
将位置坐标集合输入到价值网络,得到引脚的价值网络最终编码集合/>;
对价值网络最终编码集合聚合编码得到价值网络预测的连通图评价值/>:
;
其中,代表激活函数,/>代表矩阵转置操作,/>代表归一化函数,代表双曲正切激活函数,/>代表价值网络可学习的列向量。
5.根据权利要求1所述一种适用于芯片布线的连通图生成方法,其特征在于,策略网络的编码器与价值网络的编码器结构相同。
6.根据权利要求1所述一种适用于芯片布线的连通图生成方法,其特征在于,步骤三中所述基于源引脚的最终编码、枢纽引脚的最终编码及最终编码集合/>生成斯坦纳树并形成连通图,具体指:
以源引脚的最终编码、枢纽引脚的最终编码及最终编码集合/>作为多源普里姆-迪杰斯特拉算法的输入,生成斯坦纳树并形成连通图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410240283.0A CN117829085B (zh) | 2024-03-04 | 2024-03-04 | 一种适用于芯片布线的连通图生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410240283.0A CN117829085B (zh) | 2024-03-04 | 2024-03-04 | 一种适用于芯片布线的连通图生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117829085A CN117829085A (zh) | 2024-04-05 |
CN117829085B true CN117829085B (zh) | 2024-05-17 |
Family
ID=90522930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410240283.0A Active CN117829085B (zh) | 2024-03-04 | 2024-03-04 | 一种适用于芯片布线的连通图生成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117829085B (zh) |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112733486A (zh) * | 2021-01-20 | 2021-04-30 | 河南城建学院 | 一种用于芯片设计的智能布线方法及系统 |
CN113312874A (zh) * | 2021-06-04 | 2021-08-27 | 福州大学 | 基于改进深度强化学习的总体布线方法 |
CN113673196A (zh) * | 2021-08-15 | 2021-11-19 | 上海立芯软件科技有限公司 | 一种基于可布线性预测的全局布线优化方法 |
CN114372438A (zh) * | 2022-01-12 | 2022-04-19 | 广东工业大学 | 基于轻量化深度强化学习的芯片宏单元布局方法及系统 |
CN115358182A (zh) * | 2022-08-15 | 2022-11-18 | 上海交通大学 | 基于生成式深度学习的芯片布线系统及方法 |
CN115374748A (zh) * | 2022-08-19 | 2022-11-22 | 山东海量信息技术研究院 | 一种基于深度强化学习的fpga布线器布线方法及系统 |
CN115438619A (zh) * | 2022-08-30 | 2022-12-06 | 上海交通大学 | 基于迁移学习的自动化芯片布线系统及方法 |
CN116362123A (zh) * | 2023-03-27 | 2023-06-30 | 上海交通大学 | 基于改进奖励函数的芯片布局预训练及优化方法 |
CN116362194A (zh) * | 2023-03-22 | 2023-06-30 | 鹏城实验室 | 布线资源预分配方法、装置、计算设备及存储介质 |
CN116822452A (zh) * | 2023-08-23 | 2023-09-29 | 芯行纪科技有限公司 | 芯片布局优化方法及相关设备 |
CN116882360A (zh) * | 2023-09-07 | 2023-10-13 | 量子科技长三角产业创新中心 | 量子芯片的布线方法、装置、设备、计算机可读存储介质 |
CN116956811A (zh) * | 2023-07-24 | 2023-10-27 | 上海交通大学 | 基于二阶段学习路径规划的芯片全局布线实现方法 |
US11829852B1 (en) * | 2020-08-31 | 2023-11-28 | Cadence Design Systems, Inc. | System, method, and computer program product for predicting pin placement in an electronic design |
CN117422041A (zh) * | 2023-09-04 | 2024-01-19 | 中国科学院自动化研究所 | 模拟芯片自动化布线模型训练方法及自动化布线方法 |
CN117473943A (zh) * | 2023-10-30 | 2024-01-30 | 中国科学技术大学 | 一种芯片布线中连通图的生成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230281374A1 (en) * | 2022-02-23 | 2023-09-07 | D2S, Inc. | Routing non-preferred direction wiring layers of an integrated circuit by minimizing vias between these layers |
-
2024
- 2024-03-04 CN CN202410240283.0A patent/CN117829085B/zh active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11829852B1 (en) * | 2020-08-31 | 2023-11-28 | Cadence Design Systems, Inc. | System, method, and computer program product for predicting pin placement in an electronic design |
CN112733486A (zh) * | 2021-01-20 | 2021-04-30 | 河南城建学院 | 一种用于芯片设计的智能布线方法及系统 |
CN113312874A (zh) * | 2021-06-04 | 2021-08-27 | 福州大学 | 基于改进深度强化学习的总体布线方法 |
CN113673196A (zh) * | 2021-08-15 | 2021-11-19 | 上海立芯软件科技有限公司 | 一种基于可布线性预测的全局布线优化方法 |
CN114372438A (zh) * | 2022-01-12 | 2022-04-19 | 广东工业大学 | 基于轻量化深度强化学习的芯片宏单元布局方法及系统 |
CN115358182A (zh) * | 2022-08-15 | 2022-11-18 | 上海交通大学 | 基于生成式深度学习的芯片布线系统及方法 |
CN115374748A (zh) * | 2022-08-19 | 2022-11-22 | 山东海量信息技术研究院 | 一种基于深度强化学习的fpga布线器布线方法及系统 |
CN115438619A (zh) * | 2022-08-30 | 2022-12-06 | 上海交通大学 | 基于迁移学习的自动化芯片布线系统及方法 |
CN116362194A (zh) * | 2023-03-22 | 2023-06-30 | 鹏城实验室 | 布线资源预分配方法、装置、计算设备及存储介质 |
CN116362123A (zh) * | 2023-03-27 | 2023-06-30 | 上海交通大学 | 基于改进奖励函数的芯片布局预训练及优化方法 |
CN116956811A (zh) * | 2023-07-24 | 2023-10-27 | 上海交通大学 | 基于二阶段学习路径规划的芯片全局布线实现方法 |
CN116822452A (zh) * | 2023-08-23 | 2023-09-29 | 芯行纪科技有限公司 | 芯片布局优化方法及相关设备 |
CN117422041A (zh) * | 2023-09-04 | 2024-01-19 | 中国科学院自动化研究所 | 模拟芯片自动化布线模型训练方法及自动化布线方法 |
CN116882360A (zh) * | 2023-09-07 | 2023-10-13 | 量子科技长三角产业创新中心 | 量子芯片的布线方法、装置、设备、计算机可读存储介质 |
CN117473943A (zh) * | 2023-10-30 | 2024-01-30 | 中国科学技术大学 | 一种芯片布线中连通图的生成方法 |
Non-Patent Citations (3)
Title |
---|
一种基于层次式FPGA的扩展布线算法;李晓磊;张梅娟;于大鑫;徐彦峰;;微电子学与计算机;20120605(第06期);37-41 * |
基于拓扑分析的多层通道布线算法;卢永江;电路与系统学报;20031230(第06期);6-9 * |
基于视觉强化学习的数字芯片全局布局方法;徐樊丰, 仝明磊;计算机应用研究;20231103;第41卷(第05期);1-6 * |
Also Published As
Publication number | Publication date |
---|---|
CN117829085A (zh) | 2024-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Goh et al. | Hybrid multiobjective evolutionary design for artificial neural networks | |
Kim et al. | Evolving compact and interpretable Takagi–Sugeno fuzzy models with a new encoding scheme | |
CN112308204A (zh) | 使用适应度估计的自动化神经网络生成 | |
US20220309779A1 (en) | Neural network training and application method, device and storage medium | |
CN116629189B (zh) | 一种集成电路的布局生成方法及装置 | |
Xu et al. | GoodFloorplan: Graph convolutional network and reinforcement learning-based floorplanning | |
WO2022252455A1 (en) | Methods and systems for training graph neural network using supervised contrastive learning | |
US12019967B2 (en) | Routing connections in integrated circuits based on reinforcement learning | |
CN113094980A (zh) | 一种基于iga-dnn的焊膏印刷质量预测方法及系统 | |
CN115374948B (zh) | 量子神经网络的训练方法、数据处理方法、设备及介质 | |
WO2023207487A1 (zh) | 一种电路走线确定方法及相关设备 | |
CN116402002B (zh) | 一种用于芯片布局问题的多目标分层强化学习方法 | |
CN117556775B (zh) | 多目标芯片电路参数优化设计方法 | |
WO2022247092A1 (en) | Methods and systems for congestion prediction in logic synthesis using graph neural networks | |
CN114585006B (zh) | 基于深度学习的边缘计算任务卸载和资源分配方法 | |
CN113987984A (zh) | 一种片上电感自动化设计系统及设计方法 | |
CN117454824A (zh) | 基于双层多目标优化的芯片电路设计方法 | |
CN115358182A (zh) | 基于生成式深度学习的芯片布线系统及方法 | |
CN113591997B (zh) | 基于图学习卷积神经网络的装配特征图连接关系分类方法 | |
CN117829085B (zh) | 一种适用于芯片布线的连通图生成方法 | |
Jordanov et al. | Neural network learning with global heuristic search | |
CN118298906A (zh) | 蛋白质和小分子对接方法、装置、电子设备和存储介质 | |
Chattopadhyay et al. | Feature selection using differential evolution with binary mutation scheme | |
WO2023151631A1 (en) | System and method for generating floorplan for digital circuit using reinforcement learning | |
Liu et al. | Knowledge-based neural network model for FPGA logical architecture development |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |