CN117810195A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN117810195A
CN117810195A CN202311275689.4A CN202311275689A CN117810195A CN 117810195 A CN117810195 A CN 117810195A CN 202311275689 A CN202311275689 A CN 202311275689A CN 117810195 A CN117810195 A CN 117810195A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor
resin
support member
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311275689.4A
Other languages
English (en)
Inventor
竹田裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117810195A publication Critical patent/CN117810195A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种能够实现密封树脂的低高度化的半导体器件。半导体器件(A10)包括半导体元件(1)、支承部件(2)、配线层(3)、多个端子(5)和密封树脂(6)。支承部件(2)具有朝向厚度方向(z)的一方的搭载面(21)，且支承半导体元件(1)。配线层(3)其至少一部分与搭载面(21)相接。多个端子(5)各自贯通支承部件(2)，且与配线层(3)导通。密封树脂(6)形成在搭载面(21)，覆盖半导体元件(1)和配线层(3)。配线层(3)包含与半导体元件(1)导通的配线图案部(31)和线圈图案部(32)。

Description

半导体器件
技术领域
本发明涉及半导体器件。
背景技术
现有技术中，公知有由1个密封树脂密封多个电子元件(主动元件和被动元件等)的半导体器件。在这样的半导体器件中，能够削减与该半导体器件一起安装在电子设备等的配线板上的电子元件的数量。例如在专利文献1中公开了现有的半导体器件的一例。专利文献1记载的半导体器件包括基板、第一元件、第二元件和密封树脂。第一元件例如为LSI(Large Scale Integration)等的集成电路(IC)。第二元件是连接于第一元件的元件，例如是二极管等的被动元件。第一元件和第二元件搭载在基板上。密封树脂配置在基板上，覆盖第一元件和第二元件。
现有技术文献
专利文献
专利文献1：日本特开2021-82694号公报。
专利文献2：日本特开2009-246305号公报。
发明内容
发明要解决的问题
在专利文献1记载的半导体器件中，作为第二元件使用电感器的情况下，存在密封树脂的厚度比第二元件(电感器)的厚度大的情况。例如专利文献2中公开有电感器的厚度比其他的电子元件(二极管、电容器和开关元件等)的厚度大的例子。但是，在专利文献1记载的半导体器件中，密封树脂的厚度相对于基板的厚度越变大，担心会因热应力而使基板的翘曲越变大。由于这样的基板的翘曲，半导体器件的制造变得困难。
本发明是鉴于上述问题而想出的，其目的在于，提供能够实现密封树脂的低高度化的半导体器件。
用于解决问题的技术手段
本发明的半导体器件，包括：半导体元件；支承部件，其具有朝向厚度方向的一方的搭载面，支承所述半导体元件；配线层，其至少一部分与所述搭载面相接；多个端子，其贯通所述支承部件，与所述配线层导通；和密封树脂，其形成在所述搭载面，覆盖所述半导体元件和所述配线层，所述配线层包含与所述半导体元件导通的配线图案部和线圈图案部。
发明效果
依据本发明的半导体器件，能够实现密封树脂的低高度化。
附图说明
图1是表示第一实施方式的半导体器件的从底面侧看的立体图。
图2是表示第一实施方式的半导体器件的平面图，用假想线表示密封树脂。
图3是在图2的平面图中，省略了半导体元件、磁性膜和密封树脂的图。
图4是表示第一实施方式的半导体器件的正面图。
图5是表示第一实施方式的半导体器件的底面图。
图6是表示第一实施方式的半导体器件的右侧面图。
图7是沿着图2的VII-VII线的截面图。
图8是沿着图2的VIII-VIII线的截面图。
图9是沿着图2的IX-IX线的截面图。
图10是沿着图2的X-X线的截面图。
图11是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图12是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图13是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图14是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图15是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图16是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图17是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图18是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图19是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图20是表示第一实施方式的半导体器件的制造方法的一个工序的截面图。
图21是表示第一实施方式的第一变形例的半导体器件的截面图。
图22是表示第一实施方式的第二变形例的半导体器件的平面图，用假想线表示了密封树脂。
图23是沿着图22的XXIII-XXIII线的截面图。
图24是表示第一实施方式的另一变形例的半导体器件的截面图。
图25是表示第二实施方式的半导体器件的平面图，用假想线表示了密封树脂。
图26是沿着图25的XXVI-XXVI线的截面图。
图27是表示第二实施方式的第一变形例的半导体器件的截面图。
图28是表示第二实施方式的第二变形例的半导体器件的截面图。
具体实施方式
关于本发明的半导体器件的优选的实施方式，参照附图在以下进行说明。以下，对相同或者类似的构成要素标注相同的附图标记，省略重复的说明。本发明中的“第一”、“第二”、“第三”等的用语只是作为标签使用，不一定是意图对这些对象物赋予顺序。
在本发明中，“某物A形成在某物B”和“某物A形成在某物B(之)上”，除非另有规定，包括“某物A直接形成在某物B的情况”和“在某物A与某物B之间插设有其他物体，并且某物A形成在某物B的情况”。同样地，“某物A配置在某物B”和“某物A配置在某物B(之)上”是指，除非另有规定，包括“某物A直接配置在某物B的情况”和“在某物A与某物B之间插设有其他物体，并且某物A配置在某物B的情况”。同样地，“某物A位于某物B(之)上”是指，除非另有规定，包括“某物A与某物B相接触，某物A位于某物B(之)上”和“在某物A与某物B之间插设有其他物体，并且某物A位于某物B(之)上的情况”。另外，“在某方向看某物A与某物B重叠”是指，除非另有规定，包括“某物A与某物B的全部重叠”和“某物A与某物B的一部分重叠”。另外，“某物A(的材料)包含某材料C”是指，包括“某物A(的材料)由某材料C构成的情况”和“某物A(的材料)的主成分是某材料C的情况”。另外，“某面A朝向某方向B(的一方侧或者另一方侧)”是指，除非另有规定，不限于面A的相对方向B的角度为90°的情况，而包括面A相对于方向B倾斜的情况。另外，“某面A与某面B正交”是指，除非另有规定，不限于面A相对面B的角度为90°的情况，而包括面A相对于面B倾斜的情况。
图1～图10表示第一实施方式的半导体器件A10。半导体器件A10包括半导体元件1、多个电路部件19、支承部件2、散热焊盘29、配线层3、磁性膜39、多个接合层41、多个接合层42、多个端子5和密封树脂6。
为了便于说明，参照相互正交的厚度方向z、第一方向x和第二方向y。厚度方向z与半导体器件A10的厚度方向相当。在以下的说明中，也有将厚度方向z的一方称为上方，将另一方称为下方的情况。此外，“上”、“下”、“上方”、“下方”、“上表面”和“下表面”等的记载，表示在厚度方向z上的各部件等的相对的位置关系，不一定是规定与重力方向的关系的用语。另外，“俯视”是指在厚度方向z上看时。
半导体器件A10是被表面安装在电子设备和电动车等的配线板上的装置。半导体器件A10为无引线封装型，尤其是QFN封装(Quad Flat Non-leaded Package：方形扁平无引脚封装)型。半导体器件A10在俯视时为矩形形状。半导体器件A10的大小没有限定，第一方向x的尺寸为0.8mm以上且8mm以下，第二方向y的尺寸为0.8mm以上且8mm以下，厚度方向z的尺寸为0.3mm以上且1.2mm以下。
半导体元件1是成为半导体器件A10的功能中枢的部件。半导体元件1例如是LSI等的集成电路。与该例不同，半导体元件1也可以是LDO(Low Drop Out：低压差稳压器)等的压电控制用元件、运算放大器等的放大用元件、晶体管和二极管等的分立元件。半导体元件1在俯视时为矩形形状。半导体元件1被支承部件2支承。半导体元件1在俯视时与支承部件2重叠。
半导体元件1如图7～图9所示，具有元件主面10a和元件背面10b。元件主面10a和元件背面10b在厚度方向z上隔开间隔。元件主面10a与元件背面10b相互朝向相反侧。元件主面10a与支承部件2相对。
半导体元件1如图7～图9所示具有多个元件电极11。多个元件电极11各自配置在元件主面10a。多个元件电极11分别包含焊盘和柱。在各元件电极11中，焊盘配置在元件主面10a，柱从焊盘向厚度方向z延伸。柱从元件主面10a突出。焊盘和柱的各组成如果含有导电性材料就没有任何限定，在一个例子中，焊盘的组成含有铝(Al)，柱的组成含有铜(Cu)。多个元件电极11分别在俯视时为矩形形状。多个元件电极11的各俯视形状不限定于矩形，也可以是圆形、椭圆形或者多边形。另外，焊盘与柱俯视形状也可以不同。
多个电路部件19分别如图2和图10所示，被支承部件2支承。多个电路部件19分别为表面安装型。多个电路部件19分别可以是例如电阻器、电容器或者二极管等的任意者。多个电路部件19分别如图2和图10所示包含一对端子部191。各电路部件19中，一对端子部191分别配置于俯视时的长边方向的两侧。此外，电路部件19的数量也可以是1个。
支承部件2支承半导体元件1。支承部件2例如包含树脂材料。该树脂材料例如与密封树脂6相同，但也可以与密封树脂6不同。另外，在支承部件2中，也可以在上述的树脂材料中混入二氧化硅等的填料。支承部件2也可以不含树脂材料而含有单晶的本征半导体(例如硅(Si))而构成。支承部件2如图2、图3和图5所示在俯视时为矩形形状。支承部件2的厚度(厚度方向z的尺寸)没有任何限定，例如是30μm以上且150μm以下。支承部件2具有搭载面21、背面22和多个侧面23。
如图4、图6～图10所示，搭载面21和背面22在厚度方向z上隔开间隔。搭载面21与背面22相互朝向相反侧。搭载面21为支承部件2的上表面，背面22为支承部件2的下表面。搭载面21与半导体元件1(元件主面10a)相对。在将半导体器件A10安装于配线板时，背面22与该配线板相对。本实施方式中，搭载面21被密封树脂6覆盖，背面22从密封树脂6露出。
如图2～图10所示，多个侧面23分别被夹在搭载面21与背面22之间。各侧面23的厚度方向z的上端与搭载面21相连，各侧面23的厚度方向z的下端与背面22相连。各侧面23是平坦的，并且与搭载面21和背面22的各自正交。
配线层3是配置在半导体器件A10的内部的导电体。配线层3例如包含Cu。配线层3例如是种子层(例如含有钛(Ti))与镀层(例如含有Cu)的层叠体，也可以是由导电体构成的单层。配线层3根据图2和图3理解，包括与半导体元件1导通的部位和与多个电路部件19的任意者导通的部位。本实施方式中，配线层3形成于搭载面21，与搭载面21相接。配线层3如图3所示，包括多个配线图案部31和线圈图案部32。本实施方式中，多个配线图案部31和线圈图案部32在厚度方向z上位于相同位置。
多个配线图案部31与多个端子5一起构成半导体器件A10中的导通路径。根据图2和图3理解，多个配线图案部31包括：将半导体元件1与多个端子5的任意者电连接的部分；将半导体元件1与多个电路部件19的任意者电连接的部分；和将多个电路部件19的任意者与多个端子5的任意者电连接的部分。多个配线图案部31也可以进一步包括：将半导体元件1与线圈图案部32电连接的部分；和将线圈图案部32与多个端子5的任意者电连接的部分。
线圈图案部32通过通电而使电感产生。即，线圈图案部32起到电感器的作用。线圈图案部32例如是在俯视时卷绕为涡旋状的平面线圈。如图3所示，线圈图案部32包括第一端321、第二端322和卷绕部323。卷绕部323是被平面卷绕的部位。在图示例子中，卷绕部323为俯视矩形的涡旋状。第一端321与卷绕部323的一端相连。第二端322与卷绕部323的另一端相连。在图示的例子中，第一端321与半导体元件1导通，第二端322与端子5导通。
磁性膜39包含磁性材料。磁性膜39兼具磁性和绝缘性双方。磁性膜39例如由在热固化性树脂中填充磁性填料而得的材料构成。热固化性树脂例如含有环氧树脂。磁性填料例如含有铁(Fe)、钴(Co)、镍(Ni)、锰(Mn)的任意者。作为磁性填料的一例，能够举例铁氧体材料的粉末。磁性膜39形成在搭载面21上。磁性膜39覆盖线圈图案部32。
多个接合层41分别将配线图案部31与半导体元件1的多个元件电极11之中相应的1个接合。多个接合层41分别为导电性的接合材料。多个接合层41分别由层叠在配线层3的Ni层和层叠在该Ni层且组成中含有锡(Sn)的合金层构成。组成中含有Sn的合金层例如为Sn-银(Ag)合金。此外，多个接合层41的各组成不限于该例。
多个接合层42将配线图案部31与多个电路部件19的多个端子部191之中的相应的1个接合。多个接合层42分别为导电性的接合材料。多个接合层42分别可以由与各接合层41相同的材料构成，也可以是Ag膏或者焊料。
多个端子5分别是与配线层3导通，且露出于半导体器件A10的外部的导电体。多个端子5分别成为将半导体器件A10安装在配线板时的端子。多个端子5分别在厚度方向z上贯通支承部件2。在图示的例子中，多个端子5均在俯视时配置在半导体元件1的外方，在俯视时与半导体元件1不重叠。与该例子不同，多个端子5的几个也可以在俯视时与半导体元件1重叠。
多个端子5分别如图7～10所示包括柱状部501和外部电极部502。接下来说明的柱状部501和外部电极部502，除非另有说明，分别在各端子5中是共通的。
如图7～图10所示，柱状部501在厚度方向z上贯通支承部件2。柱状部501例如包含金属材料。该金属材料没有任何限定，例如是Cu。柱状部501的俯视形状没有任何限定，在图示的例子中是矩形形状。柱状部501的上表面(朝向厚度方向z上方的面)例如与支承部件2的搭载面21成同一平面。该柱状部501的上表面与配线层3相接。此外，多个端子5中，也可以存在柱状部501的上表面与配线层3不相接的端子。这样的端子5成为虚设端子。柱状部501的下表面(朝向厚度方向z下方的面)从支承部件2露出。该柱状部501的下表面例如与支承部件2的背面22成同一平面。多个端子5中，也存在柱状部501的侧面(朝向第一方向x或者第二方向y的面)露出的端子。
如图7～图10所示，外部电极部502与柱状部501之中的、从支承部件2的背面22或者侧面23露出的部位相接。外部电极部502从背面22和侧面23突出。另外，外部电极部502与跟柱状部501相接的配线图案部31之中的、从密封树脂6露出的部位相接。外部电极部502由无电解镀形成。外部电极部502例如从与柱状部501相接的一侧起依次层叠有Ni层、钯(Pd)层、金(Au)层的多个金属层构成。外部电极部502作为其他的结构也可以形成为，从与柱状部501相接的一侧起依次层叠有Ni层、Au层的多个金属层，或者依次层叠有Cu层、Ag层、Sn层的多个金属层。外部电极部502的材料和形成方法不限定于该例。外部电极部502的厚度没有特别的限定，例如是1μm以上且5μm以下。
多个端子5如图2～图10所示，包括内方端子51和多个侧方端子52。内方端子51和多个侧方端子52分别包含上述柱状部501和上述外部电极部502。
如图5和图7所示，内方端子51其柱状部501的下表面从背面22露出，且柱状部501的侧面被支承部件2覆盖。内方端子51与线圈图案部32导通。内方端子51经由线圈图案部32与半导体元件1导通。内方端子51是技术方案中记载的“线圈端子”的一例。
如图2～图10所示，多个侧方端子52其柱状部501的下表面从背面22露出，并且柱状部501的侧面从多个侧面23的任意者露出。在图示的例子中，多个侧方端子52中包括：与半导体元件1导通的端子；与多个电路部件19的任意者和半导体元件1导通的端子；与多个电路部件19的任意者导通的端子；以及与半导体元件1和多个电路部件19的任意者均不导通的端子。多个侧方端子52分别在俯视时配置在半导体元件1的外方，与半导体元件1不重叠。与该例不同，也可以多个侧方端子52的一些与半导体元件1重叠。
散热焊盘29如图7和图9所示，在厚度方向z上贯通支承部件2。散热焊盘29例如包含与柱状部501相同的材料。散热焊盘29在俯视时与半导体元件1重叠。在图示的例子中，在散热焊盘29，经由接合层41接合有多个元件电极11之中的一些。与这样的散热焊盘29接合的多个元件电极11，例如是与半导体元件1内的功能部分不导通的虚设电极，也可以与该功能部分导通。散热焊盘29的下表面从背面22露出。在图示的例子中，该散热焊盘29的下表面与背面22成同一平面，被与外部电极部502相同的镀层覆盖。
密封树脂6例如是以黑色的环氧树脂为主剂的合成树脂。密封树脂6也可以在该环氧树脂中混入二氧化硅等的填料。密封树脂6如图7～图10所示，覆盖半导体元件1和配线层3。另外，密封树脂6如图7～图10所示，覆盖支承部件2的一部分、多个接合层41和多个接合层42。密封树脂6形成在搭载面21。密封树脂6在俯视时为矩形形状。密封树脂6的厚度(厚度方向z的尺寸)没有任何限定，例如是0.2mm以上且1.2mm以下。密封树脂6如图1～图10所示，具有树脂主面61、树脂背面62和多个树脂侧面63。
如图4和图6～图9所示，树脂主面61和树脂背面62在厚度方向z上隔开间隔。树脂主面61与树脂背面62在厚度方向z上相互朝向相反侧。树脂主面61在厚度方向z上与搭载面21朝向相同方向，树脂背面62在厚度方向z上与背面22朝向相同方向。树脂背面62与搭载面21相接。在树脂背面62中，与配线层3的形状对应地具有凹凸。
如图4、图6～图10所示，多个树脂侧面63的每一个在厚度方向z上被树脂主面61和树脂背面62夹着，并与它们相连。多个树脂侧面63分别具有第一侧部631和第二侧部632。接下来说明的第一侧部631和第二侧部632，除非另有说明，分别在各树脂侧面63共通。第一侧部631与第二侧部632朝向相同方向。如图1和图4～图10所示，第一侧部631在俯视时配置在比第二侧部632靠外方。第一侧部631与树脂主面61相连，第二侧部632与多个侧面23之中相应的1个相连。第二侧部632和与其相连的侧面23成同一平面。通过这样的结构，在各树脂侧面63存在层差。
接着，关于半导体器件A10的制造方法的一例，参照图11～图20进行说明。图11～图20是表示半导体器件A10的制造方法中的一个工序的截面图。这些截面图与图7所示的截面对应。此外，图18～图20中所示的截面图，相对于图11～图17所示的截面图，厚度方向z相反。
首先，如图11所示，准备支承基板80，并且在该支承基板80上形成多个柱状导体850a、829。支承基板80例如包含单晶的本征半导体材料。该半导体材料例如是Si。在准备支承基板80的工序中，例如作为支承基板80准备硅晶片。支承基板80具有在厚度方向z上相互朝向相反侧的基板主面80a和基板背面80b。多个柱状导体850a、829例如通过下一工序形成。首先，在基板主面80a形成种子层。该种子层的形成例如基于溅射法进行。并且，在种子层上将抗蚀剂进行图案化，通过电解电镀形成多个柱状导体850a、829。之后，除去抗蚀剂层和不需要的种子层。经过这些工序，在支承基板80的基板主面80a形成多个柱状导体850a、829。柱状导体850a之后是成为端子5的柱状部501的部位，柱状导体829之后是成为散热焊盘29的部位。
接着，如图12所示，在支承基板80的基板主面80a，形成覆盖柱状导体850a、829的第一树脂层82。第一树脂层82的形成例如基于模塑成形进行。第一树脂层82例如是以黑色的环氧树脂为主剂的合成树脂。作为第一树脂层82，也可以不是该合成树脂，而是其他的绝缘性的树脂材料。第一树脂层82具有在厚度方向z上相互朝向相反侧的顶面821和底面822。顶面821与基板主面80a朝向相同方向，底面822与基板主面80a相对。第一树脂层82之后是成为支承部件2的部件。
接着，如图13所示，磨削第一树脂层82。该第一树脂层82的磨削从顶面821侧起进行至柱状导体850a、829从顶面821露出为止。该磨削的方法没有特别限定。另外，也可以通过不是磨削的方法来使第一树脂层82低高度化。由此，从柱状导体850a形成柱状部501，从柱状导体829形成散热焊盘29。
接着，如图14所示形成配线层3。配线层3例如通过下一工序形成。首先，在顶面821、各柱状部501和各散热焊盘29上形成种子层。该种子层的形成例如基于溅射法进行。并且，在种子层上将抗蚀剂图案化，通过电解电镀形成镀层。之后，除去抗蚀剂层和不需要的种子层。经由这些工序，形成包含多个配线图案部31和线圈图案部32的配线层3。
接着，如图15所示，依次形成多个接合层41和磁性膜39。多个接合层41对于配线层3的上表面形成光刻图案。由此，配线层3的一部分从光刻图案露出。接着，在从光刻图案露出的配线层3的一部分和光刻图案的整体，利用溅射法成膜作为基底层的金属薄膜。接着，通过以该金属薄膜作为导电路径的电解电镀，在金属薄膜上依次形成Ni层、和含有Sn的合金层。最后，除去光刻图案和层叠在它的上表面的金属薄膜、Ni层和合金层。经由这些工序，形成多个接合层41。磁性膜39例如以覆盖线圈图案部32的方式将含有磁性材料的膏材进行丝网印刷。接着，对膏材进行烧制。经过这些工序，形成磁性膜39。
接着，如图16所示，搭载半导体元件1。这时，在该半导体元件1的搭载前或者搭载后也搭载多个电路部件19。半导体元件1例如通过倒装芯片键合而接合于多个接合层41。在倒装芯片键合中，首先，将半导体元件1的多个元件电极11的每一个相对于多个接合层41独立地临时固定。接着，使多个接合层41通过回流焊熔融。最后，通过将熔融了的多个接合层41冷却而使其固化。经过该工序，半导体元件1经由多个接合层41接合于配线层3。多个电路部件19例如经由焊料或者Ag膏等接合于配线层3(配线图案部31)。
接着，如图17所示形成第二树脂层86。第二树脂层86在支承部件2的上方以覆盖半导体元件1、多个电路部件19、配线层3和磁性膜39的方式形成。第二树脂层86的形成例如是基于模塑成形进行的。第二树脂层86例如是以黑色的环氧树脂为主剂的合成树脂。作为第二树脂层86也可以不是该合成树脂，而是其他的绝缘性的树脂材料。第二树脂层86之后是成为密封树脂6的部件。第二树脂层86具有朝向厚度方向z的一方的顶面861。顶面861与密封树脂6中的树脂主面61相当。
接着，如图18所示，除去支承基板80。关于该支承基板80的除去，例如从基板背面80b侧磨削支承基板80。关于该磨削，将支承基板80从基板背面80b侧进行。在图示的例子中，将该磨削在支承基板80的除去后也继续进行，由此使支承部件2、柱状部501和散热焊盘29低高度化。该低高度化也可以不进行。
接着，如图19所示，在第二树脂层86形成槽部869。关于该槽部869的形成，是将切断线CL1的部分例如通过使用划片刀的半切割除去。通过形成槽部869，支承部件2按每一个半导体元件1被分割，支承部件2的侧面在槽部869中露出。
接着，如图20所示形成外部电极部502。外部电极部502形成在从背面22露出的柱状部501和散热焊盘29的顶面，和在槽部869中露出的柱状部501的侧面和配线层3的侧面。外部电极部502的形成例如基于无电解镀进行。关于该无电解镀，从与柱状部501相接的一侧起依次地层叠Ni层、Pd层、Au层。由此，各自形成包含柱状部501和外部电极部502的多个端子5(内方端子51和多个侧方端子52)。
之后，按图20所示的切断线CL2将第二树脂层86切断，由此按每一个半导体元件1进行单片化。第二树脂层86的切断例如通过使用划片刀的切削加工进行。在该工序中使用的划片刀的厚度，比在上述槽部869的形成(半切割)中使用的划片刀薄。第二树脂层86按切断线CL2被分割，由此形成半导体器件A10中的密封树脂6。
经由以上的工序，制造图1～图10所示的半导体器件A10。此外，半导体器件A10的制造方法不限定于上述的例子。例如，多个接合层41也可以不形成在配线层3的上表面，而在半导体元件1的多个元件电极11分别独立地形成。另外，例如在支承部件2包含单晶的本征半导体(例如Si)的情况下，按以下方式制造。其为在上述支承基板80(硅晶片)通过蚀刻等形成槽。接着，在该槽形成多个柱状导体850a、829。接着，不形成第一树脂层82而形成配线层3。另外，在第二树脂层86的形成后，不除去支承基板80地进行磨削，直至形成在上述的槽中的多个柱状导体850a、829露出。通过变更为这样的工序，制造支承部件2由半导体材料构成的半导体器件A10。
半导体器件A10的作用和效果如下所述。
在半导体器件A10中，配线层3包含线圈图案部32。密封树脂6覆盖半导体元件1和配线层3。依据该结构，因为通过对配线层3的线圈图案部32的通电而得到电感，所以不需要作为分立部件的电感器。因此，能够抑制密封树脂6的厚度变大，所以半导体器件A10能够实现密封树脂6的低高度化。由此，半导体器件A10能够抑制支承部件2的翘曲，所以能够消除在制造上的不良状况。
半导体器件A10具有覆盖线圈图案部32的磁性膜39。依据该结构，通过对线圈图案部32的通电而产生的电感的值能够变大。尤其是在半导体器件A10中，因为磁性膜39覆盖线圈图案部32的整体，所以在使线圈图案部32中的电感值提高方面是优选的。
半导体器件A10中，线圈图案部32是在搭载面21被平面卷绕的平面线圈，与配线图案部31在厚度方向z上处于相同位置。依据该结构，能够使线圈图案部32由一层的配线层3构成，因此在使密封树脂6低高度化方面是优选的。
半导体器件A10具有散热焊盘29。散热焊盘29在俯视时与半导体元件1重叠。依据该结构，对半导体元件1的通电而产生的热能够经由散热焊盘29散热。即，半导体器件A10能够使来自半导体元件1的热的散热性提高。尤其是，在半导体器件A10中，因为半导体元件1的元件电极11接合于散热焊盘29，所以在使来自半导体元件1的热的散热性提高方面是优选的构造。
在半导体器件A10中，多个端子5在俯视时与半导体元件1不重叠。依据该结构，因为在半导体元件1的下方没有配置多个端子5，所以能够配置散热焊盘29。因此，半导体器件A10在使来自半导体元件1的热的散热性提高方面是优选的构造。
在半导体器件A10中，支承部件2含有树脂材料，该树脂材料与密封树脂6相同。依据该结构，因为能够减小支承部件2的线膨胀系数与密封树脂6的线膨胀系数之差，所以能够抑制由半导体器件A10产生的热应力。
在半导体器件A10中，在多个侧方端子52的每一个中，外部电极部502也形成在柱状部501之中的从侧面23露出的面。依据该结构，在将半导体器件A10安装在电子设备等的配线板时，在该安装时使用的导电性接合材料(例如焊料)能够形成焊脚。因此，半导体器件A10是否适当地接合于电子设备等的配线板的外观检查变得容易。
在半导体器件A10中，线圈图案部32在俯视时与半导体元件1不重叠。依据该结构，能够抑制由于对线圈图案部32的通电而产生的磁场传递到半导体元件1的情况。
以下，关于本发明的半导体器件的其他的实施方式和变形例进行说明。各实施方式和各变形例中的各部的结构，在不产生技术上的矛盾的范围内能够相互组合。
图21表示第一实施方式的第一变形例的半导体器件A11。图21与半导体器件A10的图7的截面对应。半导体器件A11与半导体器件A10相比较，在以下的方面不同。其为，在半导体器件A11的密封树脂6的各树脂侧面63没有层差。
半导体器件A11的密封树脂6中，各树脂侧面63是平坦的。各树脂侧面63与支承部件2的多个侧面23之中相应的1个成同一平面。在该结构中，在各侧方端子52中，外部电极部502形成在柱状部501之中的下表面(从背面22露出的面)，没有形成在柱状部501之中的侧面(从侧面23露出的面)。
半导体器件A11例如在上述半导体器件A10的制造方法中，不进行在第二树脂层86形成槽部869的半切划片(上述图19中所示的工序)，而通过以下的工序来制造。
图22和图23表示第一实施方式的第二变形例的半导体器件A12。半导体器件A12与半导体器件A10相比较，线圈图案部32的位置不同。
在半导体器件A12中，线圈图案部32配置在半导体元件1的下方。由此，线圈图案部32在俯视时与半导体元件1重叠。在这样的结构中，如图22所示，能够实现支承部件2的俯视面积的缩小化。因此，半导体器件A12与半导体器件A10相比能够实现俯视面积的缩小化。
在图22和图23所示的例子中，半导体器件A12不具有散热焊盘29，例如如图24所示，也能够将散热焊盘29配置在半导体元件1的上方。在图24所示的结构中，能够实现支承部件2的俯视面积的缩小化，并且能够使来自半导体元件1的热的散热性提高。
在第一实施方式的第一变形例和第二变形例的各半导体器件A11、A12中，也与半导体器件A10同样地在配线层3形成线圈图案部32。因此，各半导体器件A11、A12与半导体器件A10同样地，能够实现密封树脂6的低高度化。由此，各半导体器件A11、A12能够抑制支承部件2的翘曲，所以能够消除制造上的不良状况。此外，各半导体器件A11、A12通过与半导体器件A10共通的结构，起到与半导体器件A10同样的效果。
图25和图26表示第二实施方式的半导体器件A20。半导体器件A12与半导体器件A10相比较，在以下的方面不同。第一，半导体器件A12具有连接部件71。第二，多个端子5不包含内方端子51。
在半导体器件A20中，多个端子5包括多个侧方端子52和多个侧方端子53。在图示的例子中，多个侧方端子53在俯视时在支承部件2的第一方向x的一方侧沿着第二方向y配置。多个侧方端子53相当于在半导体器件A10中与半导体元件1和多个电路部件19的任一者都不导通的多个侧方端子52。多个侧方端子53的任意者与线圈图案部32导通。与该线圈图案部32导通的侧方端子53为技术方案中记载的“线圈端子”的一例。多个侧方端子53与侧方端子52同样地包括柱状部501和外部电极部502。
在半导体器件A20中，配线层3包含多个配线图案部33。多个配线图案部33分别与多个侧方端子53之中相应的1个分别相接。
如图25所示，在半导体器件A20中，磁性膜39在俯视时形成为矩形环状。通过该结构，如图25和图26所示，线圈图案部32的第二端322从磁性膜39露出。
连接部件71将相互隔开间隔的部位电连接。连接部件71例如是键合导线，也可以是板状的导电部件(引线部件)。连接部件71的构成材料只要是导电性材料就没有任何限定，例如包含Au、Al和Cu的任意者。如图25和图26所示，连接部件71接合于线圈图案部32的第二端322、和多个配线图案部33的任意者。在图示的例子中，连接部件71接合于沿着第二方向y配置的多个配线图案部33之中的位于第二方向y中央的配线图案部33。因此，多个侧方端子53之中的位于第二方向y中央的侧方端子53经由连接部件71与线圈图案部32导通。
第二实施方式的半导体器件A20中，与半导体器件A10同样地，在配线层3形成有线圈图案部32。因此，半导体器件A20与半导体器件A10同样地，能够实现密封树脂6的低高度化。由此，半导体器件A20能够抑制支承部件2的翘曲，所以能够消除在制造上的不良状况。此外，半导体器件A20通过与半导体器件A10共通的结构，起到与半导体器件A10同样的效果。
在半导体器件A20中，多个端子5分别从支承部件2的多个侧面23的任意者露出。依据该结构，多个侧方端子53之中的一个成为与线圈图案部32导通的线圈端子。因此，在半导体器件A20中，与半导体器件A10不同，该线圈端子从半导体器件A20的侧方能够识别到。由此，在半导体器件A20中，能够容易地对该线圈端子与电子设备等的配线板的接合进行外观检查。
图27表示第二实施方式的第一变形例的半导体器件A21。图27与半导体器件A20的图26的截面对应。半导体器件A21与半导体器件A20比较，在以下方面不同。第一，半导体器件A21不具有连接部件71。第二，半导体器件A21具有绝缘层72。
绝缘层72由绝缘材料构成。该绝缘材料没有任何限定，例如是聚酰亚胺树脂。在本实施方式中，如图27所示，在绝缘层72上形成线圈图案部32的卷绕部323。由此，绝缘层72的一部分配置在线圈图案部32的卷绕部323的下方。另外，如图27所示，绝缘层72配置在卷绕部323与多个侧方端子53之中的一个之间，将其电绝缘。通过该结构，该侧方端子53能够不与卷绕部323接触(短路)地、延伸至第二端322的下方。因此，在半导体器件A21中，上述的侧方端子53延伸至第二端322的下方，与第二端322相接。即，上述的侧方端子53与第二端322电连接。
图28表示第二实施方式的第二变形例的半导体器件A22。图28对应于半导体器件A20的图26的截面。半导体器件A22与半导体器件A21相比较，在以下的方面不同。其为，线圈图案部32相对于多个配线图案部31、33配置在厚度方向z上方。
在半导体器件A22中，如图28所示，线圈图案部32相对于多个配线图案部31、33的一部分隔着绝缘层72层叠。线圈图案部32包含一对贯通部325。一对贯通部325分别在厚度方向z上贯通绝缘层72。一对贯通部325的一方夹在第一端321与配线图案部31之间，将它们电连接。该配线图案部31与半导体元件1导通。一对贯通部325的另一方夹在第二端322与配线图案部33的另一端之间，将它们电连接。由此，与该配线图案部33相接的侧方端子53与线圈图案部32导通。
在第二实施方式的第一变形例和第二变形例的各半导体器件A21、A22中，与半导体器件A20(A10)同样地，在配线层3形成有线圈图案部32。因此，各半导体器件A21、A22与半导体器件A20(A10)同样地能够实现密封树脂6的低高度化。由此，各半导体器件A21、A22能够抑制支承部件2的翘曲，所以能够消除在制造上的不良状况。此外，各半导体器件A21、A22通过与半导体器件A20(A10)共通的结构，能够起到与半导体器件A20(A10)同样的效果。
在上述第一实施方式和上述第二实施方式(包含它们的变形例)中，各半导体器件A10～A12、A20～A22具有多个电路部件19，但多个电路部件19的任一者都可以不具有。
上述第一实施方式和上述第二实施方式(包含它们的变形例)涉及的各半导体器件A10～A12、A20～A22中，多个端子5包含与线圈图案部32导通的线圈端子(例如内方端子51)，但也可以与该例不同，多个端子5不包含线圈端子。在该情况下，线圈图案部32在半导体器件A10的内部经由配线层3与半导体元件1和多个电路部件19适当导通。
上述第一实施方式和上述第二实施方式(包含它们的变形例)的各半导体器件A10～A12、A20～A22中，线圈图案部32在半导体器件A10的内部与半导体元件1导通，但也可以与该例不同地不与半导体元件1导通。这样的变形例的半导体器件例如按以下的方式构成。其为，该半导体器件中，多个端子5包括2个内方端子51，2个内方端子51的一方与线圈图案部32的第一端321导通，且2个内方端子51的另一方与线圈图案部32的第二端322导通。
本发明的半导体器件和半导体器件的制造方法不限定于上述的实施方式。本发明的半导体器件的各部的具体的结构、和本发明的半导体器件的制造方法的各工序的具体的处理分别能够进行各种设计变更。例如，本发明的半导体器件包括以下的附记涉及的实施方式。
附记1.
一种半导体器件，其包括：
半导体元件；
支承部件，其具有朝向厚度方向的一方的搭载面，支承所述半导体元件；
配线层，其至少一部分与所述搭载面相接；
多个端子，其贯通所述支承部件，与所述配线层导通；和
密封树脂，其形成在所述搭载面，覆盖所述半导体元件和所述配线层，
所述配线层包含与所述半导体元件导通的配线图案部和线圈图案部。
附记2.
附记1中记载的半导体器件，
还包括被所述密封树脂覆盖的磁性膜，
所述磁性膜覆盖所述线圈图案部的至少一部分。
附记3.
附记2中记载的半导体器件，
所述磁性膜覆盖所述线圈图案部的整体。
附记4.
附记1至附记3中任一项记载的半导体器件，
所述配线图案部和所述线圈图案部在所述厚度方向上处于相同位置。
附记5.
附记4中记载的半导体器件，
所述线圈图案部为在所述搭载面被平面卷绕的平面线圈。
附记6.
附记1至附记5中任一项记载的半导体器件，
所述多个端子在所述厚度方向上看配置在所述半导体元件的外方。
附记7.
附记6中记载的半导体器件，
所述线圈图案部在所述厚度方向上看与所述半导体元件不重叠。
附记8.
附记7中记载的半导体器件，
还包括在所述厚度方向上贯通所述支承部件的散热焊盘，
所述散热焊盘在所述厚度方向上看与所述半导体元件重叠。
附记9.
附记1至附记8中任一项记载的半导体器件，
所述支承部件包含树脂材料。
附记10.
附记9中记载的半导体器件，
所述密封树脂包含与所述支承部件相同的树脂材料。
附记11.
附记1至附记10中任一项记载的半导体器件，
所述多个端子的每一个包括：贯通所述支承部件的柱状部；和覆盖所述柱状部之中的从所述支承部件露出的面的外部电极部。
附记12.
附记11中记载的半导体器件，
所述支承部件具有在所述厚度方向上朝向与所述搭载面相反侧的部件背面，
所述外部电极部比所述部件背面突出。
附记13.
附记1至附记12中任一项记载的半导体器件，
所述多个端子包含与所述线圈图案部导通的线圈端子。
附记14.
附记1至附记13中任一项记载的半导体器件，
所述半导体元件具有朝向所述厚度方向的另一方侧的元件主面和配置在所述元件主面的元件电极，
所述元件主面与所述搭载面相对。
附记15.
附记1至附记14中任一项记载的半导体器件，
所述支承部件具有朝向与所述厚度方向正交的第一方向的部件侧面，
所述多个端子包含从所述部件侧面露出的侧方端子。
附记16.
附记15中记载的半导体器件，
所述密封树脂具有朝向所述厚度方向的一方的树脂主面和朝向所述第一方向的树脂侧面，
所述树脂侧面具有与所述树脂主面相连的第一侧部和与所述部件侧面相连的第二侧部，
所述第二侧部与所述部件侧面成同一平面，
在所述厚度方向上看，所述第一侧部比所述第二侧部向外方突出。
附图标记的说明
A10、A11、A12、A20、A21、A22：半导体器件
1：半导体元件
10a：元件主面
10b：元件背面
11：元件电极
19：电路部件
191：端子部
2：支承部件
21：搭载面
22：背面
23：侧面
29：散热焊盘
3：配线层
31、33：配线图案部
32：线圈图案部
321：第一端
322：第二端
323：卷绕部
325：贯通部
39：磁性膜
41、42：接合层
5：端子
501：柱状部
502：外部电极部
51：内方端子
52、53：侧方端子
6：密封树脂
61：树脂主面
62：树脂背面
63：树脂侧面
631：第一侧部
632：第二侧部
71：连接部件
72：绝缘层
80：支承基板
80a：基板主面
80b：基板背面
82：第一树脂层
821：顶面
822：底面
829：柱状导体
850a：柱状导体
86：第二树脂层
861：顶面
869：槽部。

Claims (16)

1.一种半导体器件，其特征在于，包括：
半导体元件；
支承部件，其具有朝向厚度方向的一方的搭载面，支承所述半导体元件；
配线层，其至少一部分与所述搭载面相接；
多个端子，其贯通所述支承部件，与所述配线层导通；和
密封树脂，其形成在所述搭载面，覆盖所述半导体元件和所述配线层，
所述配线层包含与所述半导体元件导通的配线图案部和线圈图案部。
2.如权利要求1所述的半导体器件，其特征在于：
还包括被所述密封树脂覆盖的磁性膜，
所述磁性膜覆盖所述线圈图案部的至少一部分。
3.如权利要求2所述的半导体器件，其特征在于：
所述磁性膜覆盖所述线圈图案部的整体。
4.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述配线图案部和所述线圈图案部在所述厚度方向上处于相同位置。
5.如权利要求4所述的半导体器件，其特征在于：
所述线圈图案部为在所述搭载面被平面卷绕的平面线圈。
6.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述多个端子在所述厚度方向上看配置在所述半导体元件的外方。
7.如权利要求6所述的半导体器件，其特征在于：
所述线圈图案部在所述厚度方向上看与所述半导体元件不重叠。
8.如权利要求7所述的半导体器件，其特征在于：
还包括在所述厚度方向上贯通所述支承部件的散热焊盘，
所述散热焊盘在所述厚度方向上看与所述半导体元件重叠。
9.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述支承部件包含树脂材料。
10.如权利要求9所述的半导体器件，其特征在于：
所述密封树脂包含与所述支承部件相同的树脂材料。
11.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述多个端子的每一个包括：贯通所述支承部件的柱状部；和覆盖所述柱状部之中的从所述支承部件露出的面的外部电极部。
12.如权利要求11所述的半导体器件，其特征在于：
所述支承部件具有在所述厚度方向上朝向与所述搭载面相反侧的部件背面，
所述外部电极部比所述部件背面突出。
13.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述多个端子包含与所述线圈图案部导通的线圈端子。
14.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述半导体元件具有朝向所述厚度方向的另一方侧的元件主面和配置在所述元件主面的元件电极，
所述元件主面与所述搭载面相对。
15.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述支承部件具有朝向与所述厚度方向正交的第一方向的部件侧面，
所述多个端子包含从所述部件侧面露出的侧方端子。
16.如权利要求15所述的半导体器件，其特征在于：
所述密封树脂具有朝向所述厚度方向的一方的树脂主面和朝向所述第一方向的树脂侧面，
所述树脂侧面具有与所述树脂主面相连的第一侧部和与所述部件侧面相连的第二侧部，
所述第二侧部与所述部件侧面成同一平面，
在所述厚度方向上看，所述第一侧部比所述第二侧部向外方突出。
CN202311275689.4A 2022-09-30 2023-09-28 半导体器件 Pending CN117810195A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-157372 2022-09-30
JP2022157372A JP2024051292A (ja) 2022-09-30 2022-09-30 半導体装置

Publications (1)

Publication Number Publication Date
CN117810195A true CN117810195A (zh) 2024-04-02

Family

ID=90420891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311275689.4A Pending CN117810195A (zh) 2022-09-30 2023-09-28 半导体器件

Country Status (2)

Country Link
JP (1) JP2024051292A (zh)
CN (1) CN117810195A (zh)

Also Published As

Publication number Publication date
JP2024051292A (ja) 2024-04-11

Similar Documents

Publication Publication Date Title
KR100610170B1 (ko) 반도체 장치 및 그 제조 방법
US6310390B1 (en) BGA package and method of fabrication
US7495319B2 (en) Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US7528460B2 (en) Semiconductor device sealed with electrical insulation sealing member
US20020109214A1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US20060125077A1 (en) Semiconductor device
US20040136123A1 (en) Circuit devices and method for manufacturing the same
US10707156B2 (en) Electronic device
US10944046B2 (en) Semiconductor device
KR100606295B1 (ko) 회로 모듈
US12074118B2 (en) Semiconductor device package and method for manufacturing the same
KR20030075384A (ko) 칩 패키지 및 그 제조방법
JP4598316B2 (ja) 樹脂封止型半導体装置およびその製造方法
CN117810195A (zh) 半导体器件
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
CN107611098A (zh) 电子封装件及其制法
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
US20220059438A1 (en) Semiconductor device
JPH11251497A (ja) 電子回路モジュール
JP3398556B2 (ja) 半導体装置の製造方法
WO2024101174A1 (ja) 半導体装置
WO2024142884A1 (ja) 電子装置および電子装置の製造方法
CN117727705A (zh) 电子装置和制造电子装置的方法
CN118824972A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication