CN117784684A - 一种具有高可靠性的多总线通信控制装置 - Google Patents
一种具有高可靠性的多总线通信控制装置 Download PDFInfo
- Publication number
- CN117784684A CN117784684A CN202311809136.2A CN202311809136A CN117784684A CN 117784684 A CN117784684 A CN 117784684A CN 202311809136 A CN202311809136 A CN 202311809136A CN 117784684 A CN117784684 A CN 117784684A
- Authority
- CN
- China
- Prior art keywords
- data
- transceiver
- interface
- communication control
- high reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006854 communication Effects 0.000 title claims abstract description 55
- 238000004891 communication Methods 0.000 title claims abstract description 50
- 238000012545 processing Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000003139 buffering effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 230000003993 interaction Effects 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 8
- 230000004044 response Effects 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
本发明公开了一种具有高可靠性的多总线通信控制装置包括处理板和AFDX板卡，处理板包括CPU和CPU连接的PCIE电路、CAN接口电路、RS485收发器、RS422收发器、以太网和刹车输出/入模块；针对多个终端接口设备进行数据交互，实现多数据源高速接收处理，通过对双核处理器使用双核共享内存的方式，提高通信效率，提高数据的响应速度，采用AFDX网络和多个总线接口实现与多个终端接口设备进行数据交互，AFDX网络具有实时性和带宽保障，确保数据在通信过程中的可靠性和容错性，减小故障和数据溢出的情况，通过多个数据源的整合，提高了灵活性，通过多个备用接口的扩充，方便了后续的扩展集成。
Description
技术领域
本发明涉及通信数据处理技术领域，具体涉及一种具有高可靠性的多总线通信控制装置。
背景技术
总线技术在众多领域扮演着重要的角色，是各种设备之间进行通信的桥梁，随着电子技术的发展，总线技术也在不断的扩充，在嵌入式系统中总线呈现出类型增多、传输数据量增大、传输速度不断变快的发展特点。
多种总线形式带来了多样化的选择，但同时也带来了不同总线之间无法互联的问题，为了在不改变已有架构的情况下实现不同总线之间的数据通信，可以采用一个中间设备对各个接口的数据进行统一调度，但由此，数据需要经过中间设备的接收和处理才能转发到另一个终端设备，可能会在接收和处理过程中产生一定的延时，导致不能很好的满足实时性和同步性的要求，另一方面，在数据量大时可能会导致数据在中间设备处理过程中发生丢失现象。因此，需要一种更好的中间处理方法来保证多种接口数据交互的可靠性。
目前针对多个总线进行通信交互，存在以下不足：
(1)当多个终端接口设备同时发送数据到中间设备时，可能会造成数据的响应不及时；
(2)当终端接口设备产生的数据量过大时，可能会产生数据溢出，造成部分数据丢失；
(3)当终端接口设备规模增大时，缺乏较高的扩展性。
发明内容
本发明所要解决的技术问题是终端数据的格式和协议不同，数据响应不及时，数据量大造成溢出，扩展性低，目的在于提供一种具有高可靠性的多总线通信控制装置，通过对双核处理器使用双核共享内存的方式，提高通信效率，提高数据的响应速度，采用AFDX网络和多个总线接口实现与多个终端接口设备进行数据交互，AFDX网络具有实时性和带宽保障，确保数据在通信过程中的可靠性和容错性，减小故障和数据溢出的情况，通过整合多个数据源，提高了灵活性和扩展性。
本发明提供一种具有高可靠性的多总线通信控制装置，包括处理板和AFDX板卡，处理板包括CPU和CPU连接的PCIE电路、CAN接口电路、RS485收发器、RS422收发器、以太网和刹车输出/入模块；
所述CPU为双核处理器，所述CPU包括CPU0和CPU1；
所述CPU0用于调用驱动程序的接口建立通信，当有数据时通过接口函数写入共享内存；
所述CPU1用于在接收到CPU0的请求后启动并读取地址进行跳转，并监控共享内存区域的数据，对数据进行分析处理并转发；
所述AFDX板卡以HKS664ES为核心，所述AFDX板卡用于接收上位机数据，实现ARINC664端系统与PCIE之间的协议转换功能，并将指令通过PCIE的接口下发到处理板，同时接收处理板回传的数据。
本发明采用为双核处理器的CPU，使用双核共享内存的方式，提高通信效率，提高数据的响应速度，采用AFDX网络和多个总线接口实现与多个终端接口设备进行数据交互，AFDX网络具有实时性和带宽保障，确保数据在通信过程中的可靠性和容错性，减小故障和数据溢出的情况，通过多个数据源的整合，提高了灵活性，通过多个备用接口的扩充，方便了后续的扩展集成。
进一步的，所述CPU采用HKSA9202处理器芯片；
所述HKSA9202处理器芯片集成了2个处理器核心、2路CAN2.0总线、4路SPI接口、12路UART和30路开关输出/入接口，所述HKSA9202处理器芯片工作频率为600MHz。
进一步的，所述以太网接口包括SM88E1111MP千兆以太网收发器和与SM88E1111MP千兆以太网收发器连接的外围电路，所述SM88E1111MP千兆以太网收发器为与10BASE-T、100BASE-TX以及1000BASE-T相适配的物理层芯片。
进一步的，所述AFDX板卡中采用轮询的方式进行数据的接收，接收到数据命令后会对数据进行校验。
进一步的，所述协议还用于对数据进行解析，所述解析过程包括对CAN总线数据需要解析的数据进行帧格式判断，并根据帧格式合成数据包。
进一步的，所述串口电路包括SMUM2582MP芯片和与SMUM2582MP连接的外围电路；
所述SMUM2582MP为带隔离电源的隔离型RS485/RS422收发器芯片；
所述SMUM2582MP可通用RS422的接口和RS485的接口；
所述SMUM2582MP传输速率可达到16Mbps。
进一步的，所述CAN接口电路包括CAN收发器电路、CAN控制器和SMUM3053MP收发器；
所述SMUM3053MP收发器隔离CAN收发器为隔离式控制器区域网络物理层收发器；
所述CAN收发器集成隔离DC/DC转换器、双通道数字隔离器和CAN总线收发器；
所述CAN扩展接口采用处理器的SPI接口、SM2515MP型的控制器以及SMUM3053MP收发器电路SMUM3053MP收发器，所述SMUM3053MP收发器传输速率为1Mbps。
进一步的，所述存储介质用于对数据总线上的所有数据进行记录，对每条数据头部添加时间信息并保存。
进一步的，还包括UART接收缓冲寄存器，所述缓存过程中，当接收的有效数据到达接收FIFO缓冲寄存器的触发点时产生中断，当有效数据少于预定的触发点时，且在设定阈值内未收到新的数据也会中断。
进一步的，还包括处理缓冲队列，用于对某个不确定时刻的出现的大量数据进行缓存。
本发明与现有技术相比，具有如下的优点和有益效果：
通过采用为双核处理器的CPU，使用双核共享内存的方式，提高通信效率，提高数据的响应速度，采用AFDX网络和多个总线接口实现与多个终端接口设备进行数据交互，AFDX网络具有实时性和带宽保障，确保数据在通信过程中的可靠性和容错性，减小故障和数据溢出的情况，通过多个数据源的整合，提高了灵活性，通过多个备用接口的扩充，方便了后续的扩展集成；
通过采用缓冲寄存器和链表队列的方式对数据量突发过大的情况进行缓存，保证数据的完整性；
附图说明
为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：
图1为本发明实施例中的多总线通信控制单元工作原理框图；
图2为本发明实施例中的多总线通信控制单元功能框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
作为一种可能的实施例，如图1所示，本实施例提供一种具有高可靠性的多总线通信控制装置，包括处理板和AFDX板卡，处理板包括CPU和CPU连接的PCIE电路、CAN接口电路、RS485收发器、RS422收发器、以太网和刹车输出/入模块；
所述CPU为双核处理器，所述CPU包括CPU0和CPU1；
所述CPU0用于调用驱动程序的接口建立通信，当有数据时通过接口函数写入共享内存；
所述CPU1用于在接收到CPU0的请求后启动并读取地址进行跳转，并监控共享内存区域的数据，对数据进行分析处理并转发；
所述AFDX板卡以HKS664ES为核心，所述AFDX板卡用于接收上位机数据，实现ARINC664端系统与PCIE之间的协议转换功能，并将指令通过PCIE的接口下发到处理板，同时接收处理板回传的数据。
本实施例通过采用为双核处理器的CPU，使用双核共享内存的方式，提高通信效率，提高数据的响应速度，采用AFDX网络和多个总线接口实现与多个终端接口设备进行数据交互，AFDX网络具有实时性和带宽保障，确保数据在通信过程中的可靠性和容错性，减小故障和数据溢出的情况，通过多个数据源的整合，提高了灵活性，通过多个备用接口的扩充，方便了后续的扩展集成。
在一些可能的实施例中，CPU采用HKSA9202处理器芯片；
HKSA9202处理器芯片集成了2个处理器核心、2路CAN2.0总线、4路SPI接口、12路UART和30路开关输出/入接口，HKSA9202处理器芯片工作频率为600MHz。
在一些可能的实施例中，以太网接口包括SM88E1111MP千兆以太网收发器和与SM88E1111MP千兆以太网收发器连接的外围电路，SM88E1111MP千兆以太网收发器为与10BASE-T、100BASE-TX以及1000BASE-T相适配的物理层芯片。
在一些可能的实施例中，，AFDX板卡用于数据的收发，AFDX板卡采用HKS664ES芯片。AFDX板卡中采用轮询的方式进行数据的接收，接收到数据命令后会对数据进行校验。协议还用于对数据进行解析，解析过程包括对CAN总线数据需要解析的数据进行帧格式判断，并根据帧格式合成数据包。
在一些可能的实施例中，串口电路包括SMUM2582MP芯片和与SMUM2582MP连接的外围电路；
所述SMUM2582MP为带隔离电源的隔离型RS485/RS422收发器芯片；
所述SMUM2582MP可通用RS422的接口和RS485的接口；
所述SMUM2582MP传输速率可达到16Mbps。
在一些可能的实施例中，CAN接口电路包括CAN收发器电路、CAN控制器和SMUM3053MP收发器；
SMUM3053MP收发器隔离CAN收发器为隔离式控制器区域网络物理层收发器；
CAN收发器集成隔离DC/DC转换器、双通道数字隔离器和CAN总线收发器；
CAN扩展接口采用处理器的SPI接口、SM2515MP型的控制器以及SMUM3053MP收发器电路SMUM3053MP收发器，所述SMUM3053MP收发器传输速率为1Mbps。
在一些可能的实施例中，存储介质用于对数据总线上的所有数据进行记录，对每条数据头部添加时间信息并保存。
在一些可能的实施例中，还包括缓冲寄存器，还包括UART接收缓冲寄存器，所述缓存过程中，当接收的有效数据到达接收FIFO缓冲寄存器的触发点时产生中断，当有效数据少于预定的触发点时，且在设定阈值内未收到新的数据也会中断。
在一些可能的实施例中，还包括处理缓冲队列，用于对某个不确定时刻的出现的大量数据进行缓存。
本实施例通过多总线通信控制单元解决多个终端设备之间进行交互时，由于各终端数据的格式和协议不同，造成交互不方便的问题。多总线通信控制单元解决多个终端设备产生的数据无法集中管理，统一调度的问题。多总线通信控制单元解决接口设备规模增大，在不改变架构的前提下实现可扩展性问题。
作为一种可能的实施例，如图1所示，多总线通信控制单元可以外接多种端口的终端设备，通过该中间设备，可以完成各种协议之间的转换，包括AFDX网络通信、协议解析、指令分发和数据回传，如图2所示，多总线通信控制单元根据双核处理器的构思，使用共享内存的方式分别对数据进行接收和处理，具体的，多总线通信控制单元外接的接口终端主要包括AFDX网络接口、CAN、RS422、RS485和多个IO口，采用的技术方案如下：
1、硬件设计
(1)MCU使用国产的HKSA9202处理器芯片，该芯片集成了2个处理器核心，频率600MHz，具备接口类型齐全，接口数量多的特点，支持符合PCIe基本规范，具有2路CAN2.0、4路SPI接口、12路UART和30路开关输出/入接口的特点。
(2)AFDX板卡以HKS664ES为核心，实现1路双余度AFDX终端系统功能，速率为10/100Mbps。AFDX板卡接收网络数据，实现ARINC664端系统与PCIE之间的协议转换功能，并将指令通过PCIE的接口下发到处理板，同时接收处理板回传的数据。
(3)以太网接口采用SM88E1111MP及外围电路组成。SM88E1111MP千兆以太网收发器是一款适用于10BASE-T、100BASE-TX以及1000BASE-T的物理层芯片。
(4)串口电路由SMUM2582MP及外围电路组成，SMUM2582MP是一款带隔离电源的隔离型RS485/RS422收发器芯片，因为具有收发控制管脚，所以既可以作为RS422接口也可以作为RS485接口，具备完全集成信号和电源变压器隔离，适合多点传输线路上的高速通信应用，传输速率可达到16Mbps。
(5)CAN接口电路包括了CAN收发器电路，该电路主要由处理器的CAN控制器和SMUM3053MP收发器组成。SMUM3053MP型隔离CAN收发器是一款隔离式控制器区域网络物理层收发器。该产品集成隔离DCDC转换器、双通道数字隔离器和CAN总线收发器，可以实现CAN总线控制器与CAN总线之间的物理通信接口驱动，扩展的SPI转CAN电路包括了处理器的SPI接口和SM2515MP型的控制器以及SMUM3053MP收发器电路，传输速率最高达到1Mbps。
2、软件设计
(1)上位机软件设计
通过自研上位机进行指令数据的查看发送，上位机和多总线通信综合管理系统之间通过RS422和AFDX进行通信连接，根据上位机的选择，将数据发送到对应的接口并接收回传的数据。
(2)多总线通信控制单元软件设计
1)数据接收
对于网络接口端主要采用AFDX板卡实现进行数据的收发，AFDX板卡完成ARINC664端系统与PCIE之间的协议转换，采用轮询的方式进行数据的接收，接收到数据命令后会对数据进行校验，当校验正确时做下一步处理；
对于各个其他终端模块的数据采用中断的方式进行接收，为了防止频繁的中断消耗大量资源，设定缓冲寄存器，并在UART中配置字符超时指示，当接收的有效数据到达接收FIFO设置寄存器的触发点时产生中断，当接收FIFO中的有效数据少于预定的触发点时，如果在4个字节所需要的时间仍没收到新的数据也会触发中断，提高处理的效率；
不同的终端接口根据事件的重要性设定不同的优先级，及时处理高优先级的事件。
2)数据处理
在数据处理上根据ARM双核处理器的双核共享内存方式，CPU0作为双核通信的主核，启动后调用驱动程序的接口建立通信，当有数据时通过接口函数写入共享内存，CPU1在接收到CPU0的请求后启动并读取地址进行跳转，并监控共享内存区域的数据，当有数据时进行分析处理并转发；
不同终端接口的数据需要根据协议进行数据的解析，对于CAN总线数据需要解析该数据是标准帧还是扩展帧，再根据帧的形式合成数据包；UART采用的通信速率为460800bit，设置八位的数据格式，一位停止位，当接收数据后设置相应标志位，主程序中检查标志位状态，当标志位置为1时将数据进行打包发送；
设计缓冲机制，配置缓冲寄存器和队列的数据结构来对某个不确定时刻的出现的大量数据进行缓存；
对数据总线上的所有数据进行记录，每条数据头部添加时间信息保存到EMMC存储介质上。
本实施例针对多个终端接口设备之间的数据交互，根据工业生成现场使用的总线形式研究，实现了几种典型的总线形式，包括航空电子系统使用的AFDX总线协议、CAN、RS422、RS485、SPI和PCIE等总线，完成了多数据源高速接收处理，并满足数据传输的实时性和可靠性。
该控制单元在硬件可靠性分析上，对各个总线接口设计了全隔离方案，并且在基于板卡的硬件进行相应底层的开发上，对AFDX网络上采用冗余化设计，通过多个独立的链路、交换机和端口实现数据的冗余传输，确保数据的可靠性和容错性；在CAN接口上采用SPI转CAN芯片，确保CAN链路通信的可扩展性。
整个控制单元主要包含数据的收发和数据的处理，在数据接收上，一方面接收网络数据，另一方面采用中断的方式接收其它终端接口的数据，但频繁的中断会使CPU的效率降低，相应速度变缓，因此在接收时对接收缓冲寄存器进行配置，并设置字符超时指示，提高系统的实时响应能力。数据处理模块采用了ARM双核数据共享的构思，先对接收的数据进行清洗，并按照规则和算法进行统一处理。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种具有高可靠性的多总线通信控制装置，其特征在于，包括处理板和AFDX板卡，处理板包括CPU和CPU连接的PCIE电路、CAN接口电路、RS485收发器、RS422收发器、以太网和刹车输出/入模块；
所述CPU为双核处理器，所述CPU包括CPU0和CPU1；
所述CPU0用于调用驱动程序的接口建立通信，当有数据时通过接口函数写入共享内存；
所述CPU1用于在接收到CPU0的请求后启动并读取地址进行跳转，并监控共享内存区域的数据，对数据进行分析处理并转发；
所述AFDX板卡以HKS664ES为核心，所述AFDX板卡用于接收上位机数据，实现ARINC664端系统与PCIE之间的协议转换功能，并将指令通过PCIE的接口下发到处理板，同时接收处理板回传的数据。
2.根据权利要求1所述的具有高可靠性的多总线通信控制装置，其特征在于，所述CPU采用HKSA9202处理器芯片；
所述HKSA9202处理器芯片集成了2个处理器核心、2路CAN2.0总线、4路SPI接口、12路UART和30路开关输出/入接口，所述HKSA9202处理器芯片工作频率为600MHz。
3.根据权利要求1所述的具有高可靠性的多总线通信控制装置，其特征在于，所述以太网接口包括SM88E1111MP千兆以太网收发器和与SM88E1111MP千兆以太网收发器连接的外围电路，所述SM88E1111MP千兆以太网收发器为与10BASE-T、100BASE-TX以及1000BASE-T相适配的物理层芯片。
4.根据权利要求1所述的具有高可靠性的多总线通信控制装置，其特征在于，所述AFDX板卡中采用轮询的方式进行数据的接收，接收到数据命令后会对数据进行校验。
5.根据权利要求4所述的具有高可靠性的多总线通信控制装置，其特征在于，所述协议还用于对数据进行解析，所述解析过程包括对CAN总线数据需要解析的数据进行帧格式判断，并根据帧格式合成数据包。
6.根据权利要求1所述的具有高可靠性的多总线通信控制装置，其特征在于，所述串口电路包括SMUM2582MP芯片和与SMUM2582MP连接的外围电路；
所述SMUM2582MP为带隔离电源的隔离型RS485/RS422收发器芯片；
所述SMUM2582MP可通用RS422的接口和RS485的接口；
所述SMUM2582MP传输速率可达到16Mbps。
7.根据权利要求1所述的具有高可靠性的多总线通信控制装置，其特征在于，所述CAN接口电路包括CAN收发器电路、CAN控制器和SMUM3053MP收发器；
所述SMUM3053MP收发器为隔离式控制器区域网络物理层收发器；
所述CAN收发器集成隔离DC/DC转换器、双通道数字隔离器和CAN总线收发器；
所述CAN扩展接口采用处理器的SPI接口、SM2515MP型的控制器以及SMUM3053MP收发器电路SMUM3053MP收发器，所述SMUM3053MP收发器传输速率为1Mbps。
8.根据权利要求1所述的具有高可靠性的多总线通信控制装置，其特征在于，所述存储介质用于对数据总线上的所有数据进行记录，对每条数据头部添加时间信息并保存。
9.根据权利要求1所述的具有高可靠性的多总线通信控制装置，其特征在于，
还包括UART接收缓冲寄存器，所述缓存过程中，当接收的有效数据到达接收FIFO缓冲寄存器的触发点时产生中断，当有效数据少于预定的触发点时，且在设定阈值内未收到新的数据也会中断。
10.根据权利要求1所述的具有高可靠性的多总线通信控制装置，其特征在于，还包括处理缓冲队列，用于对某个不确定时刻的出现的大量数据进行缓存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311809136.2A CN117784684A (zh) | 2023-12-26 | 2023-12-26 | 一种具有高可靠性的多总线通信控制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311809136.2A CN117784684A (zh) | 2023-12-26 | 2023-12-26 | 一种具有高可靠性的多总线通信控制装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117784684A true CN117784684A (zh) | 2024-03-29 |
Family
ID=90384559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311809136.2A Pending CN117784684A (zh) | 2023-12-26 | 2023-12-26 | 一种具有高可靠性的多总线通信控制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117784684A (zh) |
-
2023
- 2023-12-26 CN CN202311809136.2A patent/CN117784684A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109471816B (zh) | 一种基于描述符的pcie总线dma控制器及数据传输控制方法 | |
| US7949803B2 (en) | System and method for transmitting data packets in a computer system having a memory hub architecture | |
| US9565270B2 (en) | LPC2468-based MVB-WTB gateway and working method thereof | |
| CN110471872A (zh) | 一种基于zynq芯片实现m-lvds总线数据交互系统和方法 | |
| CN114168520B (zh) | 光纤通信总线装置、设备和系统 | |
| CN110297797B (zh) | 异构协议转换装置和方法 | |
| CN113452591B (zh) | 基于can总线连续数据帧的回路控制方法及装置 | |
| CN110635985A (zh) | 一种FlexRay-CPCIe通信模块 | |
| CN111177065A (zh) | 一种多芯片互联方法和装置 | |
| KR20030084974A (ko) | 코어 및 직렬-병렬 아키텍쳐 | |
| CN201639589U (zh) | 基于arm的嵌入式双冗余网卡 | |
| CN110837486A (zh) | 一种基于FPGA的FlexRay-CPCIe通信模块 | |
| CN114153775B (zh) | 一种基于AXI总线的FlexRay控制器 | |
| WO2024183093A1 (zh) | 测试系统 | |
| CN110941582A (zh) | 一种bmc芯片的usb总线结构及其通信方法 | |
| CN109542823A (zh) | 一种触发式双冗余网络及其使用方法 | |
| EP2699030B1 (en) | Route switching device, network switching system and route switching method | |
| CN108614792B (zh) | 1394事务层数据包存储管理方法及电路 | |
| CN209182816U (zh) | 一种触发式双冗余网络 | |
| EP1988470A2 (en) | Network device and transmission method thereof | |
| CN117784684A (zh) | 一种具有高可靠性的多总线通信控制装置 | |
| CN114124609B (zh) | 一种基于1553b总线的通信装置及通信方法 | |
| CN201355816Y (zh) | 可编程ieee1394总线监测器 | |
| JP2001203705A (ja) | フロー制御回路及びフロー制御方法並びにフロー制御プログラムを記録した記憶媒体 | |
| CN115827532B (zh) | 一种PCIe HBA IOC内部总线网络互联方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |