CN109542823A - 一种触发式双冗余网络及其使用方法 - Google Patents
一种触发式双冗余网络及其使用方法 Download PDFInfo
- Publication number
- CN109542823A CN109542823A CN201811590961.7A CN201811590961A CN109542823A CN 109542823 A CN109542823 A CN 109542823A CN 201811590961 A CN201811590961 A CN 201811590961A CN 109542823 A CN109542823 A CN 109542823A
- Authority
- CN
- China
- Prior art keywords
- interface card
- network interface
- network
- card
- switch module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种触发式双冗余网络及其使用方法，包括CPU处理器、CPCI总线、逻辑切换模块和板卡，CPU处理器通过CPCI总线分别电连接逻辑切换模块和板卡，板卡包括并联的主网络接口卡和备份网络接口卡，逻辑切换模块与主网络接口卡和备份网络接口卡分别连接并读取主网络接口卡链路状态和备份网络接口卡链路状态；本发明通过采用逻辑切换模块读取双网卡状态信息并由CPU处理器进行异常信息确认和线路切换控制的方法，能够降低链路检测网卡故障时所占用总线数据带宽，保证网络高速、高效的传输性能，且自动切换响应快，误码率低，有效满足当前网络通信领域高速、高效和高性能的使用要求。
Description
技术领域
本发明涉及自动控制技术领域，尤其涉及一种触发式双冗余网络及其使用方法。
背景技术
目前，随着网络通信技术的不断发展，以太网作为高速、高效和高性能的通信方式,应用范围越来越广泛。同时，在航天和军事应用领域的应用中，对网络数据传输的可靠性和稳定性提出了更高的要求。
传统网卡的故障监测主要包括链路检测、自环检测和数据交换检测这三种模式其中，链路检测通过查询链路寄存器的值来判断网卡当前连接状态，自环检测是指网卡通过自发自收数据来检查网络的连接状态，数据交换检测类似于自环检测，不同的是网卡不是自发自收，而是针对网路中的另一个固定地址发送和接收数据。
传统的三种故障监测模式中，自环检测和数据交换检测模式通常会占用网络带宽，从而影响到网络的性能，因此一般情况下首选链路检测。但是，传统的链路检测一般通过轮询的方式进行数据I/O操作，而该I/O操作通常与网络数据的传输占用同一条数据总线，极大地占用了数据的传输带宽,极大降低了网络高速、高效的传输性能。
发明内容
本发明的目的是提供一种触发式双冗余网络及其使用方法，能够降低链路检测网卡故障时所占用总线数据带宽，保证网络高速、高效的传输性能，且自动切换响应快，误码率低，有效满足当前网络通信领域高速、高效和高性能的使用要求。
本发明采用的技术方案为：
一种触发式双冗余网络，包括CPU处理器、CPCI总线、逻辑切换模块和板卡，CPU处理器电连接CPCI总线一端，CPCI总线另一端分别电连接逻辑切换模块和板卡，板卡连接外部网络通信设备，板卡包括并联的主网络接口卡和备份网络接口卡，逻辑切换模块与主网络接口卡和备份网络接口卡分别连接并读取主网络接口卡链路状态和备份网络接口卡链路状态。
进一步地，所述逻辑切换模块采用FPGA。
进一步地，所述逻辑切换模块型号为HWD1270M。
进一步地，所述主网络接口卡和备份网络接口卡均包括依次连接的MAC控制器、PHY芯片、网络变压器和连接器，MAC控制器连接CPCI总线，连接器连接外部网络通信设备；MAC控制器包括状态寄存器、发送寄存器、接收寄存器和控制寄存器，逻辑切换模块读取状态寄存器内容。
本发明还公开了一种触发式双冗余网络的使用方法，包括以下步骤：
A、选定工作网卡：选择主网络接口卡和备份网络接口卡中任一为工作网卡；
B、逻辑切换模块定时读取工作网卡的状态信息，并记录网卡状态；
若工作网卡状态正常，则逻辑切换模块记录工作网卡状态为正常并重复步骤B；
若工作网卡状态异常，则逻辑切换模块更新工作网卡状态为异常并进入下一步；
C、逻辑切换模块通过CPCI总线向CPU处理器提出中断请求；
D、CPU处理器读取工作网卡状态信息是否异常，若正常，则返回步骤B，若异常，则切换工作网卡并进入下一步；具体过程如下：
若CPU处理器读取工作网卡的网络状态正常，则逻辑切换模块更新工作网卡状态信息为正常并返回步骤B；
若CPU处理器读取工作网卡状态异常，则CPU处理器将工作网卡切换为板卡中另一路网络接口卡并进入下一步，同时，报告原有工作网卡的异常网络信息；
E、CPU处理器读取切换后的工作网卡状态信息是否正常；若正常，则返回步骤B；若异常，则CPU处理器中断数据传输并报告网络异常信息，同时，进入下一步；
F、逻辑切换模块定时读取主网络接口卡和备份网络接口卡的状态信息，并在主网络接口卡和备份网络接口卡中任一恢复正常时通过CPCI总线向CPU处理器提出中断请求；
G、CPU读取主网络接口卡和备份网络接口卡的状态是否均为异常，若是，则回到步骤F，若否，则返回步骤A。
本发明具有以下有益效果：
（1）通过集成了逻辑切换模块和板卡，实现了网络接口模块的集成，并通过逻辑切换模块与板卡之间逻辑电路实现双网络的状态自动上报和线路自动切换，不额外占用数据传输线路，降低链路检测网卡故障时所占用总线数据带宽，保证网络高速、高效的传输性能，且自动切换响应快，误码率低，有效满足当前网络通信领域高速、高效和高性能的使用要求；
（2）通过采用逻辑切换模块读取双网卡状态信息并由CPU处理器进行异常信息确认和线路切换控制的方法，在实现链路监测的同时避免额外占用数据传输线路，保障网络传输效能，同时，自动切换响应快，误码率低，保障数据传输效率和质量。
附图说明
图1为本发明中双冗余网络的电路原理框图。
具体实施方式
如图1所示，本发明包括一种触发式双冗余网络，包括CPU处理器、CPCI总线、逻辑切换模块和板卡，CPU处理器电连接CPCI总线一端，CPCI总线另一端分别电连接逻辑切换模块和板卡，板卡连接外部网络通信设备，板卡包括并联的主网络接口卡和备份网络接口卡，逻辑切换模块与主网络接口卡和备份网络接口卡分别连接并读取主网络接口卡链路状态和备份网络接口卡链路状态。
本发明还包括一种触发式双冗余网络的使用方法，包括以下步骤：
A、选定工作网卡；
B、逻辑切换模块定时读取工作网卡的状态信息，并记录网卡状态；
C、逻辑切换模块通过CPCI总线向CPU处理器提出中断请求；
D、CPU处理器读取工作网卡状态信息是否异常，若正常，则返回步骤B，若异常，则切换工作网卡并进入下一步；
E、CPU处理器读取切换后的工作网卡状态信息是否正常；若正常，则返回步骤B；若异常，则CPU处理器中断数据传输并报告网络异常信息，同时，进入下一步；
F、逻辑切换模块定时读取主网络接口卡和备份网络接口卡的状态信息，并在主网络接口卡和备份网络接口卡中任一恢复正常时通过CPCI总线向CPU处理器提出中断请求；
G、CPU读取主网络接口卡和备份网络接口卡的状态是否均为异常，若是，则回到步骤F，若否，则返回步骤A。
为了更好地理解本发明，下面结合附图对本发明的技术方案做进一步说明。
本发明公开了一种触发式双冗余网络，如图1所示，触发式双冗余网络包括CPU处理器、CPCI总线、FPGA模块和板卡，CPU处理器电连接CPCI总线一端。
主网络接口卡和备份网络接口卡均包括依次连接的MAC控制器、PHY芯片、网络变压器和连接器，MAC控制器连接CPCI总线，连接器连接外部网络通信设备；MAC控制器包括状态寄存器、发送寄存器、接收寄存器和控制寄存器，逻辑切换模块读取状态寄存器内容。
当前的通信控制芯片在网络的链路状态发生改变时，状态寄存器的值就会发生改变，针对该特点，本发明在双冗余网路的板卡上构建用于切换通信网卡的逻辑切换模块。CPCI总线另一端分别电连接逻辑切换模块和板卡，板卡连接外部网络通信设备，板卡包括并联的主网络接口卡和备份网络接口卡，逻辑切换模块与主网络接口卡和备份网络接口卡分别连接并读取主网络接口卡链路状态和备份网络接口卡链路状态。
在当前国产化应用需求日益紧迫的背景下，本设计基于国产化器件选型和CPCI总线的高可用热插拔特性，将硬件设备进行了国产化选型，并提出触发式冗余网络自动切换设计，以解决总线带宽占用问题，极大提高速率，其中，PGA模块型号优选采用HWD1270M，PHY芯片优优选采用中电32所的JEM88E1111芯片，网络变压器和连接器优选采用汉仁电子公司的HR618801E芯片。
本发明还公开了一种触发式双冗余网络的使用方法，包括以下步骤：
A、选定工作网卡：选择主网络接口卡和备份网络接口卡中任一为工作网卡，优选主网络接口卡为默认工作网卡；
B、逻辑切换模块定时读取工作网卡的状态信息，并记录网卡状态；
若工作网卡状态正常，则逻辑切换模块记录工作网卡状态为正常并重复步骤B；
若工作网卡状态异常，则逻辑切换模块更新工作网卡状态为异常并进入下一步；逻辑切换模块定时读取主网络接口卡和备份网络接口卡的状态寄存器内容；
C、逻辑切换模块通过CPCI总线向CPU处理器提出中断请求；
D、CPU处理器读取工作网卡状态信息是否异常，若正常，则返回步骤B，若异常，则切换工作网卡并进入下一步；具体过程如下：
若CPU处理器读取工作网卡的网络状态正常，则逻辑切换模块更新工作网卡状态信息为正常并返回步骤B；
若CPU处理器读取工作网卡状态异常，则CPU处理器将工作网卡切换为板卡中另一路网络接口卡并进入下一步，同时，报告原有工作网卡的异常网络信息；
E、CPU处理器读取切换后的工作网卡状态信息是否正常；若正常，则返回步骤B；若异常，则CPU处理器中断数据传输并报告网络异常信息，同时，进入下一步；
F、逻辑切换模块定时读取主网络接口卡和备份网络接口卡的状态信息，并在主网络接口卡和备份网络接口卡中任一恢复正常时通过CPCI总线向CPU处理器提出中断请求；
G、CPU读取主网络接口卡和备份网络接口卡的状态是否均为异常，若是，则回到步骤F，若否，则返回步骤A。
本发明针对上述选用的国产化部件进行触发式双冗余网络的构建并进行使用，经过国产化操作系统中标麒麟下进行验证，本实用信息所公开触发式双冗余网络的自动切换时间和误码率满足了当前的使用要求。本发明不仅对实现某个设备网络查询、触发冗余网络自动切换具有指导意义，也对国产化器件和国产化操作系统的论证、设计、研发、维护及作战运用研究奠定了一定基础，适应未来市场需求。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解，其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。
Claims (5)
1.一种触发式双冗余网络，其特征在于：包括CPU处理器、CPCI总线、逻辑切换模块和板卡，CPU处理器电连接CPCI总线一端，CPCI总线另一端分别电连接逻辑切换模块和板卡，板卡连接外部网络通信设备，板卡包括并联的主网络接口卡和备份网络接口卡，逻辑切换模块与主网络接口卡和备份网络接口卡分别连接并读取主网络接口卡链路状态和备份网络接口卡链路状态。
2.根据权利要求1所述的触发式双冗余网络，其特征在于：所述逻辑切换模块采用FPGA。
3.根据权利要求2所述的触发式双冗余网络，其特征在于：所述逻辑切换模块型号为HWD1270M。
4.根据权利要求1或2或3所述的触发式双冗余网络，其特征在于：所述主网络接口卡和备份网络接口卡均包括依次连接的MAC控制器、PHY芯片、网络变压器和连接器，MAC控制器连接CPCI总线，连接器连接外部网络通信设备；MAC控制器包括状态寄存器、发送寄存器、接收寄存器和控制寄存器，逻辑切换模块读取状态寄存器内容。
5.一种权利要求1所述触发式双冗余网络的使用方法，其特征在于：包括以下步骤：
A、选定工作网卡：选择主网络接口卡和备份网络接口卡中任一为工作网卡；
B、逻辑切换模块定时读取工作网卡的状态信息，并记录网卡状态；
若工作网卡状态正常，则逻辑切换模块记录工作网卡状态为正常并重复步骤B；
若工作网卡状态异常，则逻辑切换模块更新工作网卡状态为异常并进入下一步；
C、逻辑切换模块通过CPCI总线向CPU处理器提出中断请求；
D、CPU处理器读取工作网卡状态信息是否异常，若正常，则返回步骤B，若异常，则切换工作网卡并进入下一步；具体过程如下：
若CPU处理器读取工作网卡的网络状态正常，则逻辑切换模块更新工作网卡状态信息为正常并返回步骤B；
若CPU处理器读取工作网卡状态异常，则CPU处理器将工作网卡切换为板卡中另一路网络接口卡并进入下一步，同时，报告原有工作网卡的异常网络信息；
E、CPU处理器读取切换后的工作网卡状态信息是否正常；若正常，则返回步骤B；若异常，则CPU处理器中断数据传输并报告网络异常信息，同时，进入下一步；
F、逻辑切换模块定时读取主网络接口卡和备份网络接口卡的状态信息，并在主网络接口卡和备份网络接口卡中任一恢复正常时通过CPCI总线向CPU处理器提出中断请求；
G、CPU读取主网络接口卡和备份网络接口卡的状态是否均为异常，若是，则回到步骤F，若否，则返回步骤A。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811590961.7A CN109542823A (zh) | 2018-12-20 | 2018-12-20 | 一种触发式双冗余网络及其使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811590961.7A CN109542823A (zh) | 2018-12-20 | 2018-12-20 | 一种触发式双冗余网络及其使用方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109542823A true CN109542823A (zh) | 2019-03-29 |
Family
ID=65858048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811590961.7A Pending CN109542823A (zh) | 2018-12-20 | 2018-12-20 | 一种触发式双冗余网络及其使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109542823A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110072162A (zh) * | 2019-04-26 | 2019-07-30 | 湖北三江航天万峰科技发展有限公司 | 一种可靠单模光口通信方法及装置 |
| CN110311830A (zh) * | 2019-06-03 | 2019-10-08 | 杭州迪普科技股份有限公司 | 一种链路健康检查方法和装置 |
| CN112235630A (zh) * | 2020-09-28 | 2021-01-15 | 卡莱特（深圳）云科技有限公司 | 一种数据备份传输方法、led网状环路备份系统及电子设备 |
| CN112882833A (zh) * | 2021-02-09 | 2021-06-01 | 广州思林杰科技股份有限公司 | 一种数据采集方法、装置、计算机设备及存储介质 |
-
2018
- 2018-12-20 CN CN201811590961.7A patent/CN109542823A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110072162A (zh) * | 2019-04-26 | 2019-07-30 | 湖北三江航天万峰科技发展有限公司 | 一种可靠单模光口通信方法及装置 |
| CN110311830A (zh) * | 2019-06-03 | 2019-10-08 | 杭州迪普科技股份有限公司 | 一种链路健康检查方法和装置 |
| CN112235630A (zh) * | 2020-09-28 | 2021-01-15 | 卡莱特（深圳）云科技有限公司 | 一种数据备份传输方法、led网状环路备份系统及电子设备 |
| CN112882833A (zh) * | 2021-02-09 | 2021-06-01 | 广州思林杰科技股份有限公司 | 一种数据采集方法、装置、计算机设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109542823A (zh) | 一种触发式双冗余网络及其使用方法 | |
| CN209182816U (zh) | 一种触发式双冗余网络 | |
| CN102984059B (zh) | 千兆以太网冗余网卡及其链路切换条件判定结果控制方法 | |
| CN102759891B (zh) | 一种硬切换的双冗余can 控制器 | |
| CN100375440C (zh) | 网络连线的备援系统 | |
| CN101160828A (zh) | 基于智能平台管理接口的管理系统和方法 | |
| CN109993958A (zh) | 一种rs485总线的数据采集系统及方法 | |
| CN111427824B (zh) | 串口通信电路 | |
| CN104009867A (zh) | 一种基于fpga的光纤以太网智能分路器的切换方法 | |
| CN110177058B (zh) | 一种基于fpga的以太网交换板卡状态监控收发装置 | |
| CN109932966B (zh) | 一种基于m-lvds总线实时高效数据传输方法 | |
| CN103237208B (zh) | 一种基于fpga的高清视频输出方法 | |
| CN111538319A (zh) | 一种can总线控制器并行测试方法 | |
| CN103235767B (zh) | 一种主从mii管理接口串行通信方法 | |
| CN201766606U (zh) | 一种基于物理层状态检测和故障筛查策略的网络切换装置 | |
| CN102763087B (zh) | Cpu间互联容错的实现方法及系统 | |
| KR100487551B1 (ko) | 이더넷 프로토콜을 위한 병렬검출 방법 | |
| CN102118266A (zh) | 工业以太网双链路冗余技术 | |
| CN114915515B (zh) | 一种基于soc的can通信方法及系统 | |
| CN100362757C (zh) | 一种级连单板主备连动倒换的方法 | |
| CN209118135U (zh) | 一种电动自行车用can总线通信电路 | |
| CN210927649U (zh) | 一种基于Compact PCI总线千兆双冗余网卡 | |
| CN106411616A (zh) | 一种通过1553b总线管理以太网终端的装置及方法 | |
| CN102412932B (zh) | 一种配电设备模块间的数据传输方法及配电设备 | |
| CN115277299B (zh) | 一种适用于级联型变换器拓扑的同步环路通信系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |