CN117762847A - Lvds接收电路 - Google Patents

Abstract

本公开提供了一种低电压差分信号传输(LVDS)接收电路，包括：共模电压转换单元，被配置成接收差分电压输入信号，并且当差分电压输入信号的共模电压电平大于或等于预定电压电平时，对差分电压输入信号进行共模电压转换以输出差分电压中间信号，其中，差分电压中间信号的共模电压电平小于差分电压输入信号的共模电压电平；以及差模电压放大单元，被配置成接收差分电压输入信号和差分电压中间信号，并且对差分电压输入信号和差分电压中间信号中的一个进行差模电压放大以输出差分电压输出信号。根据本公开的LVDS接收电路，通过添加结构简单的共模电压转换单元，可以在较低的电源电压的工作环境下支持符合LVDS规范的0至2.4V的共模电压输入范围。

Description

LVDS接收电路

技术领域

本公开涉及电子电路的技术领域，具体地，本公开涉及一种低电压差分信号传输(LVDS)接收电路。

背景技术

低电压差分信号传输(LVDS：Low-Voltage Differential Signaling)是美国国家半导体公司于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等优点，已经被广泛应用于串行高速数据通信场景，例如高速背板、电缆和电路板间数据传输与时钟分配，以及单个电路板内的通信链路。根据LVDS的规范，LVDS接收器适配的输入共模电压范围可以是0至2.4V。

当电源电压较高，例如2.5V或3.3V时，LVDS接收电路前端通常包括轨对轨输入级电路，用于支持0至2.4V的LVDS输入共模电压范围。然而，随着半导体技术进步，电源电压逐渐降低，LVDS接收器的电源电压可能低至1.8V、1.5V甚至更低，小于LVDS输入共模电压范围的最大值2.4V，使得轨对轨输入级电路不再适用于低电源电压的LVDS接收电路。因此，需要一种能够支持低电源电压的LVDS接收电路。

在本背景技术部分中公开的以上信息仅用于理解本公开构思的背景，并且因此可能包含不构成现有技术的信息。

发明内容

为了解决现有技术中存在的以上问题，本公开提出了一种新型的低电压差分信号传输(LVDS)接收电路。

根据本公开的一个方面，提供了一种低电压差分信号传输(LVDS)接收电路，包括：共模电压转换单元，被配置成接收差分电压输入信号，并且当差分电压输入信号的共模电压电平大于或等于预定电压电平时，对差分电压输入信号进行共模电压转换以输出差分电压中间信号，其中，差分电压中间信号的共模电压电平小于差分电压输入信号的共模电压电平；以及差模电压放大单元，被配置成接收差分电压输入信号和差分电压中间信号，并且对差分电压输入信号和差分电压中间信号中的一个进行差模电压放大以输出差分电压输出信号。

根据本公开的LVDS接收电路，通过添加结构简单的共模电压转换单元，可以在较低的电源电压的工作环境下支持符合LVDS规范的0至2.4V的共模电压输入范围。

然而，本公开的效果不限于上述效果，并且可以在不脱离本公开的精神和范围的情况下进行各种扩展。应当理解，前面的一般描述和下面的详细描述都是示例性和解释性的，并且旨在提供对要求保护的本公开的进一步说明。

附图说明

包括附图以提供对本公开的进一步理解，并且并入本说明书中并构成本说明书的一部分的附图示出了本公开的示例性实施方式，并且与说明书一起用于解释本公开构思。

图1是示出根据本公开的实施方式的低电压差分信号(LVDS)接收电路的框图。

图2是示出根据本公开的实施方式的共模电压转换单元的框图。

图3是示出根据本公开的实施方式的共模电压转换单元的电路图。

图4是示出根据本公开的另一实施方式的共模电压转换单元的电路图。

图5是示出根据本公开的实施方式的差模电压放大单元的示意性电路图。

具体实施方式

在以下描述中，出于说明的目的，阐述了许多具体细节以便提供对本公开的各示例性实施方式的透彻理解。如本文所使用的，“实施方式”是采用本文所公开的一个或更多个发明构思的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些具体细节或具有一个或更多个等同配置的情况下实施各示例性实施方式。此外，各示例性实施方式可以是不同的，但是不必是排他的。例如，在不脱离本公开构思的情况下，可以在一些示例性实施方式中使用或实现其他示例性实施方式的特定特征。

除非另有说明，否则所描述的示例性实施方式应被理解为提供可以在实践中实现本公开构思的一些方式的变化细节的示例性特征。因此，除非另有说明，否则可以在不背离本公开构思的情况下，将各实施方式的特征、部件、单元、区域和/或方面等(下文中单独地或共同地称为“要素”)另外进行组合、分离、互换和/或重新配置。

出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X，Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任意组合，例如XYZ、XYY、YZ和ZZ。如本文所使用的，术语“和/或”包括一个或更多个相关联的所列项目的任何和所有组合。

尽晶体管在本文中可以使用“第一”、“第二”等术语来描述各种类型的要素，但是这些要素不应受到这些术语的限制。这些术语用于将一个要素与另一个要素区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一要素可以被称为第二要素。

在此使用的术语出于描述特定实施方式的目的，而非旨在是限制性的。如本文所使用的，单数形式“一个”和“该”旨在还包括复数形式，除非上下文另外明确指出。此外，当在本说明书中使用时，术语“包括”和/或“包含”意指存在所陈述的特征、步骤、操作、元件、部件和/或它们的组，但不排除存在或增加一个或更多个其他的特征、步骤、操作、元件、部件和/或它们的组。

除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。诸如在常用词典中定义的术语应被解释为具有与相关领域的背景下的它们的含义相一致的含义，并且不应以理想化或过于正式的意义来解释，除非在此明确限定。

现将在下文中参照附图更全面地描述本公开的各实施方式。然而，本公开可以以许多不同的方式实施，并且不应被解释为限于本文阐述的实施方式。相反，这些实施方式被提供使得本公开将是详尽的和完整的，并且将向本领域技术人员全面传达本公开的范围。通篇相同的附图标记表示相同的部件。

下面将结合附图描述本公开的实施方式。

图1示出了根据本公开的实施方式的低电压差分信号(LVDS)接收电路10的框图。

如图1所示，根据本公开的实施方式，LVDS接收电路10可以包括共模电压转换单元100和差模电压放大单元200。

根据本公开的实施方式，共模电压转换单元100可以接收差分电压输入信号11和12。根据本公开的实施方式，差分电压输入信号11和12的共模电压电平可以是符合LVDS规范的共模电压电平，即0至2.4V。在本文中，差分电压信号，包括差分电压输入信号11和12、下文描述的差分电压中间信号13和14以及下文描述的差分电压输出信号21和22，是指成对的两个电压信号，通过其电压电平差来传输数据。鉴于利用差分电压信号传输数据的技术对于本领域技术人员是已知的，为了简洁起见，本文不对其细节进行进一步的描述。

此外，根据本公开的实施方式，当差分电压输入信号11和12的共模电压电平大于或等于预定电压电平Vps时，共模电压转换单元100可以对差分电压输入信号11和12进行共模电压转换以输出差分电压中间信号13和14，其中差分电压中间信号13和14的共模电压电平小于差分电压输入信号11和12的共模电压电平。

根据本公开的实施方式，差模电压放大单元200可以接收差分电压输入信号11和12以及差分电压中间信号13和14，并且对差分电压输入信号11和12以及差分电压中间信号13和14中的一个进行差模电压放大以输出差分电压输出信号21和22。

具体地，根据本公开的实施方式，当差分电压输入信号11和12的共模电压电平大于或等于预定电压电平Vps时，差模电压放大单元200可以对差分电压中间信号13和14进行差模电压放大以输出差分电压输出信号21和22，并且当差分电压输入信号11和12的共模电压电平小于预定电压电平Vps时，差模电压放大单元200可以对差分电压输入信号11和12进行差模电压放大以输出差分电压输出信号21和22。

具体地，根据本公开的实施方式，由于差分电压输入信号11和12的共模电压电平可以是0至2.4V，可能高于LVDS接收电路10的电源电压VDD，例如1.5V或1.8V。因此，当差分电压输入信号11和12的共模电压电平高于LVDS接收电路10的电源电压时，为了使得LVDS接收电路10能够正常处理差分电压输入信号11和12，需要对差分电压输入信号11和12的共模电压电平进行降压，以获得具有较小的共模电压电平的差分电压中间信号13和14，以便由LVDS接收电路10处理。显然，根据本公开的实施方式，预定电压电平Vps应小于或等于LVDS接收电路10的电源电压VDD。

图2示出了根据本公开的实施方式的共模电压转换单元100的框图。

如图2所示，根据本公开的实施方式，共模电压转换单元100可以包括源极跟随器子单元101、源极跟随器电流源子单元102和电流源偏置子单元103。

如图2所示，根据本公开的实施方式，源极跟随器子单元101可以接收差分电压输入信号11和12，并且根据源极跟随器电流源子单元102提供的电流对差分电压输入信号11和12进行共模电压转换以输出差分电压中间信号13和14。此外，根据本公开的实施方式，源极跟随器电流源子单元102可以根据从电流源偏置子单元103接收到的电流源偏置信号向源极跟随器子单元101提供偏置电流。此外，根据本公开的实施方式，电流源偏置子单元103可以生成电流源偏置信号。

图3示出了根据本公开的实施方式的共模电压转换单元100的电路图。如图3所示，根据本公开的实施方式，共模电压转换单元100可以包括源极跟随器子单元101、源极跟随器电流源子单元102和电流源偏置子单元103。

如图3所示，根据本公开的实施方式，源极跟随器子单元101可以包括用于执行源极跟随功能的第一N型金属氧化物半导体(NMOS)晶体管MN1和第二NMOS晶体管MN2。根据本公开的实施方式，第一NMOS晶体管MN1和第二NMOS晶体管MN2可以彼此相同。此外，根据本公开的实施方式，第一NMOS晶体管MN1和第二NMOS晶体管MN2中的每一个可以由一个或更多个NMOS晶体管组成。

如图3所示，根据本公开的实施方式，第一NMOS晶体管MN1的漏极可以连接到电源电压VDD，栅极可以连接到差分电压输入信号11和12中的正极信号11，并且源极可以连接到源极跟随器电流源子单元102。此外，如图3所示，根据本公开的实施方式，第二NMOS晶体管MN2的漏极可以连接到电源电压VDD，栅极可以连接到差分电压输入信号11和12中的负极信号12，并且源极可以连接到源极跟随器电流源子单元102。

根据本公开的实施方式，由于源极跟随器子单元101包括执行源极跟随功能的两个NMOS晶体管MN1和MN2，因此当差分电压输入信号11和12的共模电压电平大于或等于预定电压电平Vps时，源极跟随器子单元101可以工作，使得可以从两个NMOS晶体管MN1和MN2的源极输出共模电压电平小于差分电压输入信号11和12的差分电压中间信号13和14。此外，根据本公开的实施方式，从第一NMOS晶体管MN1的源极处引出差分电压中间信号13和14中的正极信号13，并且从第二NMOS晶体管MN2的源极处引出差分电压中间信号13和14中的负极信号14。

根据本公开的实施方式，当差分电压输入信号11和12的共模电压电平小于预定电压电平Vps时，源极跟随器子单元101可以不工作。

如图3所示，根据本公开的实施方式，源极跟随器电流源子单元102可以包括用于执行电流源功能的第三NMOS晶体管MN3和第四MOS晶体管MN4。根据本公开的实施方式，第三NMOS晶体管MN3和第四MOS晶体管MN4中的每一个也可以由一个或更多个NMOS晶体管组成。

如图3所示，根据本公开的实施方式，第三NMOS晶体管MN3的漏极可以连接到第一NMOS晶体管MN1的源极，栅极可以连接到第四MOS晶体管MN4的栅极，并且源极可以连接到地电压VSS。此外，如图3所示，根据本公开的实施方式，第四NMOS晶体管MN4的漏极可以连接到第二NMOS晶体管MN2的源极，栅极可以连接到第三MOS晶体管MN3的栅极，并且源极可以连接到地电压VSS。此外，根据本公开的实施方式，第三NMOS晶体管MN3的栅极和第四NMOS晶体管MN4的栅极可以共同连接到由电流源偏置子单元103生成的电流源偏置信号16。

如图3所示，根据本公开的实施方式，电流源偏置子单元103可以包括运算放大器Amp、第三电阻器R3和第四电阻器R4，其中第三电阻器R3和第四电阻器R4具有相同的电阻值。

如图3所示，根据本公开的实施方式，第三电阻器R3可以连接在第一NMOS晶体管MN1的源极和运算放大器Amp的正输入端之间，并且第四电阻器R4可以连接在第二NMOS晶体管MN2的源极和运算放大器Amp的正输入端之间。因此，根据本公开的实施方式，第三电阻器R3和第四电阻器R4可以将电压电平等于差分电压中间信号13和14的共模电压电平的共模电压信号17馈送到运算放大器Amp的正输入端。

此外，如图3所示，根据本公开的实施方式，运算放大器Amp的负输入端接收参考电压信号18。根据本公开的实施方式，参考电压信号18可以具有电压电平Vref。此外，根据本公开的实施方式，运算放大器Amp的输出端输出电流源偏置信号16。如上文所述，电流源偏置信号16被提供给源极跟随器电流源子单元102中的第三NMOS晶体管MN3和第四MOS晶体管MN4的栅极。

根据本公开的实施方式，第三NMOS晶体管MN3、第四MOS晶体管MN4、第三电阻器R3、第四电阻器R4和运算放大器Amp可以形成共模反馈电路，其中运算放大器Amp可以对共模电压信号17和参考电压信号18之间的差进行放大以输出电流源偏置信号16。根据本公开的实施方式，运算放大器Amp输出的电流源偏置信号16可以调整源极跟随器电流源子单元102的电流值，直到共模电压信号17的电压值等于参考电压信号18的电压值为止。换言之，此时差分电压中间信号13和14的共模电压电平等于参考电压信号18的电压电平Vref。根据本公开的实施方式，参考电压信号18的电压电平Vref可以保持在较低的水平，有利于下一级电路(例如下文描述的差模电压放大单元200)工作在较低的电源电压VDD下。

通过如上所述的共模电压转换单元100的电路结构，当差分电压输入信号11和12的共模电压电平大于或等于预定电压电平Vps时，共模电压转换单元100可以工作，以对差分电压输入信号11和12进行共模电压转换以输出差分电压中间信号13和14，其中差分电压中间信号13和14的共模电压电平小于差分电压输入信号11和12的共模电压电平，并且当差分电压输入信号11和12的共模电压电平小于于预定电压电平Vps时，共模电压转换单元100可以不工作。

图4示出了根据本公开的另一实施方式的共模电压转换单元100'的电路图。如图4所示，根据本公开的实施方式，共模电压转换单元100'可以包括源极跟随器子单元101、源极跟随器电流源子单元102和电流源偏置子单元103'。

图4所示的共模电压转换单元100'中包括的源极跟随器子单元101和源极跟随器电流源子单元102与上文参照图3描述的共模电压转换单元100中包括的源极跟随器子单元101和源极跟随器电流源子单元102相同，因此为简洁起见，不对其进行重复性的描述。

如图4所示，根据本公开的实施方式，电流源偏置子单元103'可以包括第一电阻器R1、第二电阻器R2、第五电阻器R5和第五NMOS晶体管MN5，其中第一电阻器R1和第二电阻器R2具有相同的电阻值。

如图4所示，根据本公开的实施方式，第一电阻器R1可以连接在第一NMOS晶体管MN1的栅极与第五NMOS晶体管MN5的栅极之间，并且第二电阻器R2可以连接在第二NMOS晶体管MN2的栅极与第五NMOS晶体管MN5的栅极之间。因此，根据本公开的实施方式，第一电阻器R1和第二电阻器R2可以将电压电平等于差分电压输入信号11和12的共模电压电平的共模电压信号15馈送到第五NMOS晶体管的栅极。

此外，如图4所示，根据本公开的实施方式，第五NMOS晶体管的漏极连接到电源电压VDD，并且源极连接到用作负载的第五电阻器R5的一端。此外，根据本公开的实施方式，第五电阻器R5的另一端连接到地电压VSS。此外，根据本公开的实施方式，从第五NMOS晶体管MN5的源极处引出电流源偏置信号16。如上文所述，电流源偏置信号16被提供给源极跟随器电流源子单元102中的第三NMOS晶体管MN3和第四MOS晶体管MN4的栅极。

根据本公开的实施方式，第五NMOS晶体管MN5可以根据施加到其栅极的共模电压信号15生成电流源偏置信号16。根据本公开的实施方式，当共模电压信号15的电压电平大于或等于预定电压电平Vps时，电流源偏置信号16具有较高的电压电平，使得源极跟随器电流源子单元102具有较大的电流值，因此使得差分电压中间信号13和14的共模电压电平可以保持在较低的水平，有利于下一级电路(例如差模电压放大单元200)工作在较低的电源电压VDD下。

图5示出了根据本公开的实施方式的差模电压放大单元200的示意性电路图。

如图5所示，根据本公开的实施方式，差模电压放大单元200可以包括第一输入子单元201、第二输入子单元202、第一电流源子单元205、第二电流源子单元206、第一负载子单元203和第二负载子单元204，其中第一输入子单元201和第二输入子单元202并联连接。

如图5所示，根据本公开的实施方式，第一输入子单元201可以接收差分电压输入信号11和12，并且可以输出差分电压输出信号21和22。此外，根据本公开的实施方式，第二输入子单元202可以接收差分电压中间信号13和14，并且可以输出差分电压输出信号21和22。

此外，如图5所示，根据本公开的实施方式，第一电流源子单元205可以向第一输入子单元201提供第一电流23，并且第二电流源子单元206可以向第二输入子单元202提供第二电流24。

此外，如图5所示，根据本公开的实施方式，第一负载子单元203连接到差分电压输出信号21和22中的负极信号22，用于为其提供负载，并且第二负载子单元204连接到差分电压输出信号21和22中的正极信号21，用于为其提供负载。根据本公开的实施方式，第一负载子单元203和第二负载子单元204中的每一个可以包括电阻器。

如图5所示，根据本公开的实施方式，第一输入子单元201可以包括第一P型MOS(PMOS)晶体管MP1和第二PMOS晶体管MP2。根据本公开的实施方式，第一PMOS晶体管MP1和第二PMOS晶体管MP2可以彼此相同。此外，根据本公开的实施方式，第一PMOS晶体管MP1和第二PMOS晶体管MP2中的每一个可以由一个或更多个PMOS晶体管组成。

如图5所示，根据本公开的实施方式，第一PMOS晶体管MP1的源极可以连接到第一电流源子单元205，栅极可以连接到差分电压输入信号11和12中的正极信号11，并且漏极可以连接到第一负载子单元203。此外，根据本公开的实施方式，第二PMOS晶体管MP2的源极可以连接到第一电流源子单元205，栅极可以连接到差分电压输入信号11和12中的负极信号12，并且漏极可以连接到第二负载子单元204。此外，根据本公开的实施方式，流过第一PMOS晶体管MP1和第二PMOS晶体管MP2的电流之和是第一电流源子单元205提供的第一电流23。根据本公开的实施方式，由于第一输入子单元201包括两个PMOS晶体管MP1和MP2，因此当差分电压输入信号11和12的共模电压电平大于或等于预定电压电平Vps时，第一输入子单元201可以不工作。此外，当差分电压输入信号11和12的共模电压电平小于预定电压电平Vps时，第一输入子单元201可以工作，以从第一PMOS晶体管MP1的漏极输出差分电压输出信号21和22中的负极信号22，并且从第二PMOS晶体管MP2的漏极输出差分电压输出信号21和22中的正极信号21。

此外，如图5所示，根据本公开的实施方式，第二输入子单元202可以包括第三PMOS晶体管MP3和第四PMOS晶体管MP4。根据本公开的实施方式，第三PMOS晶体管MP3和第四PMOS晶体管MP4可以彼此相同。此外，根据本公开的实施方式，第三PMOS晶体管MP3和第三PMOS晶体管MP3中的每一个可以由一个或更多个PMOS晶体管组成。

此外，如图5所示，根据本公开的实施方式，第三PMOS晶体管MP3的源极可以连接到第二电流源子单元206，栅极可以连接到差分电压中间信号13和14中的正极信号13，并且漏极可以连接到第一负载子单元203。此外，根据本公开的实施方式，第四PMOS晶体管MP4的源极可以连接到第二电流源子单元206，栅极可以连接到差分电压中间信号13和14中的负极信号14，并且漏极可以连接到第二负载子单元204。此外，根据本公开的实施方式，流过第三PMOS晶体管MP3和第四PMOS晶体管MP4的电流之和是第二电流源子单元206提供的第二电流24。根据本公开的实施方式，当差分电压输入信号11和12的共模电压电平大于或等于预定电压电平Vps时，如上文所述，共模电压转换单元100(源极跟随器子单元101)将差分电压输入信号11和12转换成具有较低共模电压电平的差分电压中间信号13和14，此时第一输入子单元201不工作，并且第二输入子单元202工作，以从第三PMOS晶体管MP3的漏极输出差分电压输出信号21和22中的负极信号22，并且从第四PMOS晶体管MP4的漏极输出差分电压输出信号21和22中的正极信号21。此外，根据本公开的实施方式，当差分电压输入信号11和12的共模电压电平小于预定电压电平Vps时，如上文所述，共模电压转换单元100不工作，即不输出差分电压中间信号13和14，因此第二输入子单元202也不工作，此时仅由第一输入子单元201输出差分电压输出信号21和22。

如上文所述，当差分电压输入信号11和12的共模电压电平小于预定电压电平Vps时，第一输入子单元201可以工作，意味着第一输入子单元201中包括的第一PMOS晶体管MP1和第二PMOS晶体管MP2导通，因此预定电压电平Vps应小于电源电压VDD与第一PMOS晶体管MP1和第二PMOS晶体管MP2的阈值电压的绝对值之间的差。此外，如上文所述，当差分电压输入信号11和12的共模电压电平大于或等于预定电压电平Vps时，共模电压转换单元100工作，意味着源极跟随器子单元101中包括的第一NMOS晶体管MN1和第二NMOS晶体管MN2导通，因此预定电压电平Vps还应大于第一NMOS晶体管MN1和第二NMOS晶体管MN2的阈值电压。因此，根据本公开的实施方式，预定电压电平Vps可以根据电源电压VDD，第一PMOS晶体管MP1和第二PMOS晶体管MP2的阈值电压以及第一NMOS晶体管MN1和第二NMOS晶体管MN2的阈值电压来设定。根据本公开的实施方式，预定电压电平Vps可以被设定为电源电压VDD的一半。例如，当电源电压VDD为1.8V时，预定电压电平Vps可以被设定为0.9V。

进一步地，如上文参照图3描述的，运算放大器Amp的负输入端接收的参考电压信号18具有电压电平Vref，并且通过电流源偏置信号16对源极跟随器电流源子单元102的电流值的调整，差分电压中间信号13和14的共模电压电平等于电压电平Vref，因此为了确保源极跟随器子单元101中包括的第一NMOS晶体管MN1和第二NMOS晶体管MN2导通，电压电平Vref应小于预定电压电平Vps与第一NMOS晶体管MN1和第二NMOS晶体管MN2的阈值电压之间的差。换言之，根据本公开的实施方式，电压电平Vref可以根据预定电压电平Vps以及第一NMOS晶体管MN1和第二NMOS晶体管MN2的阈值电压来设定。例如，当预定电压电平Vps为0.9V并且第一NMOS晶体管MN1和第二NMOS晶体管MN2的阈值电压为0.6V时，电压电平Vref可以被设定为小于0.3V。

根据本公开的实施方式，当差分电压输入信号11和12的共模电压电平小于预定电压电平Vps时，第一输入子单元201、第一电流源子单元205、第一负载子单元203和第二负载子单元204可以构成放大电路。

此外，根据本公开的实施方式，当差分电压输入信号11和12的共模电压电平大于或等于预定电压电平Vps时，第二输入子单元202、第二电流源子单元206、第一负载子单元203和第二负载子单元204可以构成放大电路。

也就是说，根据本公开的实施方式，在差模电压放大单元200中包括的第一输入子单元201和第二输入子单元202中，仅有一个输入子单元工作，也就是说，差模电压放大单元200基于差分电压输入信号11和12以及差分电压中间信号13和14中的一个差分电压信号输出差分电压输出信号21和22。

根据本公开的LVDS接收电路，通过添加结构简单的共模电压转换单元，可以在较低的电源电压的工作环境下支持符合LVDS规范的0至2.4V的共模电压输入范围。

出于说明的目的，上文已给出了本公开的有限数量的可能实施方式。尽晶体管已经参考本公开的实施方式描述了本公开，但是本领域技术人员将理解，在不脱离所附权利要求中公开的本公开的精神和范围的情况下，可以对本公开的各实施方式进行各种修改和改变。

尽晶体管本文包含许多细节，但是这些细节不应被解释为对本公开或可能要求保护的范围的限制，而是应被解释为对于特定实施方式可能特定的特征的描述。本文中在分立的实施方式的上下文中描述的某些特征也可以在单个实施方式中组合实现。相反，在单个实施方式的上下文中描述的各种特征也可以在多个实施方式中分立地或以任何合适的子组合来实现。此外，尽晶体管特征可能在上文被描述为在某些组合中起作用，并且甚至最初也如此声明，但是在某些情况下，可以从要求保护的组合中删除组合中的一个或更多个特征，并且要求保护的组合可以涉及子组合或子组合的变型。

Claims (10)

1.一种低电压差分信号传输LVDS接收电路，包括：

共模电压转换单元，被配置成接收差分电压输入信号，并且当所述差分电压输入信号的共模电压电平大于或等于预定电压电平时，对所述差分电压输入信号进行共模电压转换以输出差分电压中间信号，其中，所述差分电压中间信号的共模电压电平小于所述差分电压输入信号的共模电压电平；以及

差模电压放大单元，被配置成接收所述差分电压输入信号和所述差分电压中间信号，并且对所述差分电压输入信号和所述差分电压中间信号中的一个进行差模电压放大以输出差分电压输出信号。

2.根据权利要求1所述的LVDS接收电路，其中，所述差模电压放大单元被配置成，当所述差分电压输入信号的共模电压电平大于或等于所述预定电压电平时，对所述差分电压中间信号进行差模电压放大以输出差分电压输出信号，以及当所述差分电压输入信号的共模电压电平小于所述预定电压电平时，对所述差分电压输入信号进行差模电压放大以输出所述差分电压输出信号。

3.根据权利要求1所述的LVDS接收电路，其中，所述共模电压转换单元包括：

源极跟随器子单元，被配置成接收所述差分电压输入信号，并且根据偏置电流对所述差分电压输入信号进行共模电压转换以输出所述差分电压中间信号；

源极跟随器电流源子单元，被配置成根据电流源偏置信号向所述源极跟随器子单元提供所述偏置电流；以及

电流源偏置子单元，被配置成根据所述差分电压输入信号或所述差分电压中间信号的共模电压电平生成所述电流源偏置信号。

4.根据权利要求3所述的LVDS接收电路，其中，所述电流源偏置子单元被配置成根据所述差分电压输入信号的共模电压电平生成所述电流源偏置信号，使得所述偏置电流随着所述差分电压输入信号的共模电压电平的增大而增大。

5.根据权利要求3所述的LVDS接收电路，其中，所述电流源偏置子单元被配置成根据所述差分电压中间信号的共模电压电平生成所述电流源偏置信号，使得所述差分电压中间信号的共模电压电平等于参考电压电平。

6.根据权利要求1所述的LVDS接收电路，其中，当所述差分电压输入信号的共模电压电平小于预定电压电平时，所述共模电压转换单元不生成所述差分电压中间信号。

7.根据权利要求1所述的LVDS接收电路，其中，所述差模电压放大单元包括：

第一输入子单元，被配置成接收所述差分电压输入信号，并且当所述差分电压输入信号的共模电压电平大于或等于所述预定电压电平时不工作，并且当所述差分电压输入信号的共模电压电平小于所述预定电压电平时工作，以基于所述差分电压输入信号输出所述差分电压输出信号；以及

第二输入子单元，被配置成与所述第一输入子单元并联连接，接收所述差分电压中间信号，并且当所述差分电压输入信号的共模电压电平大于或等于所述预定电压电平时工作，以基于所述差分电压中间信号输出所述差分电压输出信号，并且当所述差分电压输入信号的共模电压电平小于所述预定电压电平时不工作。

8.根据权利要求7所述的LVDS接收电路，其中，所述差模电压放大单元还包括：

第一电流源子单元，被配置成向所述第一输入子单元提供第一电流；

第二电流源子单元，被配置成向所述第二输入子单元提供第二电流；

第一负载子单元和第二负载子单元，被配置成为所述差分电压输出信号提供负载。

9.根据权利要求1所述的LVDS接收电路，其中，所述LVDS接收电路的电源电压低于2.4V。

10.根据权利要求9所述的LVDS接收电路，其中，所述预定电压电平是所述电源电压的一半。