CN117751456A - 半导体设备、半导体模块以及无线通信装置 - Google Patents

半导体设备、半导体模块以及无线通信装置 Download PDF

Info

Publication number
CN117751456A
CN117751456A CN202280053164.3A CN202280053164A CN117751456A CN 117751456 A CN117751456 A CN 117751456A CN 202280053164 A CN202280053164 A CN 202280053164A CN 117751456 A CN117751456 A CN 117751456A
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor device
opening
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280053164.3A
Other languages
English (en)
Inventor
松本一治
栫山直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN117751456A publication Critical patent/CN117751456A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供了具有高散热性和高操作可靠性的半导体设备(1)。该半导体设备包括：半导体基板(10)；设置在半导体基板上、具有第一开口(20K)、并且具有第一热导率的第一半导体层(20)；设置在第一半导体层上的晶体管(Tr)；以及经由第一开口与半导体基板接触并具有高于第一热导率的第二热导率的散热单元(40)。

Description

半导体设备、半导体模块以及无线通信装置
技术领域
本公开涉及一种半导体设备、半导体模块，以及无线通信装置。
背景技术
近年来，提出了包括具有大功耗的元件，例如功率放大器电路元件等的半导体设备(例如，参考专利文献1)。
引文列表
专利文献
PTL 1：日本未审查专利申请公开No.2012-119469
发明内容
顺便提及，在诸如功率放大器之类的这种高输出半导体元件的情况下，由于其相对大的功耗，由高输出半导体元件的操作导致的发热值增加。假设当高输出半导体元件的温度以及周围温度升高时，包括高输出半导体元件的电路的操作降低的情况。
因此，期望具有高散热性和高操作可靠性的半导体设备以及包括该半导体设备的半导体模块和无线通信装置。
发明内容
根据本公开的实施例的半导体设备包括：半导体基板；第一半导体层，设置在半导体基板上、具有第一开口并且具有第一热导率；晶体管，设置在第一半导体层上；以及散热单元，经由第一开口与半导体基板接触并且具有高于第一热导率的第二热导率。
在根据本公开的实施例的半导体设备中，第一开口设置在其中设置晶体管的第一半导体层中，并且半导体基板经由第一开口与散热单元接触。因此，晶体管中生成的热量被高效地释放到外部。
附图说明
图1是图示根据本公开的实施例的半导体设备的构造的层叠横截面图。
图2是图示图1中所示的半导体设备的放大部分的层叠横截面图。
图3A是示意性图示根据示例1-1的半导体设备的整体构造的平面图。
图3B是示意性图示图3A中所示的半导体设备的整体构造的横截面图。
图4是示意性地图示根据参考示例1-1的半导体设备的整体构造的横截面图。
图5A是图示根据示例1-1和参考示例1-1的半导体设备中散热单元和晶体管集成单元之间的距离与热阻之间的关系的特性图。
图5B是图示根据示例1-1和参考示例1-1的半导体设备中散热单元和晶体管集成单元之间的标准化距离与热阻之间的关系的特性图。
图6A是图示根据示例1-2和参考示例1-2的半导体设备中散热单元和晶体管集成单元之间的距离与热阻之间的关系的特性图。
图6B是图示根据示例1-2和参考示例1-2的半导体设备中散热单元和晶体管集成单元之间的标准化距离与热阻之间的关系的特性图。
图7A是图示根据示例2和参考示例2的半导体设备中的接触区域面积与热阻之间的关系的特性图。
图7B是图示根据示例2和参考示例2的半导体设备中的标准化接触区域面积与热阻之间的关系的特性图。
图8是半导体模块的构造的示意性透视图。
图9是图示无线通信装置的构造的框图。
具体实施方式
在下文中，参考附图详细描述本公开的实施例。下面描述的实施例是本公开的具体示例，并且本公开的技术不限于以下模式。另外，本公开中的部件的布置、维度、维度比率等不限于每个附图中所示的模式。
应当注意的是，按照以下顺序给出描述。
0.背景
1.实施例(包括HEMT的半导体设备的示例)
1-1.半导体设备的构造
1-2.半导体设备的制造方法
1-3.半导体设备的工作原理和效果
2.实验示例
3.应用示例
3-1.半导体模块的应用示例
3-2.无线通信装置的应用示例
<0.背景>
近年来，已经积极地研究和开发了使用氮化物半导体的高电子迁移率晶体管(HEMT)。氮化物半导体具有比Si、GaAs等更大的带隙，并且具有六方晶体特有的极化。因此，使用氮化物半导体的HEMT预计作为使得能够执行高速操作的低电阻高耐压晶体管。
具体而言，预计HEMT应用于例如功率设备和射频(RF)设备。例如，在卫星通信、无线通信等的基站中等，使用AlGan作为势垒层的HEMT已经实现实用化。
顺便提及，对于用于功率设备或RF的半导体设备来说，为了实现高输出和高效率，可以采用被称为多指结构的晶体管集成单元，其中多个晶体管元件平行布置。在多指结构中，分别构造多个晶体管元件的栅电极的多个指部分平行布置，并且多个指部分中的一些例如以卷绕方式与多个耦合部分耦合。
但是，一组多个指部分经常累积由多个晶体管元件生成的热量并且增加了半导体设备的温度。半导体设备的温度升高可能会降低电子的迁移率、降低电流量，并且降低输出电压。因此，作为抑制温度上升的技术，考虑了在发热部分附近使用导热率高的材料、或者布置虚拟凸块来经由虚拟凸块散热的方法。
但是，未来预计将进一步要求高度集成，以实现更高的输出和更高的效率。
因此，本申请的申请人进行了研究以开发使得能够更高效地散热的半导体设备，并且已经产生了具有高散热和高操作可靠性的半导体设备。
<1.实施例>
[1-1.半导体设备的构造]
首先，参考图1描述根据本公开的实施例的半导体设备1的构造。图1是图示根据本实施例的半导体设备1的构造示例的垂直横截面图。注意的是，图1中图示的半导体设备1的构造是示例，并且根据本公开的半导体设备的构造不限于此。
如图1中所示，半导体设备1包括基板10、半导体层20、晶体管集成单元30以及散热单元40。半导体设备1包括使用将要描述的二维电子气层2DEG层作为沟道的高电子迁移率晶体管(HEMT)。这里，如图1中所示，将与被基板10和半导体层20中的每一个覆盖的平面平行的平面设定为XY平面，并且将与XY平面垂直的方向设定为Z轴方向。Z轴方向是基板10的厚度方向，并且也是半导体层20的厚度方向。另外，在本实施例中，将后面描述的多个晶体管Tr的布置方向设定为X轴方向，并且将后面描述的多个栅电极31中的每一个延伸的方向设定为Y轴方向。X轴方向、Y轴方向以及Z轴方向彼此垂直。
(基板10)
基板10是半导体设备1的支撑件。基板10例如是硅(Si)基板、碳化硅(SiC)基板、蓝宝石基板、氮化镓(GaN)基板或氮化铝(AlN)基板。作为Si基板，例如，具有(111)平面作为主表面的单晶Si(111)基板是适合的。
注意的是，使用上述材料的基板10获得了下面将描述的根据本公开的半导体设备的效果。后面描述的所有示例和参考示例都是在使用包含Si(111)的基板10的情况下的结果。在使用具有比Si(111)更好的单晶性并且获得更低穿行位错密度的包含SiC的基板或包含GaN的基板的半导体设备1的情况下，可以预计进一步减小截止泄漏电流并且增加电压电阻。因此，通过根据使用应用等选择优选的材料来构造基板10即可。
(半导体层20)
半导体层20层叠在基板10上。在半导体层20的一部分中，设置在厚度方向(即，Z轴方向)上穿过半导体层20的开口20K。半导体层20具有例如依次层叠有缓冲层21、沟道层22以及势垒层23的层叠结构。在缓冲层21中，设置在其厚度方向上穿过缓冲层21的开口21K。在沟道层22中，设置在其厚度方向上穿过沟道层22的开口22K。在势垒层23中，设置在其厚度方向上穿过势垒层23的开口23K。这些开口21K至23K彼此连通并且构造单个开口20K。注意的是，可以在缓冲层21和沟道层22之间插入另一层，并且可以在沟道层22和势垒层23之间插入另一层。另外，半导体层20可以包括除缓冲层21、沟道层22和势垒层23之外的另一层。注意的是，后面描述半导体层20的构造示例的细节。
(晶体管集成单元30)
晶体管集成单元30包括多个晶体管Tr。在本实施例中，在沿着半导体设备1的XY平面的区域内，设置晶体管集成单元30的区域被称为有源区域AR1，并且除了有源区域AR1之外的区域被称为外围区域AR2。多个晶体管Tr设置在半导体层20上。多个晶体管Tr例如被布置为在X轴方向上彼此相邻并且形成所谓的多指结构。晶体管Tr包括例如栅电极31、源电极32、漏电极33、接触层34、接触层35和布线层36。栅电极31、源电极32、漏电极33、接触层34、接触层35以及布线层36中的每一个均以Y轴方向作为纵向方向延伸。多个晶体管Tr中的每一个的栅电极31用作在Y轴方向延伸的指部分，并且多个指部分通过多个耦合部分例如以卷绕方式彼此耦合。
例如，接触层34耦合到源电极32的下表面。例如，接触层35耦合到漏电极33的下表面。接触层34和35降低与沟道层22中形成的二维电子气层2DEG的接触电阻。优选的是，接触层34和35包括具有与构造沟道层22的半导体材料的带隙接近的带隙的半导体材料。接触层34和35例如通过化合物半导体的晶体再生长而形成。具体而言，接触层34和35使用引入了n型杂质的氮化物半导体形成。例如，接触层34和35可以通过将例如硅(Si)或锗(Ge)引入到Al1-x-yInxGayN(0≤x≤1，0≤y≤1并且x+y≤1)的外延生长层中以实现大于或等于1*1018/cm3的浓度来形成。
栅电极31具有例如通过按顺序层叠镍(Ni)层和金(Au)层形成的层叠结构。源电极32和漏电极33具有例如通过按顺序层叠钛(Ti)层、铝(Al)层、镍(Ni)层和金(Au)层形成的层叠结构。设置绝缘膜51以覆盖源电极32和漏电极33。绝缘膜52还设置在绝缘膜51上。另外，绝缘膜52覆盖设置在半导体层20内的外围区域AR2中的开口20K的内表面。绝缘膜51和52保护源电极32和漏电极33。
在绝缘膜51中，在分别与源电极32和漏电极33重叠的位置处分别设置开口。布线层36设置在源电极32和漏电极33的上层中。布线层36经由绝缘膜51的开口电连接到源电极32的上表面和漏电极33的上表面中的每一个。布线层36例如通过从基板10侧按顺序层叠钛(Ti)层、铂(Pt)层、金(Au)层而形成。优选的是，布线层36的厚度充分地厚于源电极32的厚度和漏电极33的厚度两者。即，布线层36的横截面面积在与作为源电极32、漏电极33和布线层36的纵向方向的Y轴方向垂直的XZ平面上大于源极电极32的横截面面积和漏电极33的横截面面积两者即可。布线层36的外表面例如使用绝缘膜53覆盖。绝缘膜53是保护布线层36和布线层41的钝化膜。绝缘膜53是例如包含氮化硅(SiN)的单层膜。
(散热单元40)
散热单元40经由开口22K与基板10接触。散热单元40的热导率高于半导体层20的热导率。散热单元40具有例如布线层41、柱体42和凸块43依次层叠在基板10上的结构。布线层41包括具有比半导体层20的热导率更高的导热率的材料，诸如金属。期望包括在散热单元40中的布线层41、柱体42和凸块43中的每一个的热导率高于包括在半导体层20中的每层的热导率。布线层41例如具有与布线层36相同的层叠结构。例如，布线层41的外表面使用绝缘膜53覆盖。布线层41的底表面与基板10接触并且形成子接触27。柱体42包括具有高导热率的金属，例如铜(Cu)等。凸块43是金属镀膜，例如，包括锡银合金(SnAg)等。此外，散热单元40与晶体管集成单元30的晶体管Tr电隔离。此外，散热单元40的厚度厚于源电极32的厚度和漏电极33的厚度两者。此外，散热单元40的体积大于源电极32的体积和漏电极33的体积两者。
(半导体层20的详细构造)
接下来，参考图2描述半导体设备1的半导体层20的详细构造。图2是图示半导体设备1的放大部分的垂直横截面图。注意的是，图2中所示的半导体层20的构造是示例，并且本公开的半导体层的构造不限于此。
如图2中所示，半导体层20具有层叠结构，其中第一缓冲层21A、第二缓冲层21B、沟道层22、间隔层24、势垒层23和保护层25依次层叠在基板10上。第一缓冲层21A和第二缓冲层21B构造缓冲层21。在半导体层20的保护层25上，设置晶体管集成单元30，其中布置有多个晶体管Tr，每个晶体管Tr包括源电极32、漏电极33、栅极绝缘膜Z和栅电极31。晶体管Tr例如具有金属-绝缘体-半导体(MIS)型栅极结构。因此，在晶体管Tr中，例如，栅电极31经由栅极绝缘膜Z设置在半导体层20上。注意的是，本公开的栅极结构不限于MIS型栅极结构，并且例如可以是肖特基型栅极结构，其中栅电极31直接与半导体层20连接。
根据本实施例的半导体设备1包括使用二维电子气层2DEG作为沟道的高电子迁移率晶体管(HEMT)。由于沟道层22的极化幅度和势垒层23的极化幅度之间的差异而生成二维电子气层2DEG。二维电子气层2DEG例如在沟道层22内在沟道层22与间隔层24之间的界面KS附近生成。
第一缓冲层21A和第二缓冲层21B包括例如外延生长的氮化物半导体。第一缓冲层21A和第二缓冲层21B能够通过控制设置沟道层22的表面的晶格常数来缓和基板10和沟道层22之间的晶格失配。因此，第一缓冲层21A和第二缓冲层21B使得能够进一步改善沟道层22的晶体状况并且防止基板10的翘曲。
例如，在基板10是主表面是(111)平面的单晶Si基板并且沟道层22是GaN层的情况下，第一缓冲层21A可以包括AlN，并且第二缓冲层21B可以包括AlGaN。但是，取决于基板10和沟道层22的构造，第一缓冲层21A和第二缓冲层21B两者不需要都存在。替代地，可以仅设置第一缓冲层21A和第二缓冲层21B中的第一缓冲层21A。
沟道层22设置在第二缓冲层21B上。沟道层22包括例如具有比间隔层24的带隙和势垒层23的带隙小的带隙的氮化物半导体。沟道层22使得能够根据沟道层22的极化幅度和势垒层23的极化幅度之间的差异在势垒层23侧的界面中累积载流子。沟道层22包括例如III-V族半导体。
具体而言，沟道层22可以包括作为外延生长的氮化物半导体的Alx5Iny5Ga(1-x5-y5)N(0≤x5≤1，0≤y5≤1，0≤x5+y5≤1)。例如，沟道层22包括外延生长的氮化镓(GaN)。替代地，沟道层22可以包括氮化铟镓(InGaN)、氮化铟(InN)、氮化铝镓(AlGaN)和氮化铝铟镓(AlInGaN)中的至少一种。更具体而言，沟道层22可以包括未添加杂质的未掺杂的u-GaN。在这种情况下，沟道层22使得能够防止载流子杂质散射。因此，沟道层22使得能够进一步增强载流子的迁移率。
间隔层24包括例如具有比沟道层22的带隙大的带隙的氮化物半导体。间隔层24设置在沟道层22上。间隔层24减少势垒层23与沟道层22之间的合金散射，并且防止由于合金散射而引起的二维电子气层2DEG的载流子迁移率的劣化。
具体而言，间隔层24可以包括外延生长的Alx1Iny1Ga(1-x1-y1)N(0<x1≤1，0≤y1<1，0≤x1+y1≤1)。例如，间隔层24可以包括AlN，或者可以包括AlGaN或AlInGaN。
势垒层23包括例如具有比沟道层22的带隙大的带隙的氮化物半导体。阻挡层23设置在间隔层24上。势垒层23使得能够通过自发极化和压电极化在沟道层22内的势垒层23附近的区域中累积载流子。因此，在半导体设备1中，在沟道层22内的界面KS附近的区域中，可以形成具有高迁移率和高载流子浓度的二维电子气层2DEG。
具体而言，势垒层23包括作为外延生长的氮化物半导体的Alx3Iny3Ga(1-x3-y3)N(x2＜x3＜1，0≤y3<1)。这里，可以满足x3>0.7并且y3<0.3。例如，势垒层23可以包括未添加杂质的未掺杂的u-Alx3In(1-x3)N。在这种情况下，可以减少与势垒层23中的GaN的晶格失配，并且这使得可以获得具有优异单晶性的晶体。
特别地，在势垒层23的Al的组成比高的情况下，势垒层23可能被氧化。为了防止这样的氧化，优选在势垒层23上设置保护层25。保护层25保护势垒层23的表面免受诸如化学品或各种离子之类的杂质的影响，并且将势垒层23的表面维持优异，以使得可以防止半导体设备1的操作特性劣化。保护层25例如包含作为外延生长的氮化物半导体的Alx4Iny4Ga(1-x4-y4)N(0≤x4＜1，0≤y4<1)。注意的是，在与势垒层23中包括的氮化物半导体的关系中，优选满足(1-x3-y3)＜(1-x4-y4)。因此，保护层25包括例如GaN。保护层25可以包括AlInGaN、AlGaN或InGaN。GaN具有最高的单晶度。InGaN容易具有n型接触。关于AlInGaN和AlGaN，通过选择Al组成比势垒层23低的组成，可以获得具有比GaN和InGaN更大的带隙的混合晶体，同时执行作为保护层的功能。具有大的带隙有利于获得高的二维电子气浓度。在不担心由于阻挡层23的氧化而导致的特性的情况下，不需要存在保护层25。
如上所述，栅电极31、源电极32和漏电极33全部包括导电材料。栅电极31、源电极32和漏电极33全部设置在半导体层20上。栅电极31布置在源电极32和漏电极33之间。栅电极31经由栅极绝缘膜Z设置在保护层25上。注意的是，栅电极31可以通过与构造保护层25的氮化物半导体接触而不经由栅极绝缘膜Z来形成肖特基结。
栅极绝缘膜Z包括绝缘材料。栅极绝缘膜Z被设置为覆盖保护层25上的区域内的未被栅电极31、源电极32和漏电极33中的任意一个覆盖的区域。栅极绝缘膜Z的构造材料例如为氧化铝(Al2O3)、二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铪(HfO2)等。栅极绝缘膜Z可以是包含上述构造材料的单层膜，或者可以是层叠包含上述构造材料的多个层的多层膜。
[1-2.半导体设备的制造方法]
接下来，参考图1和图2描述根据本实施例的半导体设备1的制造方法的示例。
首先，制备基板10，然后在其上形成半导体层20。具体而言，如图2中所示，例如，在基板10上按顺序外延生长第一缓冲层21A、第二缓冲层21B、沟道层22、间隔层24、势垒层23以及保护层25。
接下来，在半导体层20上形成晶体管集成单元30。具体而言，首先，在半导体层20内，应形成接触层34和35的区域被选择性地蚀刻以深入到预定深度中。随后，通过外延生长在选择性蚀刻部分中形成氮化物半导体，获得接触层34和35。随后，分别形成源电极32和漏电极33以覆盖接触层34和35。此外，形成覆盖源电极32和漏电极33的绝缘膜51(图1)。接下来，在形成栅极绝缘膜Z(图2)之后，在栅极绝缘膜Z上进一步形成栅电极31。如上所述，形成晶体管集成单元30。
随后，如图1中所示，通过选择性地去除外围区域AR2中的半导体层20的一部分，形成开口20K。开口20K例如可以通过干蚀刻来形成。通过形成开口20K，使基板10的上表面暴露。接下来，在整个表面上形成绝缘膜52，以覆盖开口20K和晶体管集成单元30。随后，通过例如通过干蚀刻选择性地去除覆盖定位于开口20K的底表面处的基板10的绝缘膜52的一部分，形成开口52K。因此，基板10再次被暴露。在形成开口52K的同时，还选择性地去除绝缘膜52的覆盖源电极32和漏电极33的部分。
随后，例如，通过按顺序层叠钛(Ti)层、铂(Pt)层和金(Au)层以填充开口52K，形成布线层41。因此，形成其中布线层41和基板10被耦合的子接触27。期望的是，在布线层41和基板10之间的界面中不存在诸如氧化膜之类的绝缘膜。此外，在形成布线层41的同时，形成与源电极32和漏电极33中的每一个耦合的布线层36。
在形成布线层41和36之后，形成绝缘膜53以覆盖布线层41和36的外表面。此后，通过选择性地去除覆盖布线层41的绝缘膜53的一部分，形成开口53K。在开口53K中暴露的布线层41上，例如，通过例如电镀处理依次选择性地形成包括铜(Cu)的柱体42和例如包括锡银合金(SnAg)的凸块43。因此，完成散热单元40。
通过以上处理，可以形成根据本实施例的半导体设备1。
[1-3.半导体设备的工作原理和效果]
如上所述，在根据本实施例的半导体设备1中，晶体管集成单元30形成在设置在基板10上的半导体层20的有源区域ARl中，并且散热单元40设置在半导体层20的外围区域AR2中。散热单元40经由半导体层20的开口20K与基板10接触并且形成子接触27。此外，散热单元40的热导率高于半导体层20的热导率。因此，与基板10和散热单元40被半导体层20阻挡的情况相比，晶体管集成单元30中生成的热量经由散热单元40高效地释放到外部。因此，半导体设备1可以有效地抑制操作时的温度上升。
因此，半导体设备1具有高散热性和高操作可靠性，并且这使得半导体设备1可以被更高度地集成。
<2.实验示例>
(示例1-1)
研究了图1中所示的半导体设备1的热阻。具体而言，关于图3A和3B中所示的半导体设备1，通过模拟获得当晶体管集成单元30产生热量时半导体设备1的热阻θj-b。图3A是示意性地图示根据本示例的半导体设备1的整体构造的平面图，并且图3B是示意性地图示根据本示例的半导体设备1的整体构造的横截面图。这里，假定具有厚度为200μm的硅(Si)作为基板10，并且热导率被设定为148W/mK。此外，整体半导体层20的厚度被设定为2μm，并且整体半导体层20的热导率被设定为40W/mK。此外，散热单元40仅包括布线层41和柱体42。开口20K填充有包含钛(Ti)的布线层41，并且使开口20K与基板10接触以允许形成子接触27。另外，在柱体42的与基板10相对的一侧部署有热块71。热块71和布线层41通过柱体42耦合，并且半导体设备1的热量经由柱体42释放到热块71。设置包括SiN的保护膜70以覆盖除了散热单元40之外的区域。将保护膜70的热导率设定为20W/mK。
此外，假设在根据本示例的半导体设备1中，晶体管集成单元30包括沿着X轴方向布置的30个晶体管Tr。具体而言，假设沿着Y轴方向延伸并且具有50μm的指长度L1的栅电极31以6.4μm的布置节距沿着Y轴方向布置。此外，欧姆长度设定为5μm。环境温度设定为25℃，并且热块71与大气之间的热阻被设定为137K/W。此外，在本示例中，将散热单元40的中心位置40CP与栅电极31的中心位置31CP之间的在Y轴方向上的距离L2设定为包括60、100、140、300μm的四个级别中的每一个，并且计算热阻。此外，布线层41与基板10接触的子接触27的区域的面积，即，接触区域面积CA被设定为4,900μm2。此外，如图3A中所示，在XY平面上，子接触27的中心位置和晶体管集成单元30的中心位置在Y轴方向上匹配。此外，在本示例中，晶体管集成单元30的发热值被设定为0.5W。
此外，根据以下公式(1)计算热阻θj-b。
(θj-b)＝{(TFmax)-(THmax)}/Cv……(1)
这里，TFmax表示栅电极31中包括的指的最高温度，THmax表示热块71的最高温度，并且Cv表示晶体管集成单元30的发热值。
(参考示例1-1)
为了进行比较，研究了作为参考示例1-1的半导体设备101的热阻。在作为参考示例1-1的半导体设备101中，如图4中所示，半导体层20不具有开口20K，并且散热单元40的布线层41和基板10被半导体层20阻挡并分离。以这种方式，除了半导体设备101不包括子接触27之外，半导体设备101具有与示例1-1的半导体设备1相同的构造。
关于图3A和图3B中所示的半导体设备1以及图4中所示的半导体设备101，通过模拟获得当晶体管集成单元30产生热量时的热阻θj-b。作为晶体管集成单元30中生成的热量的传播路径，例如，如图3B中所示，主要考虑三条路径。即，考虑从栅电极31经由保护膜70到散热单元40的布线层41的路径P1、从栅电极31经由半导体层20到散热单元40的布线层41的路径P2、以及从栅电极31经由半导体层20和基板10到散热单元40的布线层41的路径P3。
图5A图示了距离L2和热阻θj-b之间的关系。在图5A中，水平轴表示距离L2[μm]，并且垂直轴表示热阻θj-b[℃/W]。在图5A中，曲线5C1表示示例1-1中的热阻θj-b、曲线5C2表示参考示例1-1中的热阻θj-b，并且曲线5C3表示示例1-1中的热阻θj-b和参考示例1-1中的热阻θj-b之间的差。如图5A中所示，在距离L2相同的情况下，示例1-1中的热阻θj-b低于参考示例1-1中的热阻。即，可以确认，根据示例1-1的具有散热单元40与基板10接触的子接触27的半导体设备1具有比根据参考示例1-1的其中散热单元40通过半导体层20与基板10分离的半导体设备101更高的散热性。认为其原因之一在于，在根据示例1-1的半导体设备1中，与根据参考示例1-1的半导体设备101相比，通过路径P3(图3B)的热量传播更令人满意地执行。但是，示例1-1中的热阻θj-b与参考示例1-1中的热阻θj-b之间的差基本上恒定，而不取决于距离L2(参见曲线5C3)。
这里，在图5B中，图示了通过用指长度L1(＝50μm)标准化距离L2而获得的值与热阻θj-b之间的关系。图5B中，水平轴表示(距离)L2/(指长度)L1[-]，并且左侧垂直轴表示热阻θj-b[℃/W]。另外，在图5B中，参考根据参考示例1-1的半导体设备101的热阻θj-b，图5B中右侧的垂直轴指示改善效果X[％]，作为表示根据示例1-1的半导体设备1的热阻θj-b降低了多少的指标。在图5B中，曲线5C3表示L2/L1[-]与改善效果X[％]之间的关系。如图5B中所示，发现在L2/L1[-]小于或等于2的情况下获得更高的改善效果X[％]。即，可以确认，如果散热单元40布置在晶体管集成单元30附近以使得L2/L1[-]小于或等于2，那么获得更高的散热效果。
(示例1-2)
接下来，在与示例1-1相似的条件下，如示例1-1中那样评估热阻θj-b，不同之处在于，将指长度L1设定为100μm并且将栅电极31的布置节距设定为11.4μm。
(参考示例1-2)
在与参考示例1-1相似的条件下，如参考示例1-1中那样评估热阻θj-b，不同之处在于，将指长度L1设定为100μm并且将栅电极31的布置节距设定为11.4μm。
在图6A和图6B中，图示了示例1-2和参考示例1-2中的热阻θj-b的评估结果。图6A和图6B分别是对应于图5A和图5B的图。在图6A中，水平轴表示距离L2[μm]，垂直轴表示热阻θj-b[℃/W]。在图6A中，曲线6C1表示示例1-2中的热阻θj-b、曲线6C2表示示例1-2中的热阻θj-b，并且曲线6C3表示示例1-2中的热阻θj-b与参考示例1-2中的热阻θj-b之差。如图6A中所示，在距离L2相同的情况下，示例1-2中的热阻θj-b低于参考示例1-2中的热阻。但是，示例1-2中的热阻θj-b与参考示例1-2中的热阻θj-b之间的差基本上恒定，而不取决于距离L2(参见曲线6C3)。即，示例1-2和参考示例1-2指示与示例1-1和参考示例1-1的趋势基本上相似的趋势。在图6B中，水平轴表示(距离)L2/(指长度)L1[-]，并且左侧垂直轴表示热阻θj-b[℃/W]。另外，在图6B中，参考根据参考示例1-2的半导体设备101的热阻θj-b，图6B中右侧的垂直轴指示改善效果X[％]，作为根据示例1-2的半导体设备1的热阻θj-b降低了多少的指标。在图6B中，曲线6C3表示L2/L1[-]和改善效果X[％]之间的关系。如图6B中所示，还发现在L2/L1[-]小于或等于2的情况下获得更高的改善效果X[％]。即，可以确认，如果散热单元40布置在晶体管集成单元30附近以使得以下条件表达式(A)被满足，那么获得更高的散热效果。
(L2/L1)≤2……(A)
注意的是，指长度L1优选为例如长于或等于25μm并且短于或等于200μm。
(示例2)
接下来，关于图3A和3B中所示的半导体设备1，通过模拟获得当晶体管集成单元30产生热量时，半导体设备1的热阻θj-b如何取决于子接触27中布线层41和基板10之间的接触区域面积CA而变化。在本示例中，距离L2被设定为100μm。另外，在本示例中，将接触区域面积CA设定为包括4,400、6,400、8,400、9,400和14,400μm2五个级别中的每一个，并且计算出热阻。注意的是，诸如晶体管集成单元30的构造之类的其它构造被设定为与示例1-1中的相似。
(参考示例2)
为了进行比较，对作为参考示例2的半导体设备101的热阻进行了研究。作为参考示例2的半导体设备101具有与根据示例2的半导体设备1相同的构造，不同之处在于半导体设备101不包括子接触27。
在图7A中，图示了接触区域面积CA和热阻θj-b之间的关系。在图7A中，水平轴表示接触区域面积CA[μm2]，并且垂直轴表示热阻θj-b[℃/W]。在图7A中，曲线7C1表示示例2中的热阻θj-b、曲线7C2表示参考示例2中的热阻θj-b，并且曲线7C3表示示例2中的热阻θj-b和参考示例2中的热阻θj-b之间的差。如图7A中所示，在接触区域面积CA相同的情况下，示例2中的热阻θj-b低于参考示例2中的热阻。即，可以确认，根据示例2的包括其中散热单元40与基板10接触的子接触27的半导体设备1具有比根据参考示例2的其中散热单元40通过半导体层20与基板10分离的半导体设备101更高的散热性。另外，当接触区域面积CA越小时，示例2的热阻θj-b与参考示例2中的热阻θj-b之间的差倾向于越大(参考曲线7C3)。认为其原因之一在于，在子接触27中在更靠近晶体管集成单元30的位置处的部分中热量被更有效地释放。
这里，在图7B中，图示了通过使用晶体管集成单元30的面积CB(下面称为FET面积)标准化接触区域面积CA而获得的值与热阻θj-b之间的关系。FET面积CB由(指长度L1)*(指数量)*(指布置节距)来定义。具体而言，(FET面积)CB＝50μm*30*6.4μm＝9,600[μm2]。在图7B中，水平轴表示(接触区域面积)CA/(FET面积)CB[-]，并且左侧垂直轴表示热阻θj-b[℃/W]。另外，在图7B中，参考根据参考示例2的半导体设备101的热阻θj-b，图7B中右侧的垂直轴指示改善效果X[％]，作为表示根据示例2的半导体设备1的热阻θj-b降低了多少的指标。在图7B中，曲线7C3表示CA/CB[-]与改善效果X[％]之间的关系。如图7B中所示，发现当CA/CB[-]越小时，获得的改善效果X[％]越高。由此发现，即使接触区域面积CA小，通过将子接触27布置在尽可能靠近晶体管集成单元30的位置，也可以有效地释放热量。
<3.应用示例>
(3-1.半导体模块)
随后，参考图8描述作为本公开的技术的第一应用示例的半导体模块。图8是半导体模块100的构造的示意性透视图。
如图8中所示，半导体模块100例如是天线集成模块，其中边缘天线120和多个前端部件作为模块安装在单个芯片50上。多个边缘天线120例如以阵列形式形成在芯片50上。前端部件例如是开关110、低噪声放大器141、带通滤波器142、功率放大器143等。例如，半导体模块100可以用作用于无线通信的收发器。
半导体模块100包括根据本实施例的半导体设备1，例如，作为构造开关110、低噪声放大器141、功率放大器143等的晶体管。例如，在使用较高频带的无线电波的第5代移动通信系统(5G)中，无线电波传播损耗大。因此，期望符合5G的半导体模块100使用更高的电功率发送无线电波。由于包括根据本实施例的半导体设备1的半导体模块100可以改善设备特性，因此可以执行高输出、低功耗和高可靠性的无线通信。即，可以更优选地将半导体模块100用于第5代移动通信系统(5G)。
(3-2.无线通信装置)
接下来，参考图9来描述作为本公开的技术的第二应用示例的无线通信装置。图9是图示无线通信装置200的构造的框图。
如图9中所示，无线通信装置200包括天线ANT、天线开关电路203、高功率放大器HPA、高频集成电路射频集成电路(RFIC)、基带单元BB、语音输出单元MIC、数据输出单元DT和接口单元I/F(例如，无线局域网(W-LAN)、蓝牙(注册商标)等)。无线通信装置200是具有多个功能的移动电话系统，例如，语音和数据通信、LAN连接等。
在发送时，在无线通信装置200中，发送信号从基带单元BB经由高频集成电路RFIC、高功率放大器HPA和天线开关电路203发送到天线ANT。此外，在无线通信装置200中，在接收时，接收信号从天线ANT经由天线开关电路3和高频集成电路RFIC输入到基带单元BB。由基带单元BB处理的接收信号例如从语音输出单元MIC、数据输出单元DT或接口单元I/F输出到无线通信装置2的外部。
无线通信装置200包括根据本实施例的半导体设备1，作为构造天线开关电路203、高功率放大器HPA、高频集成电路RFIC、基带单元BB等的晶体管。这使得无线通信装置200可以进一步改善设备特性，因此可以执行高输出、低功耗和高可靠性的无线通信。
上面已经参考实施例和修改示例描述了本公开的技术。但是，本公开的技术不限于上述实施例等，并且可以以各种方式修改。
另外，并非实施例中描述的所有构造和操作都是本公开的构造和操作所必需的。例如，在实施例的部件中，未在表示本公开的最一般概念的独立权利要求中记载的任何部件应被理解为可选部件。
贯穿本说明书和所附权利要求书使用的术语应被解释为“非限制性”术语。例如，术语“包括”或“被包括”应被解释为“不限于被描述为所包括的”。术语“具有”应当被解释为“不限于被描述为所具有的”。
本文使用的术语包括仅仅为了描述方便而使用的并且不用于限制构造和操作的术语。例如，诸如“右”、“左”、“上”以及“下”等术语仅指示所参考的附图中的方向。
应当注意的是，本公开的技术可以具有以下构造。根据具有以下构造的本公开的技术，在设置有晶体管的第一半导体层中设置第一开口，并且半导体基板经由第一开口与散热单元接触。因此，晶体管中生成的热量被高效地释放到外部。因此，根据本公开的半导体设备具有高散热性和高操作可靠性，并且这使得半导体设备可以被更高度地集成。
通过本公开的技术实现的效果不一定限于本文描述的效果，并且可以是本公开中描述的任何效果。
(1)一种半导体设备，包括：
半导体基板；
第一半导体层，设置在所述半导体基板上、具有第一开口、并且具有第一热导率。
晶体管，设置在所述第一半导体层上；以及
散热单元，经由所述第一开口与所述半导体基板接触并且具有高于所述第一热导率的第二热导率。
(2)根据(1)所述的半导体设备，其中所述散热单元包含金属。
(3)根据(1)或(2)所述的半导体设备，其中所述散热单元与所述晶体管电隔离。
(4)根据(1)至(3)中的任一项所述的半导体设备，其中
所述晶体管包括源电极和漏电极，并且
所述散热单元的厚度厚于所述源电极的厚度和所述漏电极的厚度两者。
(5)根据(1)至(4)中的任一项所述的半导体设备，其中
所述晶体管包括源电极和漏电极，并且
所述散热单元的体积大于所述源电极的体积和所述漏电极的体积两者。
(6)根据(1)至(5)中的任一项所述的半导体设备，其中第一半导体层包括III-V族半导体。
(7)根据(6)所述的半导体设备，其中所述III-V族半导体包括氮化镓(GaN)。
(8)根据(1)至(3)中的任一项所述的半导体设备，还包括第二半导体层，从所述第一半导体层观察时所述第二半导体层设置在与所述半导体基板的相对侧，并且具有与所述第一开口连通的第二开口，其中
所述散热单元经由所述第一开口和所述第二开口与所述半导体基板接触。
(9)根据(8)所述的半导体设备，其中
所述第一半导体层包括具有第一带隙的第一氮化物半导体，并且
所述第二半导体层包括具有比所述第一带隙大的第二带隙的第二氮化物半导体。
(10)根据(1)至(10)中的任一项所述的半导体设备，还包括多个晶体管，其中
所述多个晶体管被布置为在第一方向上彼此相邻，
所述多个晶体管中的每一个包括在与所述第一方向垂直的第二方向上延伸的栅电极，并且
所述多个晶体管满足以下条件表达式(A)：
(L2/L1)≤2……(A)
其中L1为所述多个晶体管中的每一个的栅电极在所述第二方向上的长度，并且L2为所述散热单元在所述第二方向上的中心位置与所述多个晶体管中的每一个的栅电极在所述第二方向上的中心位置之间的距离。
(11)根据(10)所述的半导体设备，其中所述栅电极在所述第二方向上的长度长于或等于25μm且短于或等于200μm。
(12)一种半导体模块，包括：
半导体设备，包括
半导体基板，
第一半导体层，设置在所述半导体基板上、具有第一开口、并且具有第一热导率，
晶体管，设置在所述第一半导体层上，以及
散热单元，经由所述第一开口与所述半导体基板接触并且具有高于所述第一热导率的第二热导率。
(13)一种无线通信装置，包括
半导体设备，包括
半导体基板，
第一半导体层，设置在所述半导体基板上、具有第一开口，并且具有第一热导率，
晶体管，设置在所述第一半导体层上，以及
散热单元，经由所述第一开口与所述半导体基板接触并且具有高于所述第一热导率的第二热导率。
本申请要求于2021年8月6日向日本专利局提交的日本优先权专利申请No.2021-130331的权益，其全部内容通过引用并入本文。
本领域技术人员应该理解的是，取决于设计要求和其它因素可以进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同形式的范围内即可。

Claims (13)

1.一种半导体设备，包括：
半导体基板；
第一半导体层，设置在所述半导体基板上、具有第一开口、并且具有第一热导率。
晶体管，设置在所述第一半导体层上；以及
散热单元，经由所述第一开口与所述半导体基板接触并且具有高于所述第一热导率的第二热导率。
2.根据权利要求1所述的半导体设备，其中所述散热单元包含金属。
3.根据权利要求1所述的半导体设备，其中所述散热单元与所述晶体管电隔离。
4.根据权利要求1所述的半导体设备，其中
所述晶体管包括源电极和漏电极，并且
所述散热单元的厚度厚于所述源电极的厚度和所述漏电极的厚度两者。
5.根据权利要求1所述的半导体设备，其中
所述晶体管包括源电极和漏电极，并且
所述散热单元的体积大于所述源电极的体积和所述漏电极的体积两者。
6.根据权利要求1所述的半导体设备，其中第一半导体层包括III-V族半导体。
7.根据权利要求6所述的半导体设备，其中所述III-V族半导体包括氮化镓(GaN)。
8.根据权利要求1所述的半导体设备，还包括第二半导体层，从所述第一半导体层观察时设置在与所述半导体基板的相对侧，并且具有与所述第一开口连通的第二开口，其中
所述散热单元经由所述第一开口和所述第二开口与所述半导体基板接触。
9.根据权利要求8所述的半导体设备，其中
所述第一半导体层包括具有第一带隙的第一氮化物半导体，并且
所述第二半导体层包括具有比所述第一带隙大的第二带隙的第二氮化物半导体。
10.根据权利要求1所述的半导体设备，还包括多个晶体管，其中
所述多个晶体管被布置为在第一方向上彼此相邻，
所述多个晶体管中的每一个包括在与所述第一方向垂直的第二方向上延伸的栅电极，并且
所述多个晶体管满足以下条件表达式(A)：
(L2/L1)≤2……(A)
其中L1为所述多个晶体管中的每一个的栅电极在所述第二方向上的长度，并且L2为所述散热单元在所述第二方向上的中心位置与所述多个晶体管中的每一个的栅电极在所述第二方向上的中心位置之间的距离。
11.根据权利要求10所述的半导体设备，其中所述栅电极在所述第二方向上的长度长于或等于25μm且短于或等于200μm。
12.一种半导体模块，包括
半导体设备，包括
半导体基板，
第一半导体层，设置在所述半导体基板上、具有第一开口、并且具有第一热导率，
晶体管，设置在所述第一半导体层上，以及
散热单元，经由所述第一开口与所述半导体基板接触并且具有高于所述第一热导率的第二热导率。
13.一种无线通信装置，包括
半导体设备，包括
半导体基板，
第一半导体层，设置在所述半导体基板上、具有第一开口，并且具有第一热导率，
晶体管，设置在所述第一半导体层上，以及
散热单元，经由所述第一开口与所述半导体基板接触并且具有高于所述第一热导率的第二热导率。
CN202280053164.3A 2021-08-06 2022-03-18 半导体设备、半导体模块以及无线通信装置 Pending CN117751456A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-130331 2021-08-06
JP2021130331 2021-08-06
PCT/JP2022/012645 WO2023013143A1 (ja) 2021-08-06 2022-03-18 半導体装置、半導体モジュール、および無線通信装置

Publications (1)

Publication Number Publication Date
CN117751456A true CN117751456A (zh) 2024-03-22

Family

ID=85155611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280053164.3A Pending CN117751456A (zh) 2021-08-06 2022-03-18 半导体设备、半导体模块以及无线通信装置

Country Status (2)

Country Link
CN (1) CN117751456A (zh)
WO (1) WO2023013143A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791459B2 (ja) * 2002-05-27 2006-06-28 株式会社デンソー 半導体装置およびその製造方法
JP5396784B2 (ja) * 2008-09-09 2014-01-22 日本電気株式会社 半導体装置及びその製造方法
JP6759885B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2023013143A1 (ja) 2023-02-09

Similar Documents

Publication Publication Date Title
KR102120576B1 (ko) 바이패스된 게이트 구조물을 갖는 트랜지스터
EP1705714B1 (en) Field effect transistor and method of manufacturing the same
EP1659622B1 (en) Field effect transistor and method of manufacturing the same
JP5396784B2 (ja) 半導体装置及びその製造方法
US9484418B2 (en) Semiconductor device
KR20120032258A (ko) 질화갈륨계 반도체소자 및 그 제조방법
CN112534570B (zh) 具有增强模式和耗尽模式晶体管二者的单片微波集成电路
US20210082911A1 (en) 3d semiconductor structure and method of fabricating the same
JP2007305954A (ja) 電界効果トランジスタ及びその装置
US8003975B2 (en) Semiconductor integrated circuit device and method for fabricating the same
EP3764402A1 (en) High electron mobility transistor and method of manufacturing the same
JP2007128994A (ja) 半導体装置
JP6279294B2 (ja) フッ化物系または塩化物系化合物を含むゲート誘電体を備えたｉｉｉ族窒化物系トランジスタ
US20240030332A1 (en) Semiconductor device, semiconductor module, and wireless communication apparatus
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN117751456A (zh) 半导体设备、半导体模块以及无线通信装置
WO2022163196A1 (ja) 半導体装置、半導体モジュールおよび電子機器
US20230261099A1 (en) Semiconductor device, semiconductor module, and wireless communication apparatus
WO2023276275A1 (ja) 半導体装置、半導体モジュール、および無線通信装置
WO2024048266A1 (ja) 半導体デバイス、半導体モジュールおよび無線通信装置
WO2021029183A1 (ja) 半導体装置、半導体モジュールおよび電子機器
CN114503281B (zh) 半导体器件及其制造方法
WO2021240990A1 (ja) 半導体装置、半導体モジュール、及び電子機器
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same
US20240170550A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication