CN117749179A - 一种模数转换器的测试系统、方法及电子设备 - Google Patents

Abstract

本申请公开一种模数转换器的测试系统、方法及电子设备，涉及测试技术领域。测试系统包括自动测试模块和待测芯片，待测芯片包括模数转换器；自动测试模块，用于对待测芯片进行上电，配置待测芯片进入模数转换器工作模式；自动测试模块，用于驱动自动测试模块发送预设波形至模数转换器输入口；待测芯片，用于在模数转换器处于工作状态后，将自动测试模块输入的模拟信号转换为数字信号并从待测芯片的数字管脚输出；自动测试模块，用于采集待测芯片的输出信号并进行存储；自动测试模块，用于将输出信号进行重组，确定待测芯片对应的模数转换器的各项性能指标，通过数据重组降低ADC数字管脚的需求数量，实现芯片制造成本的降低。

Description

一种模数转换器的测试系统、方法及电子设备

技术领域

本申请涉及测试技术领域，尤其涉及一种模数转换器的测试系统、方法及电子设备。

背景技术

在自动化测试机(ATE)测试领域，目前传统的针对ADC(模数转换器)的性能测试，主要包括串行输出和并行输出两种方式。

其中，串行输出对芯片数字管脚(Digital Pin)数量要求少，但是对数据的传输速度和ATE的采样速率要求高，以12比特(bit)ADC为例，假如ADC转换频率为25兆赫兹(MHz)，数据输出的频率为12*25＝250MHz才可以完成ADC的实时采样，这对芯片的信号输出频率和ATE的数字信号采样频率都带来了比较高的成本挑战。并行输出对数据的输出速度要求低，但是需要多根芯片数字管脚用于ADC数字信号输出，以12bitADC为例，如果一个字节(Byte)转换数据一次并行输出，需要12根数字管脚。

发明内容

本申请的目的在于提供一种模数转换器的测试系统、方法及电子设备，以解决现有常见的串行输出对数据的传输速度和ATE的采样速率要求高，并行输出需要多根芯片数字管脚用于ADC数字信号输出的问题。

第一方面，本申请提供一种模数转换器的测试系统，所述测试系统包括自动测试模块和待测芯片，所述待测芯片包括模数转换器；

所述自动测试模块，用于对待测芯片进行上电，配置所述待测芯片进入模数转换器工作模式；

所述自动测试模块，用于驱动所述自动测试模块发送预设波形至所述模数转换器输入口；

所述待测芯片，用于在所述模数转换器处于工作状态后，将所述自动测试模块输入的模拟信号转换为数字信号并从所述待测芯片的数字管脚输出；

所述自动测试模块，用于采集所述待测芯片的输出信号并进行存储；

所述自动测试模块，用于将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标。

采用上述技术方案的情况下，本申请实施例提供的模数转换器的测试系统，所述测试系统包括自动测试模块和待测芯片，所述待测芯片包括模数转换器；所述自动测试模块，用于对待测芯片进行上电，配置所述待测芯片进入模数转换器工作模式；所述自动测试模块，用于驱动所述自动测试模块发送预设波形至所述模数转换器输入口；所述待测芯片，用于在所述模数转换器处于工作状态后，将所述自动测试模块输入的模拟信号转换为数字信号并从所述待测芯片的数字管脚输出；所述自动测试模块，用于采集所述待测芯片的输出信号并进行存储；所述自动测试模块，用于将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标，通过数据重组降低ADC数字管脚的需求数量，实现芯片制造成本的降低，集成了串联与并联相结合的ADC数据输出模式，在对芯片信号输出频率和ATE采样速率要求不高的前提下，同时降低了对芯片数字管脚的数量需求，降低了芯片制造成本。

在一种可能的实现方式中，所述待测芯片还包括时钟管脚、高低位表征管脚，以及与所述模数转换器连接的数字管脚。

在一种可能的实现方式中，所述自动测试模块包括数字信号采集子模块和存储子模块；

所述数字信号采集子模块，用于将所述数字管脚、所述时钟管脚以及所述高低位表征管脚的输出信号进行采集，并存储值所述存储子模块中。

在一种可能的实现方式中，所述自动测试模块包括任意波形发生器；

所述任意波形发生器，用于发送预设波形至所述模数转换器输入口。

在一种可能的实现方式中，所述测试系统还包括和所述任意波形发生器连接的数字信号处理模块；

所述数字信号处理模块，用于确定各个字节对应的数据。

在一种可能的实现方式中，所述数字信号采集子模块，用于采集目标个数的2倍字节拍数据；

所述数字信号处理模块，用于将所述2倍字节拍数据每两拍重组为1字节数据，基于所述时钟管脚、所述数字管脚和所述高低位表征管脚对应的所述输出信号，确定各个字节对应的数据；

所述数字信号处理模块，还用于基于所述各个字节对应的数据计算得到所述模数转换器的所述各项性能指标。

第二方面，本申请还提供一种模数转换器的测试方法，应用于第一方面任一所述的模数转换器的测试系统中，所述方法包括：

对待测芯片进行上电，配置所述待测芯片进入模数转换器工作模式；

驱动所述自动测试模块发送预设波形至所述待测芯片对应的模数转换器输入口；

在所述模数转换器处于工作状态后，将所述自动测试模块输入的模拟信号转换为数字信号并从所述待测芯片的数字管脚输出；

控制所述自动测试模块采样所述待测芯片的数字管脚的输出信号并进行存储；

控制所述自动测试模块将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标。

在一种可能的实现方式中，所述控制所述自动测试模块将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标，包括：

控制所述自动测试模块中的所述数字信号处理模块确定各个字节对应的数据；

控制所述任意波形发生器基于所述各个字节对应的数据计算得到所述模数转换器的所述各项性能指标。

在一种可能的实现方式中，所述控制所述自动测试模块中的所述数字信号处理模块确定各个字节对应的数据，包括：

控制所述数字信号采集子模块采集目标个数的2倍字节拍数据；

控制所述数字信号处理模块将所述2倍字节拍数据每两拍重组为1字节数据，基于所述时钟管脚、所述数字管脚和所述高低位表征管脚对应的所述输出信号，确定各个字节对应的数据。

第二方面提供的模数转换器的测试方法的有益效果与第一方面或第一方面任一可能的实现方式描述的模数转换器的测试系统的有益效果相同，此处不做赘述。

第三方面，本申请还提供一种电子设备，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得所述装置执行第二方面任一可能的实现方式描述的模数转换器的测试方法。

第三方面提供的电子设备的有益效果与第二方面或第二方面任一可能的实现方式描述的模数转换器的测试方法的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了本申请实施例提供的一种模数转换器的测试系统的结构示意图；

图2示出了本申请实施例提供的一种字节数据还原的示意图；

图3示出了本申请实施例提供的一种模数转换器的测试方法的流程示意图；

图4示出了本申请实施例提供的一种电子设备的硬件结构示意图；

图5为本申请实施例提供的芯片的结构示意图。

附图标记：

10-自动测试模块；20-待测芯片；201-模数转换器；202-时钟管脚；203-高低位表征管脚；204-数字管脚；103-任意波形发生器；101-数字信号采集子模块；102-存储子模块；400-电子设备；410-处理器；420-通信接口；430-存储器；440-通信线路；500-芯片；540-总线系统。

具体实施方式

为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。

图1示出了本申请实施例提供的一种模数转换器的测试系统的结构示意图，如图1所示，所述测试系统包括自动测试模块10和待测芯片20，所述待测芯片20包括模数转换器201；

所述自动测试模块10，用于对待测芯片20进行上电，配置所述待测芯片20进入模数转换器工作模式。

在本申请中，可以对待测芯片上电，配置待测芯片至模数转换器处于工作模式，数字电路将模数转换器输出每字节(Byte)数据拆分成两拍输出，其中时钟管脚(Clock Pin)下降沿数据有效，高低位表征管脚(Flag Pin)输出信号为高时，数字管脚(DPin)输出数据为高6bit。高低位表征管脚输出信号为低时，数字管脚输出数据为低6bit。

需要说明的是，实际使用中，可以根据需求把芯片配成clock下降沿有效，上升沿有效或者上升沿下降沿都有效(可以提高数据通信速率)，本申请实施例对此不作具体限定，可以根据实际应用场景做具体设置。

所述自动测试模块10，用于驱动所述自动测试模块10发送预设波形至所述模数转换器201输入口；

所述待测芯片20，用于在所述模数转换器201处于工作状态后，将所述自动测试模块10输入的模拟信号转换为数字信号并从所述待测芯片20的数字管脚输出；

所述自动测试模块10，用于采集所述待测芯片20的输出信号并进行存储；

所述自动测试模块10，用于将所述输出信号进行重组，确定所述待测芯片20对应的所述模数转换器201的各项性能指标。

综上所述，本申请实施例提供的模数转换器的测试系统，所述测试系统包括自动测试模块和待测芯片，所述待测芯片包括模数转换器；所述自动测试模块，用于对待测芯片进行上电，配置所述待测芯片进入模数转换器工作模式；所述自动测试模块，用于驱动所述自动测试模块发送预设波形至所述模数转换器输入口；所述待测芯片，用于在所述模数转换器处于工作状态后，将所述自动测试模块输入的模拟信号转换为数字信号并从所述待测芯片的数字管脚输出；所述自动测试模块，用于采集所述待测芯片的输出信号并进行存储；所述自动测试模块，用于将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标，通过数据重组降低ADC数字管脚的需求数量，实现芯片制造成本的降低，集成了串联与并联相结合的ADC数据输出模式，在对芯片信号输出频率和ATE采样速率要求不高的前提下，同时降低了对芯片数字管脚的数量需求，降低了芯片制造成本。

可选的，参见图1，所述待测芯片20还包括时钟管脚202、高低位表征管脚203，以及与所述模数转换器201连接的数字管脚204(DPin1，DPin2，DPin3，DPin4，DPin5，DPin6)。

在本申请中，可以对待测芯片上电，配置待测芯片至模数转换器处于工作模式，数字电路将模数转换器输出每字节(Byte)数据拆分成两拍输出，其中时钟管脚(Clock Pin)下降沿数据有效，高低位表征管脚(Flag Pin)输出信号为高时，数字管脚(DPin)输出数据为高6bit。高低位表征管脚输出信号为低时，数字管脚输出数据为低6bit。

可选的，参见图1，所述自动测试模块10包括任意波形发生器103；

所述任意波形发生器103，用于发送预设波形至所述模数转换器输入口。

具体的，可以驱动任意波形发生器使其发送自定义的模拟信号，也即是预设波形，通过测试电路板和测试插座后送至模数转换器(ADC)信号输入口。

所述待测芯片20，用于在所述模数转换器201处于工作状态后，将所述任意波形发生器103输入的模拟信号转换为离散数字信号并从所述待测芯片20的数字管脚输出。

可选的，预设波形可以是谐波、正弦波、直流电压信号或者其他任意波形，其取决于待测芯片的测试方案，本申请实施例对此不作具体限定，可以根据实际应用场景做具体设置。

可选的，参见图1，所述自动测试模块10包括数字信号采集子模块101和存储子模块102；

所述数字信号采集子模块101，用于将所述数字管脚204、所述时钟管脚202以及所述高低位表征管脚203的输出信号进行采集，并存储值所述存储子模块102中。

可选的，所述测试系统还包括和所述任意波形发生器连接的数字信号处理模块；

所述数字信号处理模块，用于确定各个字节对应的数据。

其中，数字信号处理模块可以是数字信号处理器(DSP)或者工作站(workstation)，本申请实施例对此不作具体限定，可以根据实际应用场景做具体设置。

需要说明的是，任意波形发生器和数字信号处理模块具体可以是通信连接，具体的，可以是通过程序驱动任意波形发生器发送波形，然后程序驱动DSSC采集待测芯片的数字信号，然后把采到的数字信号传回并用所述数字信号处理模块处理计算性能。

所述数字信号采集子模块，用于采集目标个数的2倍字节拍数据；

所述数字信号处理模块，用于将所述2倍字节拍数据每两拍重组为1字节数据，基于所述时钟管脚、所述数字管脚和所述高低位表征管脚对应的所述输出信号，确定各个字节对应的数据；

所述数字信号处理模块，还用于基于所述各个字节对应的数据计算得到所述模数转换器的所述各项性能指标。

具体的，ATE将采样的数字信号进行数据重组并计算出待测芯片的ADC各项性能指标。假设我们需要采集N byte数据分析ADC性能，则需要控制ATE数字信号采集子模块(DSSC)采集2N拍数据，将2N拍数据每两拍重组成1Byte数据，图2示出了本申请实施例提供的一种字节数据还原的示意图，如图2Byte0区域所示，在Clock Pin信号下降沿处D Pin信号最稳定，Flag Pin信号为高处，6根D Pin的data分别为Byte0的bit6到bit11，紧邻的下一个Flag Pin信号为低处，6根D Pin的data分别为Byte0的bit5到bit0，则Byte0＝Bit11*2^11+Bit10*2^10+Bit9*2^9+Bit8*2^8+Bit7*2^7+Bit6*2^6+Bit5*2^5+Bit4*2^4+Bit3*2^3+Bit2*2^2+Bit1*2^1+Bit0*2^0。同理，依次计算处Byte1，Byte2...Byte N-1。至此，N Byte数据还原结束，根据数据Byte0到ByteN-1计算得出ADC的各项性能指标。

综上所述，本申请实施例提供的模数转换器的测试系统，所述测试系统包括自动测试模块和待测芯片，所述待测芯片包括模数转换器；所述自动测试模块，用于对待测芯片进行上电，配置所述待测芯片进入模数转换器工作模式；所述自动测试模块，用于驱动所述自动测试模块发送预设波形至所述模数转换器输入口；所述待测芯片，用于在所述模数转换器处于工作状态后，将所述自动测试模块输入的模拟信号转换为数字信号并从所述待测芯片的数字管脚输出；所述自动测试模块，用于采集所述待测芯片的输出信号并进行存储；所述自动测试模块，用于将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标，通过数据重组降低ADC数字管脚的需求数量，实现芯片制造成本的降低，集成了串联与并联相结合的ADC数据输出模式，在对芯片信号输出频率和ATE采样速率要求不高的前提下，同时降低了对芯片数字管脚的数量需求，降低了芯片制造成本。

图3示出了本申请实施例提供的一种模数转换器的测试方法的流程示意图，应用于图1所述的模数转换器的测试系统中，如图3所示，所述方法包括：

步骤301：对待测芯片进行上电，配置所述待测芯片进入模数转换器工作模式。

步骤302：驱动所述自动测试模块发送预设波形至所述待测芯片对应的模数转换器输入口。

步骤303：在所述模数转换器处于工作状态后，将所述自动测试模块输入的模拟信号转换为数字信号并从所述待测芯片的数字管脚输出。

步骤304：控制所述自动测试模块采样所述待测芯片的数字管脚的输出信号并进行存储。

步骤305：控制所述自动测试模块将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标。

可选的，控制所述自动测试模块中的所述数字信号处理模块将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标。

具体的，可以控制所述数字信号采集子模块采集目标个数的2倍字节拍数据；控制所述数字信号处理模块将所述2倍字节拍数据每两拍重组为1字节数据，基于所述时钟管脚、所述数字管脚和所述高低位表征管脚对应的所述输出信号，确定各个字节对应的数据；控制所述数字信号处理模块基于所述各个字节对应的数据计算得到所述模数转换器的所述各项性能指标。

综上所述，本申请实施例提供的模数转换器的测试方法，对待测芯片进行上电，配置所述待测芯片进入模数转换器工作模式；驱动所述自动测试模块发送预设波形至所述待测芯片对应的模数转换器输入口；在所述模数转换器处于工作状态后，将所述自动测试模块输入的模拟信号转换为数字信号并从所述待测芯片的数字管脚输出；控制所述自动测试模块采样所述待测芯片的数字管脚的输出信号并进行存储；控制所述自动测试模块将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标，通过数据重组降低ADC数字管脚的需求数量，实现芯片制造成本的降低，集成了串联与并联相结合的ADC数据输出模式，在对芯片信号输出频率和ATE采样速率要求不高的前提下，同时降低了对芯片数字管脚的数量需求，降低了芯片制造成本。

本申请提供的一种模数转换器的测试方法，应用于如图1所示的模数转换器的测试系统中，为避免重复，这里不再赘述。

本申请实施例中的电子设备可以是装置，也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本或者个人数字助理(personaldigital assistant，PDA)等，非移动电子设备可以为服务器、网络附属存储器(NetworkATTached Storage，NAS)、个人计算机(personal computer，PC)、电视机(television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。

本申请实施例中的电子设备可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。

图4示出了本申请实施例提供的一种电子设备的硬件结构示意图。如图4所示，该电子设备400包括处理器410。

如图4所示，上述处理器410可以是一个通用中央处理器(central processingunit，CPU)，微处理器，专用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制本申请方案程序执行的集成电路。

如图4所示，上述电子设备400还可以包括通信线路440。通信线路440可包括一通路，在上述组件之间传送信息。

可选的，如图4所示，上述电子设备还可以包括通信接口420。通信接口420可以为一个或多个。通信接口420可使用任何收发器一类的装置，用于与其他设备或通信网络通信。

可选的，如图4所示，该电子设备还可以包括存储器430。存储器430用于存储执行本申请方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本申请实施例提供的方法。

如图4所示，存储器430可以是只读存储器(read-onlymemory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器430可以是独立存在，通过通信线路440与处理器410相连接。存储器430也可以和处理器410集成在一起。

可选的，本申请实施例中的计算机执行指令也可以称之为应用程序代码，本申请实施例对此不作具体限定。

在具体实现中，作为一种实施例，如图4所示，处理器410可以包括一个或多个CPU，如图4中的CPU0和CPU1。

在具体实现中，作为一种实施例，如图4所示，终端设备可以包括多个处理器，如图4中的处理器。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。

图5是本申请实施例提供的芯片的结构示意图。如图5所示，该芯片500包括一个或两个以上(包括两个)处理器410。

可选的，如图5所示，该芯片还包括通信接口420和存储器430，存储器430可以包括只读存储器和随机存取存储器，并向处理器提供操作指令和数据。存储器的一部分还可以包括非易失性随机存取存储器(non-volatile random access memory，NVRAM)。

在一些实施方式中，如图5所示，存储器430存储了如下的元素，执行模块或者数据结构，或者他们的子集，或者他们的扩展集。

在本申请实施例中，如图5所示，通过调用存储器存储的操作指令(该操作指令可存储在操作系统中)，执行相应的操作。

如图5所示，处理器410控制终端设备中任一个的处理操作，处理器410还可以称为中央处理单元(central processing unit，CPU)。

如图5所示，存储器430可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器430的一部分还可以包括NVRAM。例如应用中存储器、通信接口以及存储器通过总线系统耦合在一起，其中总线系统除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图5中将各种总线都标为总线系统540。

如图5所示，上述本申请实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing，DSP)、ASIC、现场可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

一方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，实现上述实施例中由终端设备执行的功能。

一方面，提供一种芯片，该芯片应用于终端设备中，芯片包括至少一个处理器和通信接口，通信接口和至少一个处理器耦合，处理器用于运行指令，以实现上述实施例中由模数转换器的测试方法执行的功能。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，DVD)；还可以是半导体介质，例如，固态硬盘(solid state drive，SSD)。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包括这些改动和变型在内。

Claims (10)

1.一种模数转换器的测试系统，其特征在于，所述测试系统包括自动测试模块和待测芯片，所述待测芯片包括模数转换器；

所述自动测试模块，用于对待测芯片进行上电，配置所述待测芯片进入模数转换器工作模式；

所述自动测试模块，用于驱动所述自动测试模块发送预设波形至所述模数转换器输入口；

所述待测芯片，用于在所述模数转换器处于工作状态后，将所述自动测试模块输入的模拟信号转换为数字信号并从所述待测芯片的数字管脚输出；

所述自动测试模块，用于采集所述待测芯片的输出信号并进行存储；

所述自动测试模块，用于将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标。

2.根据权利要求1所述的测试系统，其特征在于，所述待测芯片还包括时钟管脚、高低位表征管脚，以及与所述模数转换器连接的数字管脚。

3.根据权利要求2所述的测试系统，其特征在于，所述自动测试模块包括数字信号采集子模块和存储子模块；

所述数字信号采集子模块，用于将所述数字管脚、所述时钟管脚以及所述高低位表征管脚的输出信号进行采集，并存储值所述存储子模块中。

4.根据权利要求1所述的测试系统，其特征在于，所述自动测试模块包括任意波形发生器；

所述任意波形发生器，用于发送预设波形至所述模数转换器输入口。

5.根据权利要求4所述的测试系统，其特征在于，所述测试系统还包括和所述任意波形发生器连接的数字信号处理模块；

所述数字信号处理模块，用于确定各个字节对应的数据。

6.根据权利要求5所述的测试系统，其特征在于，所述数字信号采集子模块，用于采集目标个数的2倍字节拍数据；

所述数字信号处理模块，用于将所述2倍字节拍数据每两拍重组为1字节数据，基于所述时钟管脚、所述数字管脚和所述高低位表征管脚对应的所述输出信号，确定各个字节对应的数据；

所述数字信号处理模块，还用于基于所述各个字节对应的数据计算得到所述模数转换器的所述各项性能指标。

7.一种模数转换器的测试方法，其特征在于，应用于权利要求1-6任一所述的模数转换器的测试系统中，所述方法包括：

对待测芯片进行上电，配置所述待测芯片进入模数转换器工作模式；

驱动所述自动测试模块发送预设波形至所述待测芯片对应的模数转换器输入口；

在所述模数转换器处于工作状态后，将所述自动测试模块输入的模拟信号转换为数字信号并从所述待测芯片的数字管脚输出；

控制所述自动测试模块采样所述待测芯片的数字管脚的输出信号并进行存储；

控制所述自动测试模块将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标。

8.根据权利要求7所述的测试方法，其特征在于，所述控制所述自动测试模块将所述输出信号进行重组，确定所述待测芯片对应的所述模数转换器的各项性能指标，包括：

控制所述自动测试模块中的所述数字信号处理模块确定各个字节对应的数据；

控制所述数字信号处理模块基于所述各个字节对应的数据计算得到所述模数转换器的所述各项性能指标。

9.根据权利要求8所述的测试方法，其特征在于，所述控制所述自动测试模块中的所述数字信号处理模块确定各个字节对应的数据，包括：

控制所述数字信号采集子模块采集目标个数的2倍字节拍数据；

控制所述数字信号处理模块将所述2倍字节拍数据每两拍重组为1字节数据，基于所述时钟管脚、所述数字管脚和所述高低位表征管脚对应的所述输出信号，确定各个字节对应的数据。

10.一种电子设备，其特征在于，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得执行权利要求7至9任一所述的模数转换器的测试方法。