CN117728352A - 一种电流调节式欠压保护电路 - Google Patents
一种电流调节式欠压保护电路 Download PDFInfo
- Publication number
- CN117728352A CN117728352A CN202311654706.5A CN202311654706A CN117728352A CN 117728352 A CN117728352 A CN 117728352A CN 202311654706 A CN202311654706 A CN 202311654706A CN 117728352 A CN117728352 A CN 117728352A
- Authority
- CN
- China
- Prior art keywords
- resistor
- type mos
- mos tube
- voltage
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
本发明公开一种电流调节式欠压保护电路,属于集成电路领域,包括电阻分压网络、加法器、比较器及电流镜网络。所述电阻分压网络通过电源电压在电阻串上得到分压Vuvlo,然后输入至比较器的正相输入端;加法器通过控制信号mux的高低状态实现是否将V1或V2与b相叠加,输出信号Vref为欠压的参考信号,并输入至比较器的反相输入端;比较器实现将正相输入信号分压Vuvlo与反相Vref相比较,输出信号为OUT控制芯片是否关断,或者电流镜网络支路电流的开通;电流镜网络实现电压V1或电压V2的输出,进而控制保护点和欠压保护点。本发明的电路结构简单,具有迟滞功能,防止芯片重复关断,可实现保护电路系统,提高电路稳定性,保证其稳定工作。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种电流调节式欠压保护电路。
背景技术
电力系统及芯片中必不可少的构成单元是欠压保护电路,可以保证电源供电的可靠性。当电源电压受到噪声干扰,或者电源供电系统因操作失误,电力系统及芯片中的器件极易受到损坏,导致电力系统及芯片功能受损。为了保证芯片的供电电压的可靠性和稳定性,因此,设计出一种检测供电电压是否欠压的电路显得十分重要。
发明内容
本发明的目的在于提供一种电流调节式欠压保护电路,以解决背景技术中的问题。
为解决上述技术问题,本发明提供了一种电流调节式欠压保护电路,包括电阻分压网络、加法器、比较器及电流镜网络;
所述电阻分压网络包括电源电压和电阻串,通过在电阻串上分压得到电压Vuvlo,用于与参考电压进行比较;
所述加法器实现电压的叠加,并输出参考电压Vref,进而定义保护电路趋正阈值及趋负阈值;
所述比较器实现电压Vuvlo和参考电压Vref的比较,实现对整体电路的控制;
所述电流镜网络以电流镜的形式,不同的电流流经电阻,进而经过加法器,输出欠压保护电路的参考电压Vref。
在一种实施方式中,所述电阻分压网络包括电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8;电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8依次首尾相接,且电阻R3的首端接电源电压VDD,电阻R8的尾端接地;电阻R6、R7和R8在电阻串上分得的电压信号为Vuvlo。
在一种实施方式中,所述加法器的一端输入为信号V1、V2,另一端输入为常数b,所述加法器还受控制信号mux控制,所述加法器的输出信号为参考电压Vref,实现两个趋正阈值和两个趋负阈值,实现四种迟滞大小。
在一种实施方式中,所述比较器的正相输入端接电阻分压网络的分压Vuvlo,负相输入端接加法器输出的参考电压Vref,比较器的输出信号为OUT,OUT信号输入所述电流镜网络。
在一种实施方式中,所述电流镜网络包括第一P型MOS管PM1、第二P型MOS管PM2、第三P型MOS管PM3、第一N型MOS管NM1、第二N型MOS管NM2、反相器INV、电阻R11和电阻R12、电阻R21和电阻R22;其中,第一P型MOS管PM1的源端连接电源电压VDD,第一P型MOS管PM1的栅端同时连接第二P型MOS管PM2的栅端和第三P型MOS管PM3的栅端,第一P型MOS管PM1的漏端连接偏置电流Ibias;
第二P型MOS管PM2的源端连接电源电压VDD,第二P型MOS管PM2的栅端同时连接第一P型MOS管PM2的栅端和第三P型MOS管PM3的栅端,第二P型MOS管PM2的漏端连接第一N型MOS管NM1的漏端;
第三P型MOS管PM3栅端同时连接第一P型MOS管PM1的栅端和第二P型MOS管PM2的栅端,第三P型MOS管PM3的源端连接电源电压VDD,第三P型MOS管PM3的漏端连接第二N型MOS管NM2的漏端;
第一N型MOS管NM1的栅极连接反相器INV的输出信号,第一N型MOS管NM1的漏端连接第二P型MOS管PM2的漏端,第一N型MOS管NM1源端接电阻R11的第一端;
第二N型MOS管NM2的栅端连接反相器INV的输入信号,第二N型MOS管NM2的漏端连接第三P型MOS管PM3的漏端,第二N型MOS管NM2源端接电阻R21的第一端;
反相器INV的输入信号连接比较器COMP的输出信号OUT,反相器INV的输出信号连接第一N型MOS管NM1的栅端;
电阻R11的第一端连接第一N型MOS管NM1的源端,电阻R11的第二端连接电阻R12的第一端,电阻R12的第二端与公共地相连,并此支路上在电阻R12分得的电压为V1;电阻R21的第一端连接第二N型MOS管NM2的源端,电阻R21的第二端连接电阻R22的第一端,电阻R22的第二端与公共地相连,并此支路上电阻R22分得的电压为V2。
本发明提供的一种电流调节式欠压保护电路,包括电阻分压网络、加法器、比较器及电流镜网络。所述电阻分压网络通过电源电压在电阻串上得到分压Vuvlo,然后输入至比较器的正相输入端;加法器通过控制信号mux的高低状态实现是否将V1或V2与b相叠加,输出信号Vref为欠压的参考信号,并输入至比较器的反相输入端;比较器实现将正相输入信号分压Vuvlo与反相Vref相比较,输出信号为OUT控制芯片是否关断,或者电流镜网络支路电流的开通;电流镜网络实现电压V1或电压V2的输出,进而控制保护点和欠压保护点。本发明的电路结构简单,具有可控制性强、实现性强的特点,可实现保护和欠压保护功能。
附图说明
图1是本发明提供的一种电流调节式欠压保护电路结构示意图。
图2是mux信号一直为高电平时,趋正阈值点和趋负阈值点及比较器的翻转示意图。
图3是mux信号一开始为高电平时,等到比较器输出翻转后,mux信号变为低电平的趋正阈值点和趋负阈值点及比较器的翻转示意图。
图4是mux信号一开始为低电平时,等到比较器输出翻转后,mux信号变为高电平的趋正阈值点和趋负阈值点及比较器的翻转示意图。
图5是mux信号一直为低电平时,趋正阈值点和趋负阈值点及比较器的翻转示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种电流调节式欠压保护电路作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种电流调节式欠压保护电路,其结构如图1所示,包括电阻分压网络1、加法器Adders、比较器COMP及电流镜网络2。所述电阻分压网络1通过电源电压VDD在电阻串上得到分压Vuvlo,然后输入至比较器COMP的正相输入端;加法器Adders通过控制信号mux的高低状态实现是否将加法器Adders的输入信号V1或V2与b相叠加,加法器Adders的输出信号Vref为欠压的参考信号,并输入至比较器COMP的反相输入端;比较器COMP实现将正相输入信号分压Vuvlo与反相输入信号Vref相比较,输出信号为OUT控制芯片是否关断,或者电流镜网络2中支路电流的开通;电流镜网络2实现电压V1或电压V2的输出,进而控制欠压保护点。
如图1所示,所述电阻分压网络1包括电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8;电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8依次首尾相接,且电阻R3的首端接电源电压VDD,电阻R8的尾端接地;电阻R6、R7和R8在电阻串上分得的电压信号为Vuvlo。
所述加法器Adders的一端输入为V1、V2,另一端输入为常数b(常数b可根据实际需要取值),其中还有控制信号mux,加法器Adders的输出信号为Vref,可实现两个趋正阈值和两个趋负阈值,实现四种迟滞大小。
所述比较器COMP的正相输入端接电阻分压网络的分压Vuvlo,负相输入端接加法器Adders的输出信号Vref,比较器COMP的输出信号为OUT,OUT信号输入电流镜网络2。
所述电流镜网络2包括第一P型MOS管PM1、第二P型MOS管PM2、第三P型MOS管PM3、第一N型MOS管NM1、第二N型MOS管NM2、反相器INV、电阻R11和电阻R12、电阻R21和电阻R22。其中,第一P型MOS管PM1的源端连接电源电压VDD,第一P型MOS管PM1的栅端同时连接第二P型MOS管PM2的栅端和第三P型MOS管PM3的栅端,第一P型MOS管PM1的漏端连接偏置电流Ibias;
第二P型MOS管PM2的源端连接电源电压VDD,第二P型MOS管PM2的栅端同时连接第一P型MOS管PM1的栅端和第三P型MOS管PM3的栅端,第二P型MOS管PM2的漏端连接第一N型MOS管NM1的漏端;
第三P型MOS管PM3栅端同时连接第一P型MOS管PM1的栅端和第二P型MOS管PM2的栅端,第三P型MOS管PM3的源端连接电源电压VDD,第三P型MOS管PM3的漏端连接第二N型MOS管NM2的漏端;
第一N型MOS管NM1的栅极连接反相器INV的输出信号,第一N型MOS管NM1的漏端连接第二P型MOS管PM2的漏端,第一N型MOS管NM1源端接电阻R11的第一端;
第二N型MOS管NM2的栅端连接反相器INV的输入信号,第二N型MOS管NM2的漏端连接第三P型MOS管PM3的漏端,第二N型MOS管NM2源端接电阻R21的第一端;
反相器INV的输入信号连接比较器COMP的输出信号OUT,反相器INV的输出信号连接第一N型MOS管NM1的栅端。
电阻R11的第一端连接第一N型MOS管NM1的源端,电阻R11的第二端连接电阻R12的第一端,电阻R12的第二端与公共地相连,并此支路上在电阻R12分得的电压为V1;电阻R21的第一端连接第二N型MOS管NM2的源端,电阻R21的第二端连接电阻R22的第一端,电阻R22的第二端与公共地相连,并此支路上电阻R22分得的电压为V2。
本发明的详细工作过程如下所述:
电阻分压网络在电源电压VDD的作用下产生分压Vuvlo,上电过程中,VDD由0开始逐渐增大到额定电压,增大的过程中,一开始,分压Vuvlo相对比较器的参考电压Vref来说比较低,故比较器输出电压OUT为低电平。因为输出电压OUT连接反相器,且反相器的输出连接至第一N型MOS管NM1的栅端,故电流镜网络中第一N型MOS管NM1导通,电源电压在支路第二P型MOS管PM2、第一N型MOS管NM1、电阻R11与电阻R12和公共地之间导通,且电阻R12在此支路上的分压为V1。
V1是电流镜网络中分压,若电流镜网络2中第一P型MOS管PM1、第二P型MOS管PM2、第三P型MOS管PM3的比例之比为J:K:M=5:5:4,若Ibias=1A,则流经第二P型MOS管PM2、第一N型MOS管NM1、电阻R11和电阻R12上的电流为1A;流经第三P型MOS管PM3、第二N型MOS管NM2、电阻R21和电阻R22上的电流为0.8A。
电压V1和电压V2为电流镜网络2中的两个分压。
电压V1输入至加法器的输入端,若加法器的mux信号状态为高电平,则加法器输出信号为Vref=V1+b=1*R12+b,式中b为常数可根据需要设置;若加法器的mux信号状态为低电平,则加法器输出信号为Vref=V1=R12。
电源电压VDD继续增大,直至分压电阻网络1的输出电压Vuvlo>Vref,此时的Vref是通路为第二P型MOS管PM2、第一N型MOS管NM1、电阻R11和电阻R12中电阻R12的电压。因为比较器COMP的输出电压OUT为高电平,第一N型MOS管NM1关闭,第二N型MOS管NM2导通。电源电压在支路第三P型MOS管PM3、第二N型MOS管NM2、电阻R21与电阻R22和公共地之间导通,且电阻R22在此支路上的分压为V2。
电压V2输入至加法器的输入端,若加法器的mux信号状态为高电平,则加法器输出信号为Vref=V2+b=0.8*R22+b,式中b为常数可根据需要设置;若加法器的mux信号状态为低电平,则加法器输出信号为Vref=V2=0.8*R22。
比较器COMP输出电压OUT由低电平翻转到高电平后,电压V2一直输入到加法器输入端,电源电压VDD增大到额定电压的过程中,比较器COMP输出电压OUT一直为高电平。直至电源电压VDD慢慢降低至Vref,此时的Vref为Vref=V2+b=0.8*R22+b或Vref=V2=0.8*R22,比较器COMP的输出电压OUT为低电平。
根据上述描述,若电流镜网络中第一P型MOS管PM1、第二P型MOS管PM2、第三P型MOS管PM3的比例之比为J:K:M=5:5:4,若Ibias=1A,可得到该电流调节式多阈值的欠压保护电路趋正阈值为1*R12+b或R12,趋负阈值为0.8*R22+b或0.8*R22。
调节加法器中mux的高低状态,则可得到四种不同的趋正阈值和趋负阈值:
例如:趋正阈值为1*R12+b(mux为高电平),趋负阈值为0.8*R22+b(mux为高电平),阈值为1*R12-0.8*R22;趋正阈值为1*R12+b(mux为高电平),趋负阈值为0.8*R22(mux为低电平),阈值为R12+b-0.8*R22;趋正阈值为R12(mux为低电平),趋负阈值为0.8*R22+b(mux为高电平),阈值为R12-(0.8*R22+b);趋正阈值为R12(mux为低电平),趋负阈值为0.8*R22(mux为低电平),阈值为R12-0.8*R22。
如图2所示为加法器中mux信号一直为高电平时,趋正阈值点和趋负阈值点及比较器COMP的翻转示意图;如图3所示为加法器中mux信号一开始为高电平时,等到比较器COMP输出翻转后,mux信号变为低电平的趋正阈值点和趋负阈值点及比较器COMP的翻转示意图;如图4所示为加法器中mux信号一开始为低电平时,等到比较器COMP输出翻转后,mux信号变为高电平的趋正阈值点和趋负阈值点及比较器COMP的翻转示意图;如图5所示为加法器中mux信号一直为低电平时,趋正阈值点和趋负阈值点及比较器COMP的翻转示意图。
由上分析可得,加法器中mux信号取不同信号,调节电流为一定值时,例如电流镜PM1、PM2和PM3的比例为5:5:4,其电流调节式多阈值欠压保护电路共有四种阈值,分别为1*R12-0.8*R22、R12+b-0.8*R22、R12-(0.8*R22+b)和R12-0.8*R22。可根据自己实际需要确定电阻R12、R22、常数b的值,因此该阈值可根据实际需要变化出多种阈值大小。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (5)
1.一种电流调节式欠压保护电路,其特征在于,包括电阻分压网络、加法器、比较器及电流镜网络;
所述电阻分压网络包括电源电压和电阻串,通过在电阻串上分压得到电压Vuvlo,用于与参考电压Vref进行比较;
所述加法器实现电压的叠加,并输出参考电压Vref,进而定义保护电路趋正阈值及趋负阈值;
所述比较器实现电压Vuvlo和参考电压Vref的比较,实现对整体电路的控制;
所述电流镜网络以电流镜的形式,不同的电流流经电阻,进而经过加法器,输出欠压保护电路的参考电压Vref。
2.如权利要求1所述的电流调节式欠压保护电路,其特征在于,所述电阻分压网络包括电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8;电阻R3、电阻R4、电阻R5、电阻R6、电阻R7和电阻R8依次首尾相接,且电阻R3的首端接电源电压VDD,电阻R8的尾端接地;电阻R6、R7和R8在电阻串上分得的电压信号为Vuvlo。
3.如权利要求2所述的电流调节式欠压保护电路,其特征在于,所述加法器的一端输入为信号V1、V2,另一端输入为常数b,所述加法器还受控制信号mux控制,所述加法器的输出信号为参考电压Vref,实现两个趋正阈值和两个趋负阈值,实现四种迟滞大小。
4.如权利要求3所述的电流调节式欠压保护电路,其特征在于,所述比较器的正相输入端接电阻分压网络的分压Vuvlo,负相输入端接加法器输出的参考电压Vref,比较器的输出信号为OUT,OUT信号输入所述电流镜网络。
5.如权利要求4所述的电流调节式欠压保护电路,其特征在于,所述电流镜网络包括第一P型MOS管PM1、第二P型MOS管PM2、第三P型MOS管PM3、第一N型MOS管NM1、第二N型MOS管NM2、反相器INV、电阻R11和电阻R12、电阻R21和电阻R22;其中,第一P型MOS管PM1的源端连接电源电压VDD,第一P型MOS管PM1的栅端同时连接第二P型MOS管PM2的栅端和第三P型MOS管PM3的栅端,第一P型MOS管PM1的漏端连接偏置电流Ibias;
第二P型MOS管PM2的源端连接电源电压VDD,第二P型MOS管PM2的栅端同时连接第一P型MOS管PM2的栅端和第三P型MOS管PM3的栅端,第二P型MOS管PM2的漏端连接第一N型MOS管NM1的漏端;
第三P型MOS管PM3栅端同时连接第一P型MOS管PM1的栅端和第二P型MOS管PM2的栅端,第三P型MOS管PM3的源端连接电源电压VDD,第三P型MOS管PM3的漏端连接第二N型MOS管NM2的漏端;
第一N型MOS管NM1的栅极连接反相器INV的输出信号,第一N型MOS管NM1的漏端连接第二P型MOS管PM2的漏端,第一N型MOS管NM1源端接电阻R11的第一端;
第二N型MOS管NM2的栅端连接反相器INV的输入信号,第二N型MOS管NM2的漏端连接第三P型MOS管PM3的漏端,第二N型MOS管NM2源端接电阻R21的第一端;
反相器INV的输入信号连接比较器COMP的输出信号OUT,反相器INV的输出信号连接第一N型MOS管NM1的栅端;
电阻R11的第一端连接第一N型MOS管NM1的源端,电阻R11的第二端连接电阻R12的第一端,电阻R12的第二端与公共地相连,并此支路上在电阻R12分得的电压为V1;电阻R21的第一端连接第二N型MOS管NM2的源端,电阻R21的第二端连接电阻R22的第一端,电阻R22的第二端与公共地相连,并此支路上电阻R22分得的电压为V2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311654706.5A CN117728352A (zh) | 2023-12-05 | 2023-12-05 | 一种电流调节式欠压保护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311654706.5A CN117728352A (zh) | 2023-12-05 | 2023-12-05 | 一种电流调节式欠压保护电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117728352A true CN117728352A (zh) | 2024-03-19 |
Family
ID=90202720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311654706.5A Pending CN117728352A (zh) | 2023-12-05 | 2023-12-05 | 一种电流调节式欠压保护电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117728352A (zh) |
-
2023
- 2023-12-05 CN CN202311654706.5A patent/CN117728352A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101357969B1 (ko) | 전류 제한 검출기를 이용한 전류 제한 제어 | |
EP2082244B1 (en) | Current limit detector | |
KR101365309B1 (ko) | 다수의 전류 제한들의 검출을 위한 시스템 및 방법 | |
WO2021128199A1 (zh) | 调整器和芯片 | |
US20150061622A1 (en) | Method and Apparatus for Limiting Startup Inrush Current for Low Dropout Regulator | |
JP2017505898A (ja) | 小電流測定精度を高くするためのfetセグメント制御を使用したバッテリ残量ゲージ | |
CN117783643A (zh) | 一种负载电流检测系统 | |
JP4124768B2 (ja) | 定電圧電源回路 | |
CN117040510A (zh) | 电源上下电检测复位电路、芯片和电子设备 | |
CN110007127B (zh) | 一种电压检测电路 | |
CN117728352A (zh) | 一种电流调节式欠压保护电路 | |
JP2009123172A (ja) | 定電圧回路 | |
CN112445266B (zh) | 一种充电截止电流的调节电路和调节方法 | |
CN107992144A (zh) | 带隙基准源的启动电路 | |
TWI722900B (zh) | 電源開關之控制電路 | |
CN109959817B (zh) | 一种可应用于低电压环境的欠压检测电路 | |
CN114156852A (zh) | 一种ldo线性稳压器的浪涌电流控制电路 | |
TW202201161A (zh) | 恆定功率控制電路 | |
CN113708745B (zh) | 迟滞窗口精确可调的差分输入迟滞比较器及工作方法 | |
CN118367904B (zh) | 一种低静态功耗的适用高低压的开关使能电路 | |
CN219394411U (zh) | 一种光器件的过流动态保护电路 | |
CN115826661A (zh) | 一种基于快速响应负载变化的低压差线性稳压器 | |
CN118057731A (zh) | 阻抗追踪电路及振荡电路 | |
CN115800706A (zh) | 一种应用于超低功耗ldo的折回电流保护电路 | |
CN115296522A (zh) | 软启动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |