CN117727693A - 半导体芯片和生产包括该半导体芯片的半导体封装的方法 - Google Patents

半导体芯片和生产包括该半导体芯片的半导体封装的方法 Download PDF

Info

Publication number
CN117727693A
CN117727693A CN202311205602.6A CN202311205602A CN117727693A CN 117727693 A CN117727693 A CN 117727693A CN 202311205602 A CN202311205602 A CN 202311205602A CN 117727693 A CN117727693 A CN 117727693A
Authority
CN
China
Prior art keywords
die
optional
dicing
semiconductor chip
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311205602.6A
Other languages
English (en)
Inventor
李景洙
许峻豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117727693A publication Critical patent/CN117727693A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种半导体芯片和制造包括该半导体芯片的半导体封装的方法。该半导体芯片包括包含有源层的前端制程(FEOL)，包括包含导线的多个金属层的后端制程(BEOL)，可选的划切线，沿着该可选的划切线可选地执行划切，以及隔离块，被配置为当导线通过沿着可选的划切线被划切而不连续时处理不连续导线的信号；以及芯片裸晶，在该芯片裸晶上不在通过可选的划切线切割的横截面周围形成有源层。因此，可以提高半导体芯片的生产成品率，并且可以降低其生产成本。

Description

半导体芯片和生产包括该半导体芯片的半导体封装的方法
相关申请的交叉引用
本申请基于2022年9月19日在韩国知识产权局提交的第10-2022-0118150号韩国专利申请，并要求其优先权，其公开内容通过引用整体并入本文。
技术领域
本发明构思涉及半导体芯片，并且更具体地，涉及包括可选的划切(dicing)线的半导体芯片，以及用于生产包括该半导体芯片的半导体封装的方法。
背景技术
由于工艺小型化和/或晶圆价格增加，半导体芯片的生产成本不断增加。尽管提高半导体芯片性能的晶体管的集成度增加，但是工艺小型化的速率降低，并且半导体芯片的尺寸相对增加。随着半导体芯片面积的增加，半导体芯片的工艺成品率降低，这可能使得保持或提高半导体芯片的工艺成品率变得越来越困难。
发明内容
本发明构思提供了对半导体芯片的生产成本的降低以及对半导体芯片的成品率的提高。
附加方面将部分地在以下描述中阐述，并且部分地将从描述中清晰，或者可以通过对所呈现的示例实施例的实践了解。
根据本发明构思的一方面，提供了一种半导体芯片，包括包含有源层的前端制程(FEOL)，包括包含导线(wire)的多个金属层的后端制程(BEOL)，可选的划切线，沿着该划切线可选地执行划切，以及隔离块，被配置为当导线通过沿着可选的划切线被划切而不连续时，处理不连续导线的信号，其中，半导体芯片包括芯片裸晶(die)，在该芯片裸晶上，有源层不是在通过沿着可选的划切线切割而获得的横截面周围形成的。
根据本发明构思的另一方面，提供了一种半导体芯片，包括有源层，包括导线的半导体布线层，可选的划切线，沿着该划切线可选地执行划切；以及隔离块，被配置为当导线通过沿着可选的划切线被划切而不连续时，处理不连续导线的信号，其中，半导体芯片包括芯片裸晶，在该芯片裸晶上，有源层不是在可选的划切线的横截面周围形成的。
根据本发明构思的另一方面，提供了一种生产半导体封装的方法，该方法包括通过测试包括可选的划切线的裸晶来识别第一已知良好裸晶(KGD)，沿着该可选的划切线可选地执行划切，选择测试的裸晶中的至少一些进行划切，通过沿着可选的划切线划切选择的裸晶来生产分离的裸晶，通过测试分离的裸晶来识别第二KGD，以及封装第二KGD或第一KGD中的至少一些中的每一个。
附图说明
从以下结合附图的详细描述，将更清楚地理解示例实施例，其中：
图1是示出了根据示例实施例的半导体芯片的视图；
图2是示出了根据示例实施例的半导体芯片的视图；
图3是根据示例实施例的半导体芯片的横截面图；
图4是示出了根据示例实施例的沿着可选的划切线划切裸晶并且单独封装通过划切获得的裸晶的侧视图；
图5是示出了根据示例实施例的裸晶被封装而没有沿着可选的划切线被划切的侧视图；
图6是示出了根据示例实施例的当在芯片裸晶上存在一个可选的划切线时可以生产的裸晶类型的概念图；
图7是示出了根据示例实施例的通过测试被识别为KGD或已知坏裸晶(KBD)的晶圆上的多个裸晶被可选的划切线划切的情况的概念图；
图8是示出了根据示例实施例通过测试从被识别为KGD或KBD的晶圆上的多个裸晶中选择KBD，并且通过可选的划切线划切KBD的情况的概念图；
图9是示出了根据示例实施例的在裸晶上形成两个可选的划切线的情况的概念图；以及
图10是根据示例实施例的制造包括半导体芯片的半导体封装的方法的流程图。
具体实施方式
在下文中，将参考附图对本发明构思的示例实施例进行更全面的描述。在附图中，相同的附图标记可以指代相同的元素，并且相同元素的重复描述将被省略。
图1是示出了根据示例实施例的半导体芯片的视图。图2是示出了根据示例实施例的半导体芯片的视图。
参考图1和图2，半导体芯片可以包括芯片裸晶1，并且芯片裸晶1可以具有矩形形状。可以在芯片裸晶1上提供各种类型的核和块。各种类型的核可以包括中央处理单元(CPU)核、图形处理单元(GPU)核和神经处理单元(NPU)核。块可以包括存储器块。
在一个芯片裸晶1内，各种类型的核心可以被配置为通过总线160连接在一起，总线160是数据作为电信号传输通过的路径。可替代地，各种类型的核可以通过总线160接收电力。
存储器块171可以实现为易失性存储器。易失性存储器可以包括动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、rambus(兰巴斯)DRAM(RDRAM)和静态随机存取存储器(SRAM)中的至少一种，但是本发明构思的示例实施例不限于此。可以在芯片裸晶1上提供可选的划切线120(划切可能发生的线)。芯片裸晶1可以沿着可选的划切线120被划切。可选的划切线120可以被定位成在能够具有矩形形状的芯片裸晶1的短长度方向上被划切。划切可以是激光划切，但是本发明构思的示例实施例不限于此。
当沿一个可选的划切线120划切芯片裸晶1时，芯片裸晶1可以划分为两个芯片。两个芯片(裸晶A和裸晶B)可以包括不同的半导体设备。即使当两个芯片彼此分离时，每个芯片也可以被配置为具有独特的功能。根据示例实施例，芯片裸晶1可以包括一个存储器块171、五个CPU核172、两个NPU核173和六个GPU核174。在可选的划切线120的基础上，裸晶A可以包括一个存储器块171、三个CPU核172、一个NPU核173和三个GPU核174。在可选的划切线120的基础上，裸晶B可以包括两个CPU核172、一个NPU核173和三个GPU核174。因此，当芯片裸晶1被划切并划分成裸晶A和裸晶B时，可以生产具有不同性能的半导体芯片。当不沿着可选的划切线120执行划切时，裸晶AB可以包括一个存储器块171、五个CPU核172、两个NPU核173和六个GPU核174。因此，当不在可选的划切线120上执行划切时，可以生产具有最大数量的核或块的芯片。当沿着可选的划切线120执行划切时，可以获得裸晶，并且每个裸晶的性能可以不同于没有承受划切的裸晶的性能。
即使未沿着可选的划切线120执行划切，芯片裸晶1也可以被配置作为单个芯片操作。为了使芯片裸晶1作为单个芯片操作，裸晶A和裸晶B可以通过裸晶间连接导线140彼此电连接。裸晶间连接导线140可以延伸跨过可选的划切线120。因此，当沿着可选的划切线120划切一般芯片裸晶时，裸晶间连接导线140可能由于划切而不连续。当电连接导线由于划切而不连续时，划切横截面可能由于划切而损坏。由于断开，在多个电连接的半导体设备之间发送和接收的电信号可能浮动或短路。当流动通过导线的电信号浮动或短路时，每个裸晶可能不正确运行，在操作期间可能发生错误，内部布线和核可能被损坏，或者裸晶可能变得不可操作。
因此，为了解决这个问题，根据示例实施例的芯片裸晶1可以包括隔离块100，以减少或防止通过划切而划分的芯片缺陷、损坏、故障等。
例如，隔离块100被配置为减少或防止由流动通过裸晶间连接导线140的电信号引起的上述问题。当芯片裸晶1没有沿着可选的划切线120被划切时，隔离块100可以被设置为非活动状态。换句话说，隔离块100可以默认具有非活动状态。当芯片裸晶1沿着可选的划切线120被划切时，隔离块100可以被设置为活动状态。将隔离块100设置为活动可以是由于外部信号或者由于嵌入芯片裸晶1中的结构。根据示例实施例，芯片裸晶1可以包括一次性可编程(OTP)存储器110。隔离块100可以被配置为由于OTP存储器110而被激活。隔离块100可以是包括在芯片裸晶1中的电路。
OTP存储器是用于不能被再写入并且仅允许在一次编程操作后读取的存储器的一般术语。对OTP存储器的读取操作的数量不受限制。在浮栅存储单元中存储二进制信息的电可擦除可编程只读存储器(EEPROM)、已经删除程序功能的闪存以及已经移除外部窗口的电可编程ROM(EPROM)可以用作OTP存储器。OTP存储器可以是熔丝类型的。熔丝类型是最常用作OTP存储器的类型。
熔丝类型是指根据熔丝是否已经熔断来确定二进制信息的类型。当非易失性存储器嵌入在电源管理集成电路(PMIC)中时，可以在嵌入EEPROM或闪存时增加单独的生产过程。电熔丝类型或反熔丝类型不需要另外的过程，因此电熔丝类型或反熔丝类型的OTP存储器被广泛使用。
反熔丝类型是通过向晶体管栅极氧化层施加大于或等于击穿电压的电压使氧化层短路，从而进行熔断的类型。电熔丝类型存储器可以包括电熔丝、读取晶体管和编程晶体管。当特定电压通过选择线施加到电熔丝并且编程晶体管导通时，快速电流可以在熔丝的两端流动。读出放大器可以读取由于快速电流而被破坏的电流路径所生成的电压。因此，电熔丝类型存储器可以作为OTP存储器操作。
可以沿着可选的划切线120划切裸晶，因此裸晶间连接导线140可以是不连续的。当电源由于断开而连接到通过划切获得的裸晶(裸晶A和裸晶B)时，OTP存储器110可以被配置为通过分别由第一和第二裸晶间连接导线140a和140b生成的电信号来操作。可替代地，可以配置分离的电路，使得OTP存储器由于不连续的裸晶间连接导线140a和140b而操作。操作OTP存储器不限于此。
当OTP存储器110操作时，隔离块100可以被激活。因此，当裸晶(裸晶A和裸晶B)操作时，隔离块100可以减少或防止由于不连续的裸晶间连接导线140a和140b而发生的损坏或故障。可替代地，隔离块100可以由从可以连接到外部的外部引脚或外部存储器接收的电信号激活。外部引脚和外部存储器对于本领域普通技术人员来说是已知的，因此将省略其详细描述。
图3为根据示例实施例的半导体芯片的横截面图。参考图3，半导体芯片可以包括半导体基底270。半导体基底270可以构成基底级层。半导体基底270可以形成为半导体晶圆。半导体基底270可以包括IV族材料或III-V族化合物。半导体基底270可以形成为单晶晶圆，例如硅单晶晶圆。
然而，半导体基底270不限于单晶晶圆，并且可以是诸如外延(epi)或外延(epitaxial)晶圆、抛光晶圆、退火晶圆和绝缘体上硅(SOI)晶圆的各种晶圆中的任何一种。外延晶圆表示通过在单晶硅基底上生长晶体材料获得的晶圆。半导体基底270可以是硅基底。
在半导体基底270上形成的集成电路层240、层间绝缘层(未示出)和接触插塞层(未示出)可以构成FEOL 200。就生产过程而言，FEOL 200可以称为前端制程。
半导体芯片可以包括集成电路层240。集成电路层240可以包括电路设备，诸如晶体管、电容器和/或电阻器。根据集成电路层240的结构，半导体芯片可以用作存储器设备或逻辑设备。例如，存储器设备可以包括DRAM、SRAM、闪存、EEPROM、PRAM、MRAM和RRAM。例如，逻辑设备可以包括中央处理单元(CPU)、图形处理单元(GPU)、神经处理单元(NPU)、图像信号处理器(ISP)和数字信号处理器(DSP)。由于集成电路层的结构是公知的，这并不限制本发明构思的范围。
集成电路层240下方的半导体基底270的区域可以是有源层250，未形成集成电路层240的半导体基底270的第一表面271的下部的部分可以是无源层。在半导体基底270的第一表面271下方形成的例如源极和漏极区、阱区和隔离区的掺杂区，没有分离地示出。
可以在半导体基底270和集成电路层240上插入层间绝缘层(未示出)。层间绝缘层可以形成为氧化硅层。电连接到集成电路层240的接触插塞层形成在层间绝缘层中。接触插塞层可以形成为金属层，例如钨层。
形成在FEOL上的布线绝缘层310、金属布线层320和布线通孔层330可以构成BEOL300。就生产过程而言，BEOL 300可以被称为后端制程。
半导体芯片可以包括金属布线层320。金属布线层320可以形成为金属层，例如，铜层、铝层或钨层。电连接到半导体基底270和集成电路层240的金属布线层320可以顺序形成在半导体基底270和集成电路层240上。金属布线层320可以包括多个金属布线层。金属布线层320当中最上面的金属布线层可以是金属布线层320当中远离集成电路层240定位的金属布线层。构成多个金属布线层的布线层的总数量可以取决于制造过程而变化。
半导体芯片可以包括布线绝缘层310。布线绝缘层310可以使多个金属布线层320彼此绝缘。布线绝缘层310可以形成为氧化硅层。布线绝缘层310可以包括多个布线绝缘层。
半导体芯片可以包括布线通孔层330。布线通孔层330可以在布线绝缘层310内将金属布线层320彼此电连接。布线通孔层330可以形成为金属层，例如铜层、铝层或钨层。布线通孔层330可以包括多个布线通孔层。
多个金属布线层中的任何一个，即信号层150，可以包括裸晶间连接导线140。裸晶间连接导线140可以是穿过可选的划切线120的导线。如上所述，裸晶A和裸晶B可以通过裸晶间连接导线140彼此电连接。
图3的集成电路层240或图3的有源层250可以不形成在与裸晶一部分对应的可选的划切线120周围。可选的划切线120周围没有形成集成电路层240或有源层250的区域称为第一区域130。第一区域130可以包括半导体基底270、FEOL 200和BEOL 300。包括在第一区域130中的FEOL 200不包括集成电路层240或有源层250。
沿着可选的划切线120，半导体芯片可以被划切成裸晶A和裸晶b。如上所述，隔离块100可以包括在半导体芯片中，以减少或防止由于断开而发生的问题，诸如流动通过裸晶间连接导线140的电信号的浮动或短路。当裸晶间连接导线140由于划切而不连续并且形成裸晶间连接导线140的金属布线层320的数量大时，由于断开而出现问题的可能性可能增加。换句话说，由于划切引起的断开，可能发生对划切的横截面的损坏，因此由于断开而发生问题的可能性可能增加。
因此，当第一区域130中形成的金属布线层的数量少于第一区域130之外的区域中形成的金属布线层的数量时，可以有利于划分的裸晶的稳定操作。如上所述，典型地，构成多个金属布线层的布线层的总数量可以取决于制造过程而变化。例如，金属布线层的总数量可以是20层。第一区域130中形成有裸晶间连接导线140的金属布线层的数量可以等于或小于除第一区域130之外的BEOL 300中包括的金属布线层的数量。为了减少或最小化由于断开而引起的问题的发生，同时确保通过划切获得的每个裸晶的稳定操作，裸晶间连接导线140可以形成在一个金属布线层上。
图4是示出了根据示例实施例的沿着可选的划切线划切裸晶并且单独封装通过划切获得的裸晶的侧视图。图5是示出了根据示例实施例的裸晶被封装而没有沿着可选的划切线被划切的侧视图。
参考图4和图5，图3的半导体芯片可以或可以不沿着可选的划切线120划切。当图3的半导体芯片被划切时，可以生产通过划切获得的裸晶A和裸晶B。当图3的半导体芯片没有被划切时，可以在没有改变的情况下生产裸晶AB。图4的示例实施例示出了被划分为裸晶A和裸晶b的裸晶的封装。图5的示例实施例示出了裸晶AB已经被封装。
参考图4，半导体封装可以包括再分布结构400、半导体芯片(裸晶A和裸晶B)和模塑构件460。再分布结构400的水平宽度和水平面积可以具有比半导体芯片(裸晶A和裸晶B)的水平宽度和水平面积更大的值。
再分布结构400可以包括再分布图案420和覆盖再分布图案420的多个再分布绝缘层410。多个再分布绝缘层410可以在垂直方向上相互堆叠。多个再分布绝缘层410可以由有机化合物制成的材料膜形成。例如，多个再分布绝缘层410中的每一个可以由光可成像电介质(PID)、味之素(Ajinomoto)堆积膜(ABF)或光敏聚酰亚胺(PSPI)形成。
再分布图案420可以包括安置在多个再分布绝缘层410之间的多个再分布线图案421和通过穿透多个再分布绝缘层410中的至少一个而延伸的多个再分布通孔图案422。多个再分布通孔图案422可以在垂直方向上将位于不同层上的多个再分布线图案421彼此电连接。例如，再分布图案420可以包括诸如铜(Cu)、铝(al)、钨(W)、钛(Ti)、钽(Ta)、铟(In)、钼(Mo)、锰(Mn)、钴(Co)、锡(Sn)、镍(Ni)、镁(Mg)、铼(Re)、铍(Be)、镓(Ga)和钌(Ru)的金属或其合金，但是示例实施例不限于此。
多个再分布线图案421中的一些提供在再分布结构400的下表面上，以构成连接到附接到半导体芯片(裸晶A和裸晶B)的芯片连接凸块(未示出)的凸块焊盘和连接到导电柱(未示出)的连接焊盘。此外，多个再分布线图案421中的一些可以提供在再分布结构400的上表面上，以构成连接到外部连接端子450的外部连接焊盘440。外部连接端子450可以是例如焊球或焊料凸块。
多个再分布线图案421中的至少一些可以与多个再分布通孔图案422中的一些一起形成，以与多个再分布通孔图案422中的一些集成。例如，多个再分布线图案421中的一些可以与再分布通孔图案422一起形成，该再分布通孔图案422和多个再分布线图案421中要与再分布通孔图案422结合的一些再分布线图案421的下表面接触。
虽然再分布结构400示出为使用再分布过程形成的再分布板，但是印刷电路板(PCB)可以用作再分布结构400。再分布结构400可以安置在半导体芯片(裸晶A和裸晶B)的上表面上。例如，半导体芯片(裸晶A和裸晶B)可以通过芯片连接凸块(未示出)(诸如微凸块)以倒装芯片的方式电连接到再分布结构400。
模塑构件460可以安置在再分布结构400的一个表面上，以覆盖半导体芯片(裸晶A和裸晶B)的至少一部分。例如，模塑构件460可以沿着半导体芯片(裸晶A和裸晶B)的侧壁延伸。换句话说，模塑构件460可以沿着BEOL 300的侧壁、FEOL 200的侧壁和半导体基底270的侧壁延伸。根据示例实施例，模塑构件460可以包括绝缘聚合物或环氧树脂。例如，模塑构件460可以包括环氧树脂模塑化合物(EMC)。
裸晶间连接导线140沿着可选的划切线120被切割，并且被划分成裸晶A上的第一裸晶间连接导线140a和裸晶b上的第二裸晶间连接导线140b。第一裸晶间连接导线140a的横截面141可以暴露在裸晶A的金属导线层的侧表面上。第二裸晶间连接导线140b的横截面142可以暴露在裸晶B的金属导线层的侧表面上。第一和第二裸晶间连接导线140a和140b的暴露横截面141和142可以直接接触模塑构件460。换句话说，包括第一和第二裸晶间连接导线140a和140b的暴露横截面141和142的BEOL 300可以被模塑构件460围绕。
参考图5，如上所述，当裸晶未被划切时，裸晶AB可以被封装。与上面参考图4给出的描述相同的图5的描述在下面将不再重复。形成在第一区域130中的裸晶间连接导线140可以仅形成在一个金属布线层上。模塑构件460可以安置在再分布结构400的一个表面上，以覆盖半导体芯片(裸晶A和裸晶B)的至少一部分。例如，模塑构件460可以沿着半导体芯片(裸晶AB)的侧壁延伸。换句话说，模塑构件460可以沿着BEOL 300的侧壁、FEOL 200的侧壁和半导体基底270的侧壁延伸。与上面参考图4给出的描述相同的对模塑构件460的描述在下面将不再重复。
图6是示出了根据示例实施例的当在芯片裸晶上存在一个可选的划切线时可以生产的裸晶类型的概念图。
参考图6，芯片裸晶可以包括一个可选的划切线120。与一个可选的划切线120一起，芯片裸晶可以包括上述第一区域130和上述裸晶间连接导线140。根据示例实施例，当沿着一个可选的划切线120划切裸晶AB时，可以形成裸晶A和裸晶B。可替代地，可以在没有改变的情况下使用能够用作单个芯片而无需划切的裸晶AB。因此，当裸晶包括一个可选的划切线120时，可以生产裸晶AB、裸晶A和裸晶B，它们分别是能够用作独立裸晶的产品。作为尚未通过划切而划分的裸晶的裸晶AB可以成为已知良好裸晶(KGD)或已知坏裸晶(KBD)，这将在稍后描述。将参考图7和图8给出对通过划切将裸晶AB划分成KGD或KBD的示例实施例的描述。
图7是示出了根据示例实施例的通过测试被识别为KGD或KBD的晶圆上的多个裸晶被可选的划切线划切的情况的概念图。
参考图7，可以对在晶圆上形成的裸晶执行测试。该测试可以包括电子裸晶分类(EDS)过程。EDS过程可以包括电(ET)测试、晶圆老化(WBI)过程、热/冷测试、修复和最终测试以及上墨过程。
ET测试包括通过测试半导体集成电路操作所需的单独设备(晶体管、电阻器、电容器和二极管)的直流(DC)电压和电流特性的参数，确定半导体集成电路是否操作的过程。WBI过程包括对晶圆施加一定温度的热量，然后施加交流电(AC)或DC电压，以识别诸如产品结合和薄弱部分的潜在的缺陷因素的过程。热/冷测试包括在高于或低于室温的环境中通过电信号识别晶圆上的每个芯片当中是否存在缺陷，以确定芯片在特定温度下是否正常操作。在热/冷测试中被确定为可修复的芯片可以被修复，并且在修复完成之后，可以通过最终测试再次验证被修复的芯片来最终确定正常或缺陷。上墨过程是指通过将特殊的墨施加有缺陷的芯片上，使得缺陷能够用肉眼识别的过程。热/冷测试包括在被确定为有缺陷的芯片、被处理为作为最终测试中重新验证的结果的缺陷的芯片和未完成的半导体芯片之间进行区分的过程。在过去的上墨过程中，墨直接施加到有缺陷的芯片上。然而，近年来，正常/缺陷可以被确定为数据。在下文中，该测试可以指EDS过程。测试过程可以包括上述测试或过程的至少一部分，并且该测试不限于前面的描述。
晶圆上的多个裸晶可以经受测试。已经经受测试的多个裸晶中的一些可以被确定为KGD，而其他的可以被确定为KBD。根据示例实施例，在被划切之前通过测试确定的KGD可以被称为第一KGD。同样，在被划切之前通过测试确定的KBD可以被称为第一KBD。在附图中，第一KGD可以用“O”指示，并且第一KBD可以用“X”指示。如图7所示，划切前的裸晶AB可以通过上述测试被识别并分类为第一KGD或第一KBD。
如果需要，作为第一KGD的芯片AB可以沿着可选的划切线被划切。已经进行测试的多个裸晶可以被移动并定位在载体晶圆上。在载体晶圆上划切多个裸晶之后，可以在划分的裸晶上执行测试。根据划切后的第二测试的KGD可以被称为第二KGD。同样，根据划切后的第二测试的KBD可以被称为第二KBD。作为第一KGD的裸晶AB可以在没有被划切的情况下被制造为半导体芯片，或者裸晶AB可以在沿着可选的划切线被划切之后被制造为半导体芯片。取决于产品需求或生产计划，沿着可选的划切线划切第一KGD可能会变化。当第一KGD被划切时，形成两个第二KGD，即裸晶A和裸晶B。当第一KBD被划切时，形成两个裸晶A和B。在第一KBD被划切时形成的两个裸晶可以各自被识别并分类为KGD或KBD。例如，裸晶A和裸晶B二者可以是KBD，裸晶A和裸晶B可以分别是第二KGD和第二KBD，或者裸晶A和裸晶B可以分别是第二KBD和第二KGD。可以通过划切对应于第一KBD的裸晶而不是将在单个过程中生产的裸晶AB当中对应于第一KBD的裸晶作为缺陷处理来制造多个芯片。如在裸晶A是第二KGD或者裸晶B是第二KGD的情况下，可以通过划切尚未划切的裸晶来利用一些KGD，而不是将尚未划切的裸晶作为缺陷来处理。例如，参考图7，因为在被划切之前测试的总共13个裸晶中的8个是KGD，所以可以获得大约61.5％的良好裸晶(GD)。因为在划切后测试的总共26个裸晶中有20个是KGD，所以可以获得大约76.9％的GD。因此，可以根据裸晶AB、裸晶A和裸晶B的各自需要通过可选的划切来生产裸晶，并且可以通过划切作为第一KBD的裸晶来生产第二KGD，导致提高生产成品率和/或降低生产成本。
图8是示出了根据示例实施例的情况的概念图，其中，通过测试从被识别为KGD或KBD的晶圆上的多个裸晶中选择KBD并且通过可选的划切线划切KBD。下面将不再重复与上面参考图7给出的描述相同的对图8的描述。参考图8，只有除了第一KGD之外的第一KBD可以被选择和收集以沿着可选的划切线被划切。此时，第一KBD可以被定位以布置在载体晶圆上，并且可以沿着可选的划切线被划切。当在划切之后测试对应于划切结果的裸晶时，一些裸晶可以是第二KGD，而其他裸晶可以是第二KBD。在划切之前，多个裸晶都是第一KBD。然而，裸晶A或裸晶B中的一部分可以通过划切变成第二KGD，导致降低生产成本并提高半导体芯片的成品率。
图9是示出了根据示例实施例的在裸晶上形成两个可选的划切线的情况的概念图。参考图9，裸晶ABC可以包括左可选的划切线120a和右可选的划切线120b。可选的划切线120a和120b中的每一个可以或可以不被划切。当可选的划切线120a和120b没有被划切时，可以在没有改变的情况下制造裸晶ABC。当沿着左可选的划切线120a执行划切时，可以形成裸晶A和裸晶BC。当沿着右可选的划切线120b执行划切时，可以形成裸晶AB和裸晶C。当沿着左可选的划切线120a和右可选的划切线120b两者执行划切时，可以形成裸晶A、裸晶B和裸晶C。当裸晶ABC沿着可选的划切线120a和120b被划切或者不被划切时，可以形成裸晶ABC、裸晶AB、裸晶BC、裸晶A、裸晶B和裸晶C。换句话说，可以生产多种类型的裸晶。例如，可以生产总共6种类型的裸晶。因为裸晶ABC是用单个过程生产的裸晶，所以具有大面积的裸晶ABC通常可以是具有最佳性能的裸晶。如上所述，因为具有大面积的裸晶可能具有降低的生产成品率，所以可以优先制造具有最佳性能的裸晶ABC，然后可以划切裸晶ABC中的第一KBD。因此，可以生产裸晶AB、裸晶BC、裸晶A、裸晶B或裸晶C，它们中的每一个都是面积小于裸晶ABC的第二KGD。因为可以通过划切从大面积有缺陷的半导体芯片生产相对小面积的没有缺陷的半导体芯片，所以可以增加生产成品率和/或降低生产成本。
图10是根据示例实施例的制造包括半导体芯片的半导体封装的方法的流程图。下面将不再重复与上面给出的描述相同的对图10的描述。
参考图10，根据示例实施例的制造包括半导体芯片的半导体封装的方法包括通过上述裸晶测试识别第一KGD的操作S100。
根据示例实施例，制造包括半导体芯片的半导体封装的方法包括，在操作S100之后，选择测试的裸晶中的至少一些以用于划切的操作S110。选择的裸晶可以是第一KGD或第一KBD。换句话说，可以选择裸晶而不管它们是第一KGD还是第一KBD。如上参考图7所述，即使当选择的裸晶对应于第一KGD时，要求供应划切的裸晶，从而也可以执行附加的划切，因此可以划切第一KGD。
接下来，包括通过沿着可选的划切线划切选择的裸晶来生产分离的裸晶的操作S120。如上所述，在选择的裸晶被移动并定位在载体晶圆上之后，可以执行划切。
接下来，包括通过测试分离的裸晶来识别第二KGD的操作S130。通过上述测试，可以识别第二KGD和第二KBD。
接下来，可以包括单独封装第一KGD或第二KGD的操作S140。第一KGD当中的没有被划切的第一KGD和第二KGD可以被单独封装。如上参考图6所述，在裸晶具有一个可选的划切线的情况下，可以生产和封装总共三种类型的裸晶，以生产三种类型的半导体封装。如上参考图9所述，在裸晶具有两个可选的划切线的情况下，可以生产和封装总共六种类型的裸晶，以生产六种类型的半导体封装。换句话说，可以生产多种类型的半导体封装。
上述操作之一还可以包括激活隔离块的过程，该隔离块处理通过沿着可选的划切线进行划切而获得的分离的裸晶的横截面上暴露的导线的电信号。
尽管出于说明的目的公开了示例实施例，但本领域普通技术人员应理解，在不脱离本发明构思的精神和范围的情况下，可以进行各种变化和修改。因此，上述示例实施例应该仅被认为是描述性的，而不是出于限制的目的。
尽管已经参考其示例实施例对本发明构思进行了具体展示和描述，但应理解，在不脱离所附权利要求的精神和范围的情况下，可以对其进行形式和细节方面的各种改变。

Claims (20)

1.一种半导体芯片，包括：
前端制程FEOL，包括有源层；
后端制程BEOL，包括包含导线的多个金属层；
可选的划切线，沿着可选的划切线可选地执行划切；
隔离块，被配置为当导线通过沿着可选的划切线被划切而不连续时，处理不连续导线的信号；以及
芯片裸晶，在所述芯片裸晶上不在通过可选的划切线切割的横截面周围形成有源层。
2.根据权利要求1所述的半导体芯片，其中，所述芯片裸晶包括CPU核、GPU核、NPU核和存储器块中的一个或多个。
3.根据权利要求1所述的半导体芯片，其中，位于可选的划切线的横截面周围的多个金属层的数量等于或小于除了可选的划切线的横截面周围的区域之外的位置的多个金属层的数量。
4.根据权利要求3所述的半导体芯片，其中，作为可选的划切线的横截面周围的多个金属层当中的一层的信号层包括导线。
5.根据权利要求1所述的半导体芯片，其中，所述导线的至少一部分暴露在可选的划切线的横截面上。
6.根据权利要求5所述的半导体芯片，还包括被配置为围绕芯片裸晶的模塑构件，
其中，暴露在可选的划切线的横截面上的导线与模塑构件直接接触。
7.根据权利要求1所述的半导体芯片，其中，通过沿着可选的划切线划切获得的每个半导体芯片被配置为用作单个芯片组，并且没有沿着可选的划切线划切的每个半导体芯片被配置为用作单个芯片组。
8.根据权利要求1所述的半导体芯片，其中，
所述芯片裸晶具有两个可选的划切线，并且
划切线中的至少一个被划切以形成多种类型的芯片裸晶，或者划切线不被划切以形成单个类型的芯片裸晶。
9.一种半导体芯片，包括：
有源层；
半导体布线层，包括导线；
可选的划切线，沿着可选的划切线可选地执行划切；
隔离块，被配置为当导线通过沿着可选的划切线被划切而不连续时，处理不连续导线的信号；以及
芯片裸晶，在所述芯片裸晶上不在通过可选的划切线切割的横截面周围形成有源层。
10.根据权利要求9所述的半导体芯片，其中，所述隔离块包括一次性可编程OTP存储器，当沿着可选的划切线划切芯片裸晶时，一次性可编程存储器激活隔离块。
11.根据权利要求9所述的半导体芯片，其中，可选的划切线的横截面周围的半导体布线层的数量等于或小于位于除了可选的划切线的横截面周围的区域之外的位置的半导体布线层的数量。
12.根据权利要求9所述的半导体芯片，其中，所述隔离块通过外部引脚或外部存储器来激活。
13.根据权利要求9所述的半导体芯片，其中，所述隔离块被配置为执行防止不连续导线的电信号浮动、短路和泄漏的功能。
14.一种生产半导体封装的方法，该方法包括：
通过测试包括可选的划切线的裸晶来识别第一已知良好裸晶KGD，沿着可选的划切线可选地执行划切；
选择测试的裸晶中的至少一些以用于划切；
通过沿着可选的划切线划切选择的裸晶来生产分离的裸晶；
通过测试分离的裸晶来识别第二KGD；以及
封装第二KGD或第一KGD中的至少一些中的每一个。
15.根据权利要求14所述的方法，其中，在分离的裸晶的生产中，处理通过沿着可选的划切线进行划切而获得的分离的裸晶的横截面上暴露的导线的信号的隔离块被激活。
16.根据权利要求14所述的方法，其中，选择以用于划切包括仅选择不对应于第一KGD的第一已知坏裸晶KBD。
17.根据权利要求14所述的方法，其中，选择以用于划切包括选择裸晶，而不管裸晶是否是第一KGD。
18.根据权利要求14所述的方法，其中，通过划切生产分离的裸晶包括将选择的裸晶放置在载体晶圆上，并且沿着可选的划切线划切选择的裸晶。
19.根据权利要求14所述的方法，其中，
在识别第一KGD中，包括在每个裸晶中的可选的划切线被提供为一个，
生产分离的裸晶包括划切包括在每个选择的裸晶中的一个可选的划切线，以及
封装包括单独封装第一KGD和两种类型的第二KGD。
20.根据权利要求14所述的方法，其中，
在识别第一KGD中，包括在每个裸晶中的可选的划切线被提供为两个，
生产分离的裸晶包括划切包括在每个选择的裸晶中的可选的划切线中的至少一个可选的划切线，以及
封装包括单独封装第一KGD和两种类型的第二KGD。
CN202311205602.6A 2022-09-19 2023-09-18 半导体芯片和生产包括该半导体芯片的半导体封装的方法 Pending CN117727693A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220118150A KR20240039501A (ko) 2022-09-19 2022-09-19 반도체 칩 및 그를 포함하는 반도체 패키지의 생산 방법
KR10-2022-0118150 2022-09-19

Publications (1)

Publication Number Publication Date
CN117727693A true CN117727693A (zh) 2024-03-19

Family

ID=90209490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311205602.6A Pending CN117727693A (zh) 2022-09-19 2023-09-18 半导体芯片和生产包括该半导体芯片的半导体封装的方法

Country Status (3)

Country Link
US (1) US20240096714A1 (zh)
KR (1) KR20240039501A (zh)
CN (1) CN117727693A (zh)

Also Published As

Publication number Publication date
KR20240039501A (ko) 2024-03-26
US20240096714A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US7910960B2 (en) Semiconductor integrated circuit device with a fuse circuit
US6946327B2 (en) Semiconductor device and manufacturing method of that
KR101966278B1 (ko) 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법
KR101460355B1 (ko) 집적 회로 및 그 제조 방법
KR100399493B1 (ko) 퓨즈 장치
US8729684B2 (en) Interposer chip, multi-chip package including the interposer chip, and method of manufacturing the same
TWI452664B (zh) Semiconductor device and manufacturing method thereof
JP2007013146A (ja) 半導体集積回路装置
EP2195843B1 (en) Programmable rom using two bonded strata and method of operation
US9293381B2 (en) Stack type semiconductor device and method of fabricating and testing the same
CN103066055A (zh) 半导体器件和用于形成该半导体器件的方法
KR102086466B1 (ko) 반도체 장치 및 그 제조 방법
US20030037277A1 (en) Semiconductor device
US6950355B2 (en) System and method to screen defect related reliability failures in CMOS SRAMS
US20120012943A1 (en) Anti-fuse of semiconductor device and method of manufacturing the same
US20240096714A1 (en) Semiconductor chip and method for producing semiconductor package including the same
US10935590B2 (en) Electrically-verifiable fuses and method of fuse verification
US6518783B1 (en) Circuit construction in back side of die and over a buried insulator
KR20110029955A (ko) 반도체 소자의 안티퓨즈 및 그 제조 방법
US20160343719A1 (en) Interposers for integrated circuits with one-time programming and methods for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication