CN1177204A - 刻蚀方法 - Google Patents

刻蚀方法 Download PDF

Info

Publication number
CN1177204A
CN1177204A CN 97118234 CN97118234A CN1177204A CN 1177204 A CN1177204 A CN 1177204A CN 97118234 CN97118234 CN 97118234 CN 97118234 A CN97118234 A CN 97118234A CN 1177204 A CN1177204 A CN 1177204A
Authority
CN
China
Prior art keywords
etching
film
gas
lithographic method
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 97118234
Other languages
English (en)
Inventor
金清任光
滨崎良二
石津尚澄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1177204A publication Critical patent/CN1177204A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

即使在刻蚀刻蚀部分面积大于光刻胶掩模面积样品的情况下,可靠地获得所需刻蚀形状。通过利用提供有机物质电离的加工气体来刻蚀具有面积为30%或更小的光刻胶掩模105图案的样品。

Description

刻蚀方法
本发明涉及刻蚀半导体衬底的方法,尤其涉及用于控制LSI连线材料等的加工形状的刻蚀方法,并且尤其适合于控制多层或单层铝连线的侧表面加工形状。
LSI的铝连线多数使用三层结构,包括TiN盖(cap)层/铝-铜合金层/TiN阻挡层。已经广泛使用三氯化硼/氯气体干刻蚀法来形成这种连线。如显示常规多层铝连线截面形状的图4所示,由于在三氯化硼/氯干刻蚀中,铝-铜合金的刻蚀率高于TiN,不仅引起铝-铜合金层303的侧向刻蚀305,而且在铝-铜合金层303接近TiN盖层304的下方产生凹口306。图3中,标号302表示TiN阻挡层;301表示绝缘膜;300表示半导体衬底。为了得到很好的加工形状,在控制侧壁保护膜形成的过程中,必须刻蚀铝连线。例如,在“Journal of Vacuum Science&Technology,Vol.A10,No.4,pp.1232-1237”中所描述,为了解决前述的问题,通过往三氯化硼/氯气体中加入氮气,可以减小凹口306,获得铝-铜合金层的各向异性加工。这种方法获得的侧壁保护膜含有三氯化硼中硼和TiN中氮反应得到的BN化合物,并且该侧壁保护膜用于控制形状比常规三氯化硼/氯刻蚀更有效。
在减压下等离子体刻蚀铝和铝合金的情况下,存在一种保护光刻胶免受损坏的技术,也如日本专利公开号169140/1985中所描述,通过对一对电极中位于晶片安装侧的一电极加13.56MHz的高频电功率,并且把三氯化硼和氯气气体加到甲烷气体中以在低功率下获得高速率的各向异性刻蚀。
由于很有效地形成含有BN化合物的侧壁保护膜,以上描述的把氮气加入到三氯化硼/氯气刻蚀气体的方法有利于减小凹口306。然而,含有BN化合物的侧壁保护膜仍然存在问题,由于它有很强的化学键,不易于通过抛光步骤和刻蚀步骤之后的最终处理除去。由于BN化合物的形成/淀积反应发生在刻蚀室的内壁,在刻蚀装置里容易产生不相关的物质,这在用本方法大量生产LSI时也会产生问题。因此,需要在有BN化合物的地方形成坚固并且刻蚀后易于除去的侧壁保护膜的装置。
在等离子体刻蚀情况下,光刻胶掩模也被等离子体去除,而且这样去除的光刻胶粘到被刻蚀的侧壁,从而具有侧壁保护膜的功能。当光刻胶面积相对小于刻蚀面积时,例如象最近几年的ASIC或逻辑电路中,比晶片面积小30%或更小;换句话说,当刻蚀部分面积占70%或更多时,在刻蚀时通过等离子体去除的光刻胶绝对量也小,而且侧壁保护膜的功能很少,这需要单独形成侧壁保护膜。
顺便说一下,在日本专利公开号169140/1985中描述的工艺只是要在低电功率下获得高速率的各向异性刻蚀并且抑制光刻胶的损坏;然而,以上的发明申请没有公开任何有关侧壁保护膜的功能。
本发明的一个目的是在样品刻蚀部分的面积大于光刻胶掩模面积的情况下,提供保证可以获得所需刻蚀形状的刻蚀方法。
本发明的另一个目的是提供形成侧壁保护膜的刻蚀方法,该保护膜在刻蚀时形状易于控制并且刻蚀后易于去除。
通过加入有机物质电离得到加工气体,利用该气体刻蚀具有光刻胶掩模面积为30%或更小的样品,以及通过加入有机物质的等离子体刻蚀具有铝连线膜并且刻蚀面积为晶片面积的70%或更大的晶片,来实现以上的目的。
通过使有机物质形成的侧壁保护膜经受刻蚀过程,以及刻蚀半导体衬底上形成的多层或单层铝连线的刻蚀方法,通过安排刻蚀的加工气体,该气体是包括从组三氯化硼、氯气、三氯甲烷(CHCl3)或组CxHyClz(这里x、y、z为0-8)、CxHyBrz(这里x、y、z为0-8)中选出的至少一种气体以及从组氩、氙、氪选出的至少一种气体的混合气体,完成另一个目的。
图1是本发明实施方式样品的截面视图。
图2是本发明实施方式刻蚀装置的原理图。
图3是应用本发明产生的半导体器件样品截面图。
图4是常规铝连线的截面形状。
根据本发明,和在控制室壁表面的温度维持在预定的80到250℃时,通过等离子体刻蚀,用光刻胶膜掩模形成多层铝连线一样,用氧气等离子体清洁单晶片刻蚀装置的刻蚀室以去除有机物质,然后去除包含三氯化硼、氯气、甲烷和氩气的混合气体。在氯气的质量流量速率为100时,三氯化硼、甲烷、氩气等的质量流量速率分别为5-50、1-20、50-500。大量晶片的连续加工或单晶片的加工过程可以利用氧气等离子体清洁。因为从甲烷分解的有机成分有效地形成了侧壁保护膜,抑制了侧向刻蚀和凹口的产生,从而可以刻蚀出很好加工形状的多层铝连线。而且,基于加入氩的溅射效应可以很好地控制侧壁保护膜的厚度,这样,更进一步地改善了加工形状的可控制性。前述系统产生的侧壁保护膜易于通过后处理去除。另外,刻蚀装置的维护不受附加甲烷的影响。在用诸如甲烷等附加有机气体进行批量刻蚀时,通常发生加工形状随时间变化的问题。然而,通过影响周期性的氧气清洁去除有机物质以及控制室壁表面的温度改善刻蚀环境的稳定性和可重复性,从而使得本发明能应用于批量生产。
下面参照显示样品截面视图的图1和显示刻蚀装置原理图的图2,描述本发明的一个实施方式。首先,把样品放进刻蚀装置的样品交换室。如图1(a)所示,样品具有绝缘膜101,TiN阻挡层102,铝铜合金层103和TiN盖层104,这些层连续地以前述顺序形成在半导体衬底100上;而且在TiN盖层104上形成具有所需图案的光刻胶膜105。如图2所示,在刻蚀装置中,经磁控管200产生的微波传输经过波导管201和引导窗202进入刻蚀室203,其中微波经历由磁场控制线圈204产生的磁场的电子回旋共振,产生高密度等离子体。发射频率功率源206连接到样品支撑物205,并且可以单独提供射频偏置。在把样品放进刻蚀室之前,完成氧气清洁工艺以去除刻蚀室203中的有机物质。清洁条件如下:氧气流率为100sccm,总气压为2Pa,微波输出功率为800W。
在刻蚀室203的壁表面温度控制到100℃后,样品被传输到刻蚀室,用光刻胶膜105作为图案掩模连续地刻蚀TiN盖层104、铝-铜合金层103和TiN阻挡层102。在(1)情况下此时的主要刻蚀条件如下:三氯化硼、氯气和甲烷的气体流率分别为20sccm、80sccm、4sccm,总气压为2Pa,微波输出功率为800W,射频功率为60W以及衬底温度为40℃。所得结果在图1(b)中示出。在(2)情况下此时的主要刻蚀条件如下:三氯化硼、氯气、甲烷和氩气的气体流率分别为20sccm、80sccm、4sccm和96sccm,总气压为3Pa。所得结果在图1(c)中示出。在这种情况下,其它刻蚀条件和图1(b)中所示的一样。而且,通过使用流率控制器207a-207d控制质量流量来单独控制气体流率。顺便说一下,即使在由等离子体发射监视器判定TiN阻挡层102刻蚀完成后,还要连续过刻蚀15秒。
在(1)的情况下,从图1(b)中可以看出,样品的截面形状是这样的,形成了侧壁保护膜以及刻蚀形状可以控制。在这种情况下,由于甲烷气体及其成分和形成光刻胶掩模的有机物质相等,侧壁保护膜由等离子体中包含的有机成分C、CH形成。因此,可以用光刻胶抛光同样的工艺去除侧壁保护膜。由于甲烷气体使侧壁保护膜太厚,在这种情况下,截面形状向前逐渐变斜(即,如图1(b)所示的截面形状往下形成斜坡。)。换句话说,等离子体中包含的有机成分C、CH粘附成为侧壁保护膜,并且在刻蚀时由于过多的有机成分而成为楔状。
通过改变甲烷的数量可以控制侧壁保护膜的厚度,并且通过优化数量可以进行垂直刻蚀。这种工艺过程很有用,例如,象在ASIC或逻辑电路中,当刻蚀部分的面积大于光刻胶掩模图案的面积,尤其是当光刻胶掩模和刻蚀部分的面积比为3∶7时。更具体的说,当光刻胶掩模面积为30%或更大时,例如,40%时,由于在等离子体刻蚀时,等离子体中的离子发生反应,部分光刻胶掩模也通过溅射刻蚀,这样通过溅射刻蚀的部分光刻胶粘附到刻蚀壁表面,在某种意义上起到侧壁保护膜的作用。然而,在光刻胶掩模的面积为30%或更小时,通过溅射刻蚀的光刻胶数量少,结果光刻胶很难起到侧壁保护膜的作用。在样品的光刻胶掩模较小的情况下,可以通过往等离子体中加入和用甲烷气体形成的光刻胶掩模中包含的有机成分相当的C、CH。
由于通过使侧壁保护膜最小完成垂直刻蚀,更进一步,具有线宽为0.5μm或更小精细图案的多层结构的连线膜;0.5μm或更小的图案宽度以及0.5μm或更大的深度可以如图3(a)所示刻蚀。这样,图3(b)所示结构的半导体器件可以通过在刻蚀的部分形成精细图案的绝缘膜来制造。
另外,在(2)的情况下,把氩气加入到如图1(c)所示的(1)情况下的工艺,并且完成垂直刻蚀。更具体的说,在加入氩气时,因为侧壁保护膜的厚度通过刻蚀过程中氩离子的溅射特性控制,可认为TiN盖层104、铝-铜合金层103和TiN阻挡层102各层的侧表面被垂直加工。甚至在这种情况下,刻蚀边表面覆盖有刻蚀副产品,即,由诸如C、CH等的有机成分形成的侧壁保护膜106。因此,侧壁保护膜106易于被去除,例如,刻蚀工艺后,通过后处理同时进行光刻胶掩模的去除和光刻胶抛光。
根据情况(2)中的工艺,加入氩气体使得侧壁保护膜厚度的控制比情况(1)更容易。就是说,在情况(1)中从开始起甲烷气体的量小,并且难以调整这个量。另一方面,在情况(2)下,由于氩气的量大,易于决定适合刻蚀形状的最佳流率,据此,可以容易获得所需的刻蚀形状。这样,情况(2)下的工艺适用于刻蚀小的光刻胶掩模样品,例如,小面积的光刻胶掩模(占晶片面积的30%或更小),薄的光刻胶掩模(1μm或更薄),胶选择比很大以至难以去除光刻胶的光刻胶掩模。
在本发明的这个实施方式中,通过刻蚀可以形成优良形状的多层铝连线,并且在铝-铜合金层103接近TiN盖层104的下方不产生凹口。而且,在后刻蚀工艺中易于去除光刻胶膜105和侧壁保护膜106。而且,即使是在紧随氧气清洁工艺后连续刻蚀25个样品,也很难发生加工形状的变化。换句话说,通过周期性完成氧气清洁工艺,本发明可以提供适合于加工形状不随时间变化的批量制造多层铝连线刻蚀方法,并且装置的维护不受影响。尽管比普通的连续加工多了25个样品的效果得到肯定,可以通过优化各种条件连续加工多于25个样品。不用说,在连续加工不多于25片的样品时本发明很有效,例如,1,5,10片。
尽管本发明的实施方式的刻蚀室的内壁温度控制到100℃,通过合适调整三氯化硼/氯气/甲烷/氩气的流率比,在80到250℃之间的任何温度下都可以得到一样的效果。相对氯气质量流量速率为100的合适的质量流量速率比的标准是,三氯化硼为50比50,甲烷为1比20,氩气为50比500。在上述的实施方式中,甲烷和氩气被加入到三氯化硼/氯气中。通过使用至少包含CxHyClz(这里x、y、z为0-8)、CxHyBrz(这里x、y、z为0-8)中的一种和至少氩、氙、氪中一种的混合气体,预期可以得到同样的效果;然而,从实验结果已经发现加入甲烷和氩气是有效的。
尽管本发明的这个实施方式中三氯化硼/氯气用做刻蚀气体,其它的诸如四氯化硅或四氯化碳等氯化气体也可以被有效利用。
尽管TiN/铝-铜合金/TiN多层膜在本发明的这个实施方式中被刻蚀,铝-铜合金的上面和下面膜可以是钛/TiN膜、TiW膜或钨膜。除了多层膜,在铝单层膜的情况下也可以得到类似的效果(铝单层膜或铝合金膜)。
尽管给出了使用ECR型刻蚀装置的使用描述,另外的等离子体刻蚀装置,例如ICP(电感耦合等离子体)刻蚀装置可以用来产生类似的效果。
本发明具有在刻蚀部分面积大于光刻胶掩模面积的样品时可获得所需刻蚀形状。
而且,本发明具有形成侧壁保护膜的作用,该侧壁保护膜的形状在刻蚀时易于控制,刻蚀后易于去除。

Claims (13)

1.刻蚀方法,使用加工气体刻蚀光刻胶掩模面积是30%或更小的样品,该气体通过提供有机物质而被电离。
2.如权利要求1所述的刻蚀方法,其中所述的光刻胶掩模具有膜厚度为1μm或更小。
3.刻蚀方法,使用加入有机物质的等离子体刻蚀刻蚀面积为晶片面积的70%或更大的具有铝连线膜的晶片。
4.如权利要求3所述的刻蚀方法,其中所述的有机物包含至少碳和氢。
5.刻蚀形成于半导体衬底的多层或单层铝连线的刻蚀方法,其特征在于:用于刻蚀的加工气体是包含从组三氯化硼、氯气、三氯甲烷或组CxHyClz(这里x、y、z为0-8)、CxHyBrz(这里x、y、z为0-8)中选出的至少一种气体以及从组氩、氙、氪选出的至少一种气体的混合气体。
6.如权利要求5所述的刻蚀连线材料的刻蚀方法,其中所述的多层或单层铝连线的刻蚀通过控制刻蚀室壁表面的温度为80到250℃之间,并且利用包含从组三氯化硼、氯气、三氯甲烷或组CxHyClz(这里x、y、z为0-8)、CxHyBrz(这里x、y、z为0-8)中选出的至少一种气体以及从组氩、氙、氪选出的至少一种气体的混合气体进行等离子体刻蚀。
7.如权利要求5所述的刻蚀连线材料的刻蚀方法,其中所述混合气体中的三氯化硼、氯气、三氯甲烷或另外的CxHyClz(这里x、y、z为0-8)的质量流量速率比在氯气为100时对三氯化硼和三氯甲烷或另外的CxHyClz(这里x、y、z为0-8)或CxHyBrz(这里x、y、z为0-8)和氩、氙、氪气体分别为5-50、1-20或50-500,以及所述的多层或单层铝连线通过使用有机光刻胶膜作为掩模刻蚀。
8.如权利要求5或6所述的刻蚀连线材料的刻蚀方法,其中所述的在许多半导体衬底上的多层或单层铝连线在进行刻蚀的刻蚀室内部通过包含氧气的气体释放清洁后被连续地刻蚀。
9.如权利要求5所述的刻蚀连线材料的刻蚀方法,其中所述的多层铝连线通过形成铝-铜合金层和TiN膜、TiW膜、钨膜和钛膜的任何一种的阻挡金属层而产生。
10.样品加工方法,包括:通过利用包含三氯化硼、氯气、甲烷、氩气的混合气体的等离子体刻蚀具有铝连线膜的样品和在所述连线膜上的光刻胶掩模以及刻蚀后去除通过所述的刻蚀形成的侧壁保护膜的步骤。
11.如权利要求10所述的样品加工方法,其中进行刻蚀的刻蚀室内部用氧气等离子体清洁。
12.半导体器件,包括:形成于多层结构连线膜刻蚀部分的绝缘膜,该结构具有刻蚀成线宽为0.5μm或更小的形状;0.5μm或更小的图案宽度以及0.3μm或更大深度的铝连线。
13.如权利要求12所述的半导体器件,其中所述多层结构的连线膜包括铝-铜合金膜和TiN膜。
CN 97118234 1996-09-10 1997-09-09 刻蚀方法 Pending CN1177204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23882596A JP3258240B2 (ja) 1996-09-10 1996-09-10 エッチング方法
JP238825/96 1996-09-10

Publications (1)

Publication Number Publication Date
CN1177204A true CN1177204A (zh) 1998-03-25

Family

ID=17035837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 97118234 Pending CN1177204A (zh) 1996-09-10 1997-09-09 刻蚀方法

Country Status (2)

Country Link
JP (1) JP3258240B2 (zh)
CN (1) CN1177204A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315117A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种Mo基/TaN金属栅叠层结构的刻蚀方法
CN101356303B (zh) * 2004-05-21 2012-04-04 分子制模股份有限公司 用反相图案工艺形成凹陷结构的方法
CN105448703A (zh) * 2014-08-27 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种刻蚀方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
JP4764028B2 (ja) * 2005-02-28 2011-08-31 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP4554479B2 (ja) * 2005-09-13 2010-09-29 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR20130141550A (ko) * 2010-10-27 2013-12-26 어플라이드 머티어리얼스, 인코포레이티드 포토레지스트 선폭 거칠기를 조절하기 위한 방법들 및 장치
JP6207412B2 (ja) * 2014-01-28 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6910319B2 (ja) * 2018-04-23 2021-07-28 東京エレクトロン株式会社 有機領域をエッチングする方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101356303B (zh) * 2004-05-21 2012-04-04 分子制模股份有限公司 用反相图案工艺形成凹陷结构的方法
CN102315117A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种Mo基/TaN金属栅叠层结构的刻蚀方法
CN102315117B (zh) * 2010-06-30 2013-05-22 中国科学院微电子研究所 一种Mo基/TaN金属栅叠层结构的刻蚀方法
CN105448703A (zh) * 2014-08-27 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种刻蚀方法

Also Published As

Publication number Publication date
JPH1092793A (ja) 1998-04-10
JP3258240B2 (ja) 2002-02-18

Similar Documents

Publication Publication Date Title
US6110836A (en) Reactive plasma etch cleaning of high aspect ratio openings
US5759360A (en) Wafer clean sputtering process
US5294294A (en) Method of dry etching in semiconductor device processing
US5387556A (en) Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
US5429710A (en) Dry etching method
KR101476477B1 (ko) 딥 실리콘 에칭에서의 마스크 언더컷의 최소화
JPH07153746A (ja) ドライエッチング室のクリーニング方法
TWI766866B (zh) 蝕刻方法
JPH0336300B2 (zh)
US6156663A (en) Method and apparatus for plasma processing
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
CN1177204A (zh) 刻蚀方法
US6547934B2 (en) Reduction of metal oxide in a dual frequency etch chamber
US5420078A (en) Method for producing via holes in integrated circuit layers
US6566269B1 (en) Removal of post etch residuals on wafer surface
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
US6472329B1 (en) Etching aluminum over refractory metal with successive plasmas
JPH10189537A (ja) ドライエッチング方法
JPH1140502A (ja) 半導体製造装置のドライクリーニング方法
JPH0697127A (ja) 配線形成方法
JP2003068705A (ja) 半導体素子の製造方法
KR20000071322A (ko) 반도체 장치 제조 방법
WO2023199371A1 (ja) プラズマ処理方法
JP2000100805A (ja) プラズマ成膜方法
JP3440599B2 (ja) ビアホール形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication