CN117690370A - 微显示屏的驱动方法、设备、装置及系统 - Google Patents

Abstract

本发明实施例公开了一种微显示屏的驱动方法、设备、装置及系统，微显示屏划分为若干子屏，方法包括：获取视频源数据，视频源数据包括若干像素数据；按照写入控制逻辑，将视频源数据缓存至每个存储块中，确定每个存储块的存储信息，子屏与存储块一一对应，各个存储块中均存储相同的视频源数据；在读取视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定每个存储块的目标读取地址；按照读取控制逻辑，读取目标读取地址的视频源数据的目标像素数据，并利用目标像素数据驱动子屏，以实现微显示屏的驱动。这样，上述方案能够提高驱动效率。

Description

微显示屏的驱动方法、设备、装置及系统

技术领域

本发明涉及液晶显示屏技术领域，尤其涉及一种微显示屏的驱动方法、设备、装置及系统。

背景技术

传统的液晶屏是有机电致发光显示屏(Organic Electroluminescence Display，OLED)，大部分使用标准的RGB、LVDS及MIPI等接口。而微米发光二极管(Micro-LED)驱动芯片，由于按照(像素)Pixel的位平面进行驱动，如果采用类似的标准接口，进行帧缓存时会造成驱动芯片面积过大的问题，且目前Micro-LED驱动芯片采取移位串入方式，芯片的驱动效率低。

发明内容

本发明的主要目的在于提供一种微显示屏的驱动方法、设备、装置及系统，可以解决现有技术中微显示屏的驱动芯片驱动效率低的问题。

为实现上述目的，本发明第一方面提供一种微显示屏的驱动方法，所述微显示屏划分为若干子屏，所述方法包括：

获取视频源数据，所述视频源数据包括若干像素数据；

按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，所述子屏与所述存储块一一对应，各个存储块中均存储相同的所述视频源数据；

在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址；

按照所述读取控制逻辑，读取所述目标读取地址的视频源数据的目标像素数据，并利用所述目标像素数据驱动所述子屏，以实现所述微显示屏的驱动。

在一种实现方式中，所述存储块包括至少两个资源区域，则所述方法还包括：

对于每个所述存储块，对所述至少两个资源区域进行乒乓操作，以使所述存储块实现同时进行读写。

在一种实现方式中，所述在读取所述视频源数据之前，还包括：

确定每个所述存储块的存储状态，所述存储状态包括完成缓存状态或者未完成缓存状态，所述完成缓存状态是指所述视频源数据的若干像素数据已经全部缓存至每个存储块中，所述未完成缓存状态是指存在所述视频源数据的若干像素数据尚未全部缓存至每个存储块中；

若所述存储状态为完成缓存状态，则执行所述在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址的步骤；

若所述存储状态为未完成缓存状态，则继续执行所述按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息的步骤，直至所述存储状态为完成缓存状态。

在一种可行实现方式中，所述将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，包括：

将所述视频源数据包含的若干像素数据缓存至存储块的存储地址中，确定所述存储块的存储信息，各个存储块中均存储相同的所述视频源数据。

在一种可行实现方式中，所述存储信息包括像素数据与存储地址的对应关系，则利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址，包括：

确定每个子屏在所述微显示屏上的屏幕位置；

基于所述屏幕位置、所述读取控制逻辑，确定所述屏幕位置对应的目标像素数据；

利用所述目标像素数据以及像素数据与存储地址的对应关系，确定所述目标像素数据的存储地址，作为与所述子屏对应的存储块的所述目标读取地址。

为实现上述目的，本发明第二方面提供一种微显示屏的驱动装置，所述微显示屏划分为若干子屏，所述装置包括：

数据获取模块，用于获取视频源数据，所述视频源数据包括若干像素数据；

数据缓存模块，用于按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，所述子屏与所述存储块一一对应，各个存储块中均存储相同的所述视频源数据；

地址确认模块，用于在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址；

像素读取模块，用于按照所述读取控制逻辑，读取所述目标读取地址的视频源数据的目标像素数据，并利用所述目标像素数据驱动所述子屏，以实现所述微显示屏的驱动。

在一种可行实现方式中，所述数据缓存模块，具体用于将所述视频源数据包含的若干像素数据缓存至存储块的存储地址中，确定所述存储块的存储信息，各个存储块中均存储相同的所述视频源数据。

在一种可行实现方式中，所述存储信息包括像素与存储地址的对应关系，则所述地址确认模块，具体用于确定每个子屏在所述微显示屏上的屏幕位置；基于所述屏幕位置、所述读取控制逻辑，确定所述屏幕位置对应的目标像素数据；利用所述目标像素数据以及像素数据与存储地址的对应关系，确定所述目标像素数据的存储地址，作为与所述子屏对应的存储块的所述目标读取地址。

在一种可行实现方式中，所述存储块包括至少两个资源区域，则所述装置还包括：资源管理模块；

所述资源管理模块，用于对于每个所述存储块，对所述至少两个资源区域进行乒乓操作，以使所述存储块实现同时进行读写。

在一种可行实现方式中，所述在读取所述视频源数据之前，所述装置还包括：

状态确定模块：用于确定每个所述存储块的存储状态，所述存储状态包括完成缓存状态或者未完成缓存状态，所述完成缓存状态是指所述视频源数据的若干像素数据已经全部缓存至每个存储块中，所述未完成缓存状态是指存在所述视频源数据的若干像素数据尚未全部缓存至每个存储块中；

第一执行模块：用于若所述存储状态为完成缓存状态，则执行所述在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址的步骤；

第二执行模块：用于若所述存储状态为未完成缓存状态，则继续执行所述按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息的步骤，直至所述存储状态为完成缓存状态。

为实现上述目的，本发明第三方面提供一种微显示屏的驱动设备，所述微显示屏的驱动设备用于执行如第一方面及任一可行实现方式所示步骤。

为实现上述目的，本发明第四方面提供一种微显示屏的驱动系统，所述微显示屏的驱动系统包括微显示屏的驱动设备以及所述微显示屏，所述微显示屏的驱动设备与所述微显示屏电连接，所述微显示屏的驱动设备用于执行如第一方面及任一可行实现方式所示步骤。

采用本发明实施例，至少具有如下有益效果：

本发明提供一种微显示屏的驱动方法，微显示屏划分为若干子屏，方法包括：获取视频源数据，视频源数据包括若干像素数据；按照写入控制逻辑，将视频源数据缓存至每个存储块中，确定每个存储块的存储信息，子屏与存储块一一对应，各个存储块中均存储相同的视频源数据；在读取视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定每个存储块的目标读取地址；按照读取控制逻辑，读取目标读取地址的视频源数据的目标像素数据，并利用目标像素数据驱动子屏，以实现微显示屏的驱动。通过上述方法，基于写入控制逻辑，使得视频源数据可以并行地缓存至每个存储块中，根据读取控制逻辑确定每个存储块的目标读取地址，从而实现了在读取时，以单个的存储块的角度来看有并入串出的读取效果，以所有的存储块的角度来看有并行读取的效果，使得可以将单个存储块串出的读取结果拼接，得到整个微显示屏的像素，也即以并入串出的方式完成视频源数据的时序变换，相比移位串入的方式，上述方案的驱动效率更高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

其中：

图1为本发明实施例中一种微显示屏的驱动方法的流程图；

图2为本发明实施例中一种微显示屏的驱动方法的另一流程图；

图3为本发明实施例中一种微显示屏的驱动方法的示例图；

图4为本发明实施例中一种微显示屏的驱动装置的结构框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，图1为本发明实施例中一种微显示屏的驱动方法的流程图，所述微显示屏划分为若干子屏，如图1所示方法可以由微显示屏的驱动设备执行，该微显示屏的驱动设备可以为现场可编程门阵列(Field－Programmable Gate Array，FPGA)，如图1所示方法包括如下步骤：

101、获取视频源数据，所述视频源数据包括若干像素数据；

需要说明的是，图1所示方法可以由现场可编程门阵列(Field－ProgrammableGate Array，FPGA)执行，也即本实施例中利用FPGA驱动微显示屏，FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

其中，微显示屏是指其发光单元是微米级的显示模组，包括但不限于Micro-LED等微米级的显示模组，在本实施例中，将微显示屏进行屏幕分割，该分割不是真正实际的切割操作，而是将一整块微显示屏划分出多个显示区域，每个显示区域共同构成该微显示屏，显示区域可以称为微显示屏的子屏，比如该微显示屏可以划分出N个子屏，N取值正整数，也即本实施例并不限定子屏的个数，可以根据实际需要进行微显示屏的屏幕划分，在此仅做举例不做具体限定。

其中，Micro LED显示技术是指以自发光的微米量级的LED为发光像素单元，将其组装到驱动面板上形成高密度LED阵列的显示技术。由于micro LED芯片尺寸小、集成度高和自发光等特点,在显示方面与LCD、OLED相比在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具有更大的优势。

进一步地，微显示屏用于进行一些画面的显示，例如图像、视频及影像等等，故微显示屏的驱动是为了实现对应的画面可以在该微显示屏上进行呈现，因此，为了实现微显示屏的驱动，首先需要确定待显示的画面数据，具体地，获取视频源数据，该视频源数据包括若干像素，该视频源数据是标准的视频时序。其中，该视频源数据由若干像素数据组成。其中，像素数据的数量由该视频源数据的大小决定，不同的视频源数据的像素数据的数量不同，在此不做限定。

102、按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，所述子屏与所述存储块一一对应，各个存储块中均存储相同的所述视频源数据；

需要说明的是，得到上述视频源数据之后，便可以将上述视频源数据存储至对应的存储装置中，具体地，本实施例中为每一个子屏设置了对应的存储块，存储块也可以成为存储器，按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，其中，写入控制逻辑用于以一定的时序信息控制视频源中的像素数据存储至存储块中，本实施例中的写入控制逻辑可以控制视频源数据缓存至每个存储块中，实现并行写入，使得各个存储块中均存储相同的视频源数据。也即假设有N个子屏，则存储块也有N个，子屏与存储块一一对应，进而将视频源数据缓存至每个存储块中，确定每个存储块的存储信息，存储信息用于反映存储块中视频源数据的存储条件，比如存储地址、每个存储地址存储的数据、时序信息等等，该存储信息包括但不限于像素数据与存储地址的对应关系。其中，写入控制逻辑以及读取控制逻辑是FPGA的控制逻辑，可以理解的是，本申请所示方法由现场可编程门阵列(Field－Programmable Gate Array，FPGA)执行，FPGA的一项重要特点是其可编程特性，即可通过程序指定FPGA实现某一特定数字电路，因此，通过编程的方式，预先设计写入控制逻辑以及读取控制逻辑作为FPGA的控制逻辑，以此得到符合本申请中FPGA的读写控制逻辑的特定数字电路。

其中，目前Micro-LED驱动芯片采取移位串入方式。为了降低接口速率，采取了将Micro-LED屏逻辑地按列分割为多个子屏的方案。每个子屏串行移位传送，子屏之间并行输入。例如，1000x1000分辨率的Micro-LED屏，逻辑地分割为10个子屏，每个子屏占100列。每个子屏需要一根数据线，10个子屏共需要10根数据线。

103、在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址；

进一步地，将上述视频源数据缓存至存储块后，每个存储块中均会存储有上述视频源数据，这样在需要利用微显示屏进行显示时，便可以将上述视频源数据读取出来以实现画面显示，其中，在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址。需要说明的是，由于上述视频源数据已经存储在存储块中，因此，可以基于上述存储信息以及读取控制逻辑得到目标读取地址，该目标读取地址是指读取像素数据时待读取像素数据所在的存储地址，其中，读取控制逻辑用于实现像素数据的读取，该读取控制逻辑包括但不限于读取时钟，读取时钟可以为时间点，可以通过上述读取控制逻辑，确定每个存储块的目标读取地址，得到不同存储块的不同读取地址。

104、按照所述读取控制逻辑，读取所述目标读取地址的视频源数据的目标像素数据，并利用所述目标像素数据驱动所述子屏，以实现所述微显示屏的驱动。

需要说明的是，得到上述目标读取地址后，便可以在所述读取控制逻辑的控制下，读取所述目标读取地址的视频源数据的目标像素数据，以驱动所述微显示屏，比如在读取控制逻辑确定的读取时间点上，读取目标读取地址的视频源数据的像素数据，以驱动微显示屏。通过步骤104可以基于读取控制逻辑得到各个读取时间点下的像素数据数据进而得到该微显示屏的驱动时序，以实现其驱动。

需要说明的是，按照写入控制逻辑可以实现各个存储块并行的缓存视频源数据，按照读取控制逻辑可以分别得到每个存储块的目标读取地址，进而还实现了存储块的并行读出，其中，由于目标读取地址是存储块中的任一存储地址，使得从单个存储块的角度来看，实现了可以从单个存储块中串行的读取像素数据的效果。进一步地，存储块与子屏一一对应，使得读取的像素数据可以拼接成一张完整微显示屏的像素数据，以实现为显示屏的驱动。

本发明提供一种微显示屏的驱动方法，微显示屏划分为若干子屏，方法包括：获取视频源数据，视频源数据包括若干像素数据；按照写入控制逻辑，将视频源数据缓存至每个存储块中，确定每个存储块的存储信息，子屏与存储块一一对应，各个存储块中均存储相同的视频源数据；在读取视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定每个存储块的目标读取地址；按照读取控制逻辑，读取目标读取地址的视频源数据的目标像素数据，并利用目标像素数据驱动子屏，以实现微显示屏的驱动。通过上述方法，基于写入控制逻辑，使得视频源数据可以并行地缓存至每个存储块中，根据读取控制逻辑确定每个存储块的目标读取地址，从而实现了在读取时，以单个的存储块的角度来看有并入串出的读取效果，以所有的存储块的角度来看有并行读取的效果，使得可以将单个存储块串出的读取结果拼接，得到整个微显示屏的像素，也即以并入串出的方式完成视频源数据的时序变换，相比移位串入的方式，驱动效率更高。

请参阅图2，图2为本发明实施例中一种微显示屏的驱动方法的另一流程图，所述微显示屏划分为若干子屏，所述存储信息包括像素数据与存储地址的对应关系，如图2所示方法包括如下步骤：

201、获取视频源数据，所述视频源数据包括若干像素数据；

202、按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，所述子屏与所述存储块一一对应，各个存储块中均存储相同的所述视频源数据；

需要说明的是，步骤201-202与图1所示步骤101-102的内容相似，为避免重复此处不做赘述，具体可参阅前述图1所示步骤101-102的内容。

在一种可行实现方式中，存储块包括至少两个资源区域，则方法还包括：对于每个存储块，对至少两个资源区域进行乒乓操作，以使存储块实现同时进行读写。

需要说明的是，乒乓操作设计主要是为了防止存储块(ram)的读写冲突。具体是通过将同一块18K的ram分为两半，也即是将同一个存储块划分出资源A以及资源B至少两个资源区域，将上述资源A以及资源B作为乒乓操作的两份资源，达到节省资源的目的，进而ram可以为简单双端口ram，来实现读写同时进行。读也即数据的读取，写是指数据的缓存。相比利用两个存储块做乒乓操作节省资源的效果更佳。

示例性地，乒乓操作可以如下所示：视频源数据通过“输入数据选择单元”将视频源数据等时分配到两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(DPRAM)、单口RAM(SPRAM)、FIFO等。在第一个缓冲周期，将输入的视频源数据缓存到“数据缓冲模块1”；在第2个缓冲周期，通过“输入数据选择单元”的切换，将输入的视频源数据缓存到“数据缓冲模块2”，同时将“数据缓冲模块1”缓存的第1个周期数据通过“输出数据选择单元”的选择，送到“数据流运算处理模块”进行运算处理；在第3个缓冲周期通过“输入数据选择单元”的再次切换，将输入的视频源数据缓存到“数据缓冲模块1”，同时将“数据缓冲模块2”缓存的第2个周期的数据通过“输出数据选择单元”切换，送到“数据流运算处理模块”进行运算处理。如此循环实现乒乓操作。

在一种可行实现方式中，所述将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，包括：将所述视频源数据包含的若干像素数据缓存至存储块的存储地址中，确定所述存储块的存储信息，各个存储块中均存储相同的所述视频源数据。

其中，FPGA采取了Xilinx公司的XC7A35T，由于采用了先缓存，然后再读出的时序变换思路，因此，各个存储块中均存储相同的视频源数据。并且FPGA获取的视频源数据，是标准的视频时序。FPGA传送给驱动芯片的图像信息，是用位平面的方式，按照多个子屏的顺序传输，故将视频源数据包含的若干像素数据按位缓存至存储块的存储地址中，确定存储块的存储信息。进而实现针对每个子屏，缓存使用并入串出方式。即多个像素数据(位平面模式下，每个像素数据一位)写入，单个像素数据读出模式(利用Xilinx FPGA本身BlockRAM的位宽变换功能)。

203、在读取所述视频源数据时，确定每个子屏在所述微显示屏上的屏幕位置；

需要说明的是，由于并行例化多块ram，并且使得每块ram负责一个子屏的像素数据。在相同的图像数据或者视频源数据同时写入多块ram中，多块ram存储相同的数据，但是在读出时候，需要每块ram的像素数据组合，达到每个时钟节拍同时驱动各个子屏的目的，因此，为了读取时的配合，需要在读取视频源数据时，确定每个子屏在微显示屏上的屏幕位置，比如这个子屏在该微显示屏的左下角、右上角或者居中等等屏幕位置。

在一种可行实现方式中，在读取所述视频源数据之前，还包括：

A1、确定每个所述存储块的存储状态，所述存储状态包括完成缓存状态或者未完成缓存状态，所述完成缓存状态是指所述视频源数据的若干像素数据已经全部缓存至每个存储块中，所述未完成缓存状态是指存在所述视频源数据的若干像素数据尚未全部缓存至每个存储块中；

由于本实施例中里是图像一行的缓存，因此首先监控ram是不是存在一行数据，具体地，可通过确定每个存储块的存储状态，其中，存储状态包括完成缓存状态或者未完成缓存状态，上述完成缓存状态是指视频源数据的若干像素数据已经全部缓存至每个存储块中，上述未完成缓存状态是指存在视频源数据的若干像素数据尚未全部缓存至每个存储块中，进一步，如果存储状态为完成缓存状态则执行步骤A2，如果存储状态为未完成缓存状态则执行步骤A3。

A2、若所述存储状态为完成缓存状态，则执行所述在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址的步骤；

其中，如果存储状态为完成缓存状态则说明图片或者视频的数据已经缓存在该存储块中，足以完成显示，因此可以进一步去确定读取时间点下的每个存储块的目标读取地址，也即执行步骤203-205。

A3、若所述存储状态为未完成缓存状态，则继续执行所述按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息的步骤，直至所述存储状态为完成缓存状态。

其中，如果存储状态为未完成缓存状态则说明图片或者视频的数据还没有缓存在该存储块中，不适合进行显示，因此继续缓存执行步骤202，直至存储状态为完成缓存状态，可以进一步去确定每个存储块的目标读取地址，也即执行步骤203-205。

204、基于所述屏幕位置、所述读取控制逻辑，确定所述屏幕位置对应的目标像素数据；

205、利用所述目标像素数据以及像素数据与存储地址的对应关系，确定所述目标像素数据的存储地址，作为与所述子屏对应的存储块的所述目标读取地址；

206、在所述读取控制逻辑的控制下，读取所述目标读取地址的视频源数据的目标像素数据，以驱动所述微显示屏。

进一步地，视频源数据为标准的视频时序，当其缓存至存储块的存储地址中时，相关信息也会构成存储信息保存，因此，可以利用像素数据与存储地址的对应关系以及读取控制逻辑得到在读取控制逻辑确定的读取时间点下的目标像素数据以及目标读取地址，实现屏幕显示。具体地，步骤204-206基于屏幕位置、读取控制逻辑，确定屏幕位置对应的目标像素数据；利用所述目标像素数据以及像素数据与存储地址的对应关系，确定所述目标像素数据的存储地址，作为与所述子屏对应的存储块的所述目标读取地址；在读取控制逻辑的控制下，读取目标读取地址的视频源数据的目标像素数据，以驱动微显示屏。示例性地，读取控制逻辑可以确定时钟节拍，进而，采用1000x1000分辨率的Micro-LED显示屏，分屏数目为10，则有10个子屏，当要读取资源A时候，子屏0对应的ram0每个时钟节拍的ram地址依次为0,1,2,...,子屏1对应的ram1每个时钟节拍的ram地址依次为100,101,102,...,子屏9对应的ram9每个时钟节拍的ram地址依次为900,901,902,...。因此，开始读取的时候在读取控制逻辑的第一个时钟节拍(读取时间点)，ram0的地址为0，ram1地址为100，ram9的地址为900...。进一步举例来说，当要显示一张完整图片在微显示屏时，先将完整图片缓存在每一个存储块中，在读取的时候，根据每个存储块的不同的子屏位置，得到该完整图片的不同的图块，使得采取拼图的手法将图块同时间的显示在微显示屏上，实现了完整图片的显示。

以图3为例，图3为本发明实施例中一种微显示屏的驱动方法的示例图，图3中16个pixel(像素)同时写入到n个18K的双口ram1到双口ramN中，其中，pix[15:0]表示16个pixel，读出时候，每个ram读出属于自己子屏的像素的像素数据，比如子屏1的双口ram1读出的是pix[0]，…，子屏n的双口ramN读出的是pix[n-1]，然后组合形成n个分屏的数据，传递给下一级模块，以实现微显示屏完整显示。

其中，有上述示例看出，像素数据会按照顺序进入存储块，按照多个子屏并行的输出，因此，像素数据输出是乱序的，但是从单个子屏来看，像素数据输出是顺序的。

进一步地，可以将简单双口ram的资源A，资源B进行封装，对上一级的接口模拟成fifo接口，在内部维护地址信息及资源的切换，操作容易。对block ram资源进行管理，模块分为资源写入管理，资源读取管理，分别管理状态标志，对读写的像素数据数目进行计算，并且进行乒乓操作的切换管理。

本发明提供一种微显示屏的驱动方法，微显示屏划分为若干子屏，方法包括：获取视频源数据，视频源数据包括若干像素数据；按照写入控制逻辑，将视频源数据缓存至每个存储块中，确定每个存储块的存储信息，子屏与存储块一一对应，各个存储块中均存储相同的视频源数据；在读取视频源数据时，确定每个子屏在微显示屏上的屏幕位置；基于屏幕位置、读取控制逻辑，确定屏幕位置对应的目标像素数据；利用目标像素数据以及像素数据与存储地址的对应关系，确定目标像素数据的存储地址，作为与子屏对应的存储块的目标读取地址；按照读取控制逻辑，读取目标读取地址的视频源数据的目标像素数据，并利用目标像素数据驱动子屏，以实现微显示屏的驱动。上述方法，采用了先缓存，然后再读出的时序变换思路，使得视频源数据可以并行的缓存至每个存储块中，根据读取控制逻辑确定每个存储块的目标读取地址，从而实现了在读取时，以单个的存储块的角度来看有并入串出的读取效果，以所有的存储块的角度来看有并行读取的效果，使得可以将单个存储块串出的读取结果拼接，得到整个微显示屏的像素数据，也即以并入串出的方式完成视频源数据的时序变换，相比移位串入的方式，驱动效率更高，在满足刷屏速率的基础上，尽量用少的资源完成时序变换。

进一步地，本申请还提出一种微显示屏的驱动设备，该微显示屏的驱动设备用于执行如图1或图2所示方法的步骤，该微显示屏的驱动设备可以为FPGA。

进一步地，本申请还提出一种微显示屏的驱动系统，该微显示屏的驱动系统包括微显示屏的驱动设备以及微显示屏，微显示屏的驱动设备与微显示屏电连接，微显示屏的驱动设备用于执行如图1或图2所示方法的步骤。

请参阅图4，图4为本发明实施例中一种微显示屏的驱动装置的结构框图，所述微显示屏划分为若干子屏，如图4所示装置包括：

数据获取模块401：用于获取视频源数据，所述视频源数据包括若干像素数据；

数据缓存模块402：用于按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，所述子屏与所述存储块一一对应，各个存储块中均存储相同的所述视频源数据；

地址确认模块403：用于在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址；

像素读取模块404：用于按照所述读取控制逻辑，读取所述目标读取地址的视频源数据的目标像素数据，并利用所述目标像素数据驱动所述子屏，以实现所述微显示屏的驱动。

需要说明的是，图4所示装置的作用与图1所示方法的步骤内容相似，为避免重复，此处不做赘述，具体可参阅图1所示方法的步骤内容。

本发明提供一种微显示屏的驱动装置，微显示屏划分为若干子屏，装置包括：数据获取模块：用于获取视频源数据，视频源数据包括若干像素数据；数据缓存模块：用于按照写入控制逻辑，将视频源数据缓存至每个存储块中，确定每个存储块的存储信息，子屏与存储块一一对应，各个存储块中均存储相同的视频源数据；地址确认模块：用于在读取视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定每个存储块的目标读取地址；像素读取模块：用于按照读取控制逻辑，读取目标读取地址的视频源数据的目标像素数据，并利用目标像素数据驱动子屏，以实现微显示屏的驱动。通过上述装置，基于写入控制逻辑，使得视频源数据可以并行的缓存至每个存储块中，根据读取控制逻辑确定每个存储块的目标读取地址，从而实现了在读取时，以单个的存储块的角度来看有并入串出的读取效果，以所有的存储块的角度来看有并行读取的效果，使得可以将单个存储块串出的读取结果拼接，得到整个微显示屏的像素数据，也即以并入串出的方式完成视频源数据的时序变换，相比移位串入的方式，驱动效率更高。

在一种可行实现方式中，数据缓存模块，具体用于将所述视频源数据包含的若干像素数据缓存至存储块的存储地址中，确定所述存储块的存储信息，各个存储块中均存储相同的所述视频源数据。

在一种可行实现方式中，所述存储块包括至少两个资源区域，则所述装置还包括资源管理模块，该资源管理模块：用于对于每个所述存储块，对所述至少两个资源区域进行乒乓操作，以使所述存储块实现同时进行读写。

在一种可行实现方式中，所述存储信息包括像素数据与存储地址的对应关系，则所述地址确认模块，具体用于确定每个子屏在所述微显示屏上的屏幕位置；基于所述屏幕位置、所述读取控制逻辑，确定所述屏幕位置对应的目标像素数据；利用所述目标像素数据以及像素数据与存储地址的对应关系，确定所述目标像素数据的存储地址，作为与所述子屏对应的存储块的所述目标读取地址。

在一种可行实现方式中，所述在读取所述视频源数据之前，所述装置还包括：

状态确定模块：用于确定每个所述存储块的存储状态，所述存储状态包括完成缓存状态或者未完成缓存状态，所述完成缓存状态是指所述视频源数据的若干像素数据已经全部缓存至每个存储块中，所述未完成缓存状态是指存在所述视频源数据的若干像素数据尚未全部缓存至每个存储块中；

第一执行模块：用于若所述存储状态为完成缓存状态，则执行所述在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址的步骤；

第二执行模块：用于若所述存储状态为未完成缓存状态，则继续执行所述按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息的步骤，直至所述存储状态为完成缓存状态。

需要说明的是，上述装置的作用与图2所示方法的步骤内容相似，为避免重复，此处不做赘述，具体可参阅图2所示方法的步骤内容。

本发明提供一种微显示屏的驱动装置，采用了先缓存，然后再读出的时序变换思路，使得视频源数据可以并行的缓存至每个存储块中，而在读取视频源数据的时候，可以通过读取控制逻辑确定每个存储块的目标读取地址，从而实现了对于单个的存储块的串行读取，所有存储块的并行读取，以并入串出的方式完成视频源数据的时序变换，相比移位串入的方式，驱动效率更高，在满足刷屏速率的基础上，尽量用少的资源完成时序变换。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种微显示屏的驱动方法，其特征在于，所述微显示屏划分为若干子屏，所述方法包括：

获取视频源数据，所述视频源数据包括若干像素数据；

按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，所述子屏与所述存储块一一对应，各个存储块中均存储相同的所述视频源数据；

在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址；

按照所述读取控制逻辑，读取所述目标读取地址的视频源数据的目标像素数据，并利用所述目标像素数据驱动所述子屏，以实现所述微显示屏的驱动。

2.根据权利要求1所述方法，其特征在于，所述存储块包括至少两个资源区域，则所述方法还包括：

对于每个所述存储块，对所述至少两个资源区域进行乒乓操作，以使所述存储块实现同时进行读写。

3.根据权利要求1至2任一项所述方法，其特征在于，所述在读取所述视频源数据之前，还包括：

确定每个所述存储块的存储状态，所述存储状态包括完成缓存状态或者未完成缓存状态，所述完成缓存状态是指所述视频源数据的若干像素数据已经全部缓存至每个存储块中，所述未完成缓存状态是指存在所述视频源数据的若干像素数据尚未全部缓存至每个存储块中；

若所述存储状态为完成缓存状态，则执行所述在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址的步骤；

若所述存储状态为未完成缓存状态，则继续执行所述按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息的步骤，直至所述存储状态为完成缓存状态。

4.根据权利要求1所述方法，其特征在于，所述将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，包括：

将所述视频源数据包含的若干像素数据缓存至存储块的存储地址中，确定所述存储块的存储信息，各个存储块中均存储相同的所述视频源数据。

5.根据权利要求1所述方法，其特征在于，所述存储信息包括像素数据与存储地址的对应关系，则利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址，包括：

确定每个子屏在所述微显示屏上的屏幕位置；

基于所述屏幕位置、所述读取控制逻辑，确定所述屏幕位置对应的目标像素数据；

利用所述目标像素数据以及像素数据与存储地址的对应关系，确定所述目标像素数据的存储地址，作为与所述子屏对应的存储块的所述目标读取地址。

6.一种微显示屏的驱动设备，其特征在于，所述微显示屏的驱动设备用于执行如权利要求1至5中任一项所述方法的步骤。

7.一种微显示屏的驱动系统，其特征在于，所述微显示屏的驱动系统包括微显示屏的驱动设备以及所述微显示屏，所述微显示屏的驱动设备与所述微显示屏电连接，所述微显示屏的驱动设备用于执行如权利要求1至5中任一项所述方法的步骤。

8.一种微显示屏的驱动装置，其特征在于，所述微显示屏划分为若干子屏，所述装置包括：

数据获取模块：用于获取视频源数据，所述视频源数据包括若干像素数据；

数据缓存模块：用于按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息，所述子屏与所述存储块一一对应，各个存储块中均存储相同的所述视频源数据；

地址确认模块：用于在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址；

像素读取模块：用于按照所述读取控制逻辑，读取所述目标读取地址的视频源数据的目标像素数据，并利用所述目标像素数据驱动所述子屏，以实现所述微显示屏的驱动。

9.根据权利要求8所述微显示屏的驱动装置，其特征在于，所述存储块包括至少两个资源区域，则所述装置还包括：

乒乓操作模块：用于对于每个所述存储块，对所述至少两个资源区域进行乒乓操作，以使所述存储块实现同时进行读写。

10.根据权利要求8至9中任一项所述微显示屏的驱动装置，其特征在于，所述在读取所述视频源数据之前，所述装置还包括：

状态确定模块：用于确定每个所述存储块的存储状态，所述存储状态包括完成缓存状态或者未完成缓存状态，所述完成缓存状态是指所述视频源数据的若干像素数据已经全部缓存至每个存储块中，所述未完成缓存状态是指存在所述视频源数据的若干像素数据尚未全部缓存至每个存储块中；

第一执行模块：用于若所述存储状态为完成缓存状态，则执行所述在读取所述视频源数据时，利用读取控制逻辑以及每个存储块的存储信息，确定所述每个存储块的目标读取地址的步骤；

第二执行模块：用于若所述存储状态为未完成缓存状态，则继续执行所述按照写入控制逻辑，将所述视频源数据缓存至每个存储块中，确定每个所述存储块的存储信息的步骤，直至所述存储状态为完成缓存状态。