CN117676267A - 提高视频传输延时测试精度的设备和方法 - Google Patents

Abstract

本发明提供了提高视频传输延时测试精度的设备和方法，包括：图层加嵌设备用于接收视频源发送的HDMI视频接口信号，将HDMI视频接口信号转化为视频并行信号；获取第一帧同步信号，根据第一帧同步信号得到第一时间图层，将第一时间图层加嵌到视频并行信号后，得到第一嵌入图层视频信号；从待测设备接收到第一嵌入图层视频并行信号，获取第二帧同步信号，根据第二帧同步信号得到第二时间图层；将第二时间图层加嵌到第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号，通过显示设备输出；计算第二嵌入图层视频中一帧图像的第一时间图层和第二时间图层的时间差，得到待测设备的整体延时时间；可以提高视频传输延时测试的精度。

Description

提高视频传输延时测试精度的设备和方法

技术领域

本发明涉及图像处理技术领域，尤其是涉及提高视频传输延时测试精度的设备和方法。

背景技术

视频图像的实时通信，如电视直播、视频会议，涉及图像的采集、处理、传输、显示等各个环节。这一过程中，视频传输延时是衡量相关设备优劣的一项重要技术指标。

参照图1所示的测试视频编解码设备的延时示意图，为目前常用的测试视频传输延时的方法。视频源中的每一帧图像都存在时间戳，视频源从接口1和接口2输出视频分别给到显示设备1以及待测设备，待测设备输出的视频给到显示设备2。通过外部摄像设备(如手机)同时拍摄显示设备1和显示设备2的输出图像，计算拍摄得到的同一幅图像中两个时间戳的差值，得到视频经过待测设备的整体延时时间。

使用目前常用的方式测试视频传输延时存在以下几个方面导致测试误差较大。

1)视频源从接口1和接口2输出的视频图像存在延时；

2)显示设备1和显示设备2输出视频图像存在延时；如果显示设备1和显示设备2是不同厂家或者同一厂家不同型号，都有可能导致测试误差。

3)显示设备1和显示设备2的刷新率也导致测试误差。

4)视频源中的每一帧图像都存在时间戳，且帧与帧之间时间戳的间隔为1/帧率(以秒为单位)。若待测设备的延时时间少于一帧的时间间隔，目前的测试方式难以得到正确的延时时间。若待测设备的延时时间大于或等于一帧的时间间隔，显示设备1以及显示设备2刷新屏幕做不到同步，测试出的延时时间误差也在0-1/帧率(以秒为单位)的范围内。

5)视频源中相邻两帧图像的时间戳间隔为1/帧率(以秒为单位)，若视频源输出图像存在丢帧，插帧都会导致测试误差较大。

综上所述，使用目前测试视频传输延时的方法，存在测试误差大，测试精度差的问题。

发明内容

有鉴于此，本发明的目的在于提供提高视频传输延时测试精度的设备和方法，对视频源的图像先叠加第一时间图层，并输出给待测设备，经待测设备回环的视频图像再次叠加第二时间图层，计算一帧图像中第一时间图层和第二时间图层的时间差，从而得到待测设备的整体延时时间，可以提高视频传输延时测试的精度。

第一方面，本发明实施例提供了提高视频传输延时测试精度的设备，所述设备包括视频源、图层加嵌设备、待测设备和显示设备，其中，所述图层加嵌设备包括FPGA；

所述图层加嵌设备，用于接收视频源发送的HDMI视频接口信号，并将所述HDMI视频接口信号转化为视频并行信号；获取第一帧同步信号，根据所述第一帧同步信号得到第一时间图层，并将所述第一时间图层加嵌到所述视频并行信号后，得到第一嵌入图层视频信号；

从所述待测设备接收到所述第一嵌入图层视频并行信号，获取第二帧同步信号，根据所述第二帧同步信号得到第二时间图层；将所述第二时间图层加嵌到所述第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号，并通过所述显示设备输出；

计算所述第二嵌入图层视频中一帧图像的所述第一时间图层和所述第二时间图层的时间差，从而得到所述待测设备的整体延时时间。

进一步的，所述图层加嵌设备包括第一HDMI接收器；

所述第一HDMI接收器，用于接收所述视频源发送的所述HDMI视频接口信号，并将所述HDMI视频接口信号转化为所述视频并行信号。

进一步的，所述FPGA包括第一帧检测模块、第一时间图层加嵌模块和计时器；

所述第一帧检测模块，用于获取所述第一帧同步信号，并监测所述第一帧同步信号的上升沿，记录所述计时器的第一数值；

所述第一时间图层加嵌模块，用于将所述计时器的第一数值转化为所述第一时间图层；将所述第一时间图层加嵌到所述视频并行信号后，得到所述第一嵌入图层视频并行信号。

进一步的，所述图层加嵌设备包括第一HDMI发送器；

所述第一HDMI发送器，用于将所述第一嵌入图层视频并行信号转化为第一嵌入图层视频接口信号，并输出给所述待测设备。

进一步的，所述图层加嵌设备包括第二HDMI接收器；

所述第二HDMI接收器，用于将第一嵌入图层视频接口信号转化为所述第一嵌入图层视频并行信号。

进一步的，所述FPGA包括第二帧检测模块和第二时间图层加嵌模块；

所述第二帧检测模块，用于获取所述第二帧同步信号，并监测所述第二帧同步信号的上升沿，记录计时器的第二数值；

所述第二时间图层加嵌模块，用于将所述计时器的第二数值转化为所述第二时间图层；将所述第二时间图层加嵌到所述第一嵌入图层视频并行信号后，得到所述第二嵌入图层视频并行信号。

进一步的，所述图层加嵌设备包括第二HDMI发送器；

所述第二HDMI发送器，用于将所述第二嵌入图层视频并行信号转化为第二嵌入图层视频接口信号，并通过所述显示设备输出。

第二方面，本发明实施例提供了提高视频传输延时测试精度的方法，应用于如上所述的提高视频传输延时测试精度的设备，所述设备包括视频源、图层加嵌设备、待测设备和显示设备，其中，所述图层加嵌设备包括FPGA；所述方法包括：

所述图层加嵌设备接收视频源发送的HDMI视频接口信号，并将所述HDMI视频接口信号转化为视频并行信号；

获取第一帧同步信号，根据所述第一帧同步信号得到第一时间图层，并将所述第一时间图层加嵌到所述视频并行信号后，得到第一嵌入图层视频信号；

从所述待测设备接收到所述第一嵌入图层视频并行信号，获取第二帧同步信号，根据所述第二帧同步信号得到第二时间图层；

将所述第二时间图层加嵌到所述第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号，并通过所述显示设备输出；

计算所述第二嵌入图层视频中一帧图像的所述第一时间图层和所述第二时间图层的时间差，从而得到所述待测设备的整体延时时间。

第三方面，本发明实施例提供了电子设备，包括存储器、处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上所述的提高视频传输延时测试精度的方法。

第四方面，本发明实施例提供了具有处理器可执行的非易失的程序代码的计算机可读介质，所述程序代码使所述处理器执行如上所述的提高视频传输延时测试精度的方法。

本发明实施例提供了提高视频传输延时测试精度的设备和方法，设备包括视频源、图层加嵌设备、待测设备和显示设备，其中，图层加嵌设备包括FPGA；图层加嵌设备用于接收视频源发送的HDMI视频接口信号，并将HDMI视频接口信号转化为视频并行信号；获取第一帧同步信号，根据第一帧同步信号得到第一时间图层，并将第一时间图层加嵌到视频并行信号后，得到第一嵌入图层视频信号；从待测设备接收到第一嵌入图层视频并行信号，获取第二帧同步信号，根据第二帧同步信号得到第二时间图层；将第二时间图层加嵌到第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号，并通过显示设备输出；计算第二嵌入图层视频中一帧图像的第一时间图层和第二时间图层的时间差，从而得到待测设备的整体延时时间；可以提高视频传输延时测试的精度。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为测试视频编解码设备的延时示意图；

图2为本发明实施例一提供的提高视频传输延时测试精度的设备示意图；

图3为本发明实施例一提供的另一提高视频传输延时测试精度的设备示意图；

图4为本发明实施例二提供的提高视频传输延时测试精度的方法流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为便于对本实施例进行理解，下面对本发明实施例进行详细介绍。

实施例一：

图2为本发明实施例一提供的提高视频传输延时测试精度的设备示意图。

参照图2，该设备包括视频源、图层加嵌设备、待测设备和显示设备，其中，图层加嵌设备包括FPGA(Field-ProgrammableGateArray，现场可编程门阵列)；

图层加嵌设备，用于接收视频源发送的HDMI(High Definition MultimediaInterface，高清多媒体接口)视频接口信号，并将HDMI视频接口信号转化为视频并行信号；获取第一帧同步信号，根据第一帧同步信号得到第一时间图层，并将第一时间图层加嵌到视频并行信号后，得到第一嵌入图层视频信号；其中，视频源可以是摄像头和机顶盒等，也可以是输出视频的设备。视频源输出接口可以是HDMI、VGA(Video Graphics Array，视频图形阵列)或SDI(Serial Digital Interfac，串行数字接口)，图3中以HDMI为例进行说明。

从待测设备接收到第一嵌入图层视频并行信号，获取第二帧同步信号，根据第二帧同步信号得到第二时间图层；将第二时间图层加嵌到第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号，并通过显示设备输出；

这里，将视频源发送的HDMI视频接口信号的每一帧，通过FPGA两次嵌入时间图层，这样两个时间图层在同一幅图像中。

计算第二嵌入图层视频中一帧图像的第一时间图层和第二时间图层的时间差，从而得到待测设备的整体延时时间。

本实施例中，对来自视频源的HDMI视频接口信号先叠加第一时间图层，并输出给待测设备；经待测设备回环的第一嵌入图层视频并行信号再次叠加第二时间图层，最终将含有两个时间图层的第二嵌入图层视频并行信号经显示设备输出。通过外部摄像设备(如手机)拍摄显示设备，计算一帧图像中两个时间图层显示的时间差，得出待测设备的整体延时时间，延时精度可达1ms。本申请不仅可以提高视频传输延时测试的精度，而且为测试人员提供可直观感受延时的方法和设备。

进一步的，参照图3，图层加嵌设备包括第一HDMI接收器；

第一HDMI接收器，用于接收视频源发送的HDMI视频接口信号，并将HDMI视频接口信号转化为视频并行信号。其中，视频并行信号的格式为RGB(表示颜色的模型)、YUV444或YUV422。

其中，通过外部摄像设备(如手机)拍摄图像计算延时的方式，与图1相比，采用图3的方式可以测出高精度的延时时间。

进一步的，FPGA包括第一帧检测模块、第一时间图层加嵌模块和计时器；

第一帧检测模块，用于获取第一帧同步信号，并监测第一帧同步信号的上升沿，记录计时器的第一数值；其中，计时器用于提供计时信息，计时单位1ms；

这里，第一帧检测模块获取第一帧同步信号的方式包括两种：第一种是从第一HDMI接收器输出的视频并行信号中，根据EAV(有效视频结束)/SAV(有效视频开始)提取出第一帧同步信号；第二种是直接使用第一HDMI接收器输出的第一帧同步信号。

第一时间图层加嵌模块，用于将计时器的第一数值转化为第一时间图层；将第一时间图层加嵌到视频并行信号后，得到第一嵌入图层视频并行信号。

这里，对来自第一HDMI接收器的视频并行信号，第一时间图层加嵌到整幅图像的右上角，对来自第二HDMI接收器的第一嵌入图层视频并行信号，第二时间图层加嵌到整幅图像左下角。

进一步的，图层加嵌设备包括第一HDMI发送器；

第一HDMI发送器，用于将第一嵌入图层视频并行信号转化为第一嵌入图层视频接口信号，并输出给待测设备。

进一步的，图层加嵌设备包括第二HDMI接收器；

第二HDMI接收器，用于将第一嵌入图层视频接口信号转化为第一嵌入图层视频并行信号。其中，第一嵌入图层视频并行信号的格式为RGB、YUV444或YUV422。

进一步的，FPGA包括第二帧检测模块和第二时间图层加嵌模块；

第二帧检测模块，用于获取第二帧同步信号，并监测第二帧同步信号的上升沿，记录计时器的第二数值；

第二时间图层加嵌模块，用于将计时器的第二数值转化为第二时间图层；将第二时间图层加嵌到第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号。

进一步的，图层加嵌设备包括第二HDMI发送器；

第二HDMI发送器，用于将第二嵌入图层视频并行信号转化为第二嵌入图层视频接口信号，并通过显示设备输出。

本申请通过FPGA对视频图像两次叠加时间图层，并将带有时间图层信息的视频图像经一个显示设备输出，避免了不同显示设备引入的测量误差。

本申请的延时误差主要来自FPGA内部的延迟，以及第一HDMI发送器、第二HDMI接收器的延迟，这部分延时所引入的总误差在几百个纳秒的范围内，对于待测设备的延迟时间以毫秒为单位，基本可以忽略不计。如果有更高精度测试延时的要求，这部分延时所引入的误差也可以通过以下方式消除：

1)提高计时器的计时精度。以更快频率的时钟信号作为计时脉冲，计时单位可以提高到100ns-10ns。

2)将图3中第一HDMI发送器的输出环接给第二HDMI接收器的输入，通过外部摄像设备(如手机)拍摄显示设备，计算得到FPGA内部、第一HDMI发送器、第二HDMI接收器的总延时T1；

3)按照图3的方式，测试计算待测设备的总延时为T2；T2-T1为待测设备的实际延时时间，消除了FPGA内部、第一HDMI发送器、第二HDMI接收器所引入的误差。

在进行测量过程中，为测试人员提供了延时可量化并且可直观感受的一体化方法和设备。如图3中的视频源如果为摄像头，测试人员既可以在显示设备得出延时的具体数值，又可以通过画面直观感受待测设备的总体延时。

实施例二：

图4为本发明实施例二提供的提高视频传输延时测试精度的方法流程图。

参照图4，应用于如上所述的提高视频传输延时测试精度的设备，设备包括视频源、图层加嵌设备、待测设备和显示设备，其中，图层加嵌设备包括FPGA；该方法包括以下步骤：

步骤S101，图层加嵌设备接收视频源发送的HDMI视频接口信号，并将HDMI视频接口信号转化为视频并行信号；

步骤S102，获取第一帧同步信号，根据第一帧同步信号得到第一时间图层，并将第一时间图层加嵌到视频并行信号后，得到第一嵌入图层视频信号；

步骤S103，从待测设备接收到第一嵌入图层视频并行信号，获取第二帧同步信号，根据第二帧同步信号得到第二时间图层；

步骤S104，将第二时间图层加嵌到第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号，并通过显示设备输出；

步骤S105，计算第二嵌入图层视频中一帧图像的第一时间图层和第二时间图层的时间差，从而得到待测设备的整体延时时间。

本发明实施例提供了提高视频传输延时测试精度的设备和方法，设备包括视频源、图层加嵌设备、待测设备和显示设备，其中，图层加嵌设备包括FPGA；图层加嵌设备用于接收视频源发送的HDMI视频接口信号，并将HDMI视频接口信号转化为视频并行信号；获取第一帧同步信号，根据第一帧同步信号得到第一时间图层，并将第一时间图层加嵌到视频并行信号后，得到第一嵌入图层视频信号；从待测设备接收到第一嵌入图层视频并行信号，获取第二帧同步信号，根据第二帧同步信号得到第二时间图层；将第二时间图层加嵌到第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号，并通过显示设备输出；计算第二嵌入图层视频中一帧图像的第一时间图层和第二时间图层的时间差，从而得到待测设备的整体延时时间；可以提高视频传输延时测试的精度。

本发明实施例还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述实施例提供的提高视频传输延时测试精度的方法的步骤。

本发明实施例还提供一种具有处理器可执行的非易失的程序代码的计算机可读介质，计算机可读介质上存储有计算机程序，计算机程序被处理器运行时执行上述实施例的提高视频传输延时测试精度的方法的步骤。

本发明实施例所提供的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种提高视频传输延时测试精度的设备，其特征在于，所述设备包括视频源、图层加嵌设备、待测设备和显示设备，其中，所述图层加嵌设备包括FPGA；

所述图层加嵌设备，用于接收视频源发送的HDMI视频接口信号，并将所述HDMI视频接口信号转化为视频并行信号；获取第一帧同步信号，根据所述第一帧同步信号得到第一时间图层，并将所述第一时间图层加嵌到所述视频并行信号后，得到第一嵌入图层视频信号；

从所述待测设备接收到所述第一嵌入图层视频并行信号，获取第二帧同步信号，根据所述第二帧同步信号得到第二时间图层；将所述第二时间图层加嵌到所述第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号，并通过所述显示设备输出；

计算所述第二嵌入图层视频中一帧图像的所述第一时间图层和所述第二时间图层的时间差，从而得到所述待测设备的整体延时时间。

2.根据权利要求1所述的提高视频传输延时测试精度的设备，其特征在于，所述图层加嵌设备包括第一HDMI接收器；

所述第一HDMI接收器，用于接收所述视频源发送的所述HDMI视频接口信号，并将所述HDMI视频接口信号转化为所述视频并行信号。

3.根据权利要求2所述的提高视频传输延时测试精度的设备，其特征在于，所述FPGA包括第一帧检测模块、第一时间图层加嵌模块和计时器；

所述第一帧检测模块，用于获取所述第一帧同步信号，并监测所述第一帧同步信号的上升沿，记录所述计时器的第一数值；

所述第一时间图层加嵌模块，用于将所述计时器的第一数值转化为所述第一时间图层；将所述第一时间图层加嵌到所述视频并行信号后，得到所述第一嵌入图层视频并行信号。

4.根据权利要求3所述的提高视频传输延时测试精度的设备，其特征在于，所述图层加嵌设备包括第一HDMI发送器；

所述第一HDMI发送器，用于将所述第一嵌入图层视频并行信号转化为第一嵌入图层视频接口信号，并输出给所述待测设备。

5.根据权利要求1所述的提高视频传输延时测试精度的设备，其特征在于，所述图层加嵌设备包括第二HDMI接收器；

所述第二HDMI接收器，用于将第一嵌入图层视频接口信号转化为所述第一嵌入图层视频并行信号。

6.根据权利要求5所述的提高视频传输延时测试精度的设备，其特征在于，所述FPGA包括第二帧检测模块和第二时间图层加嵌模块；

所述第二帧检测模块，用于获取所述第二帧同步信号，并监测所述第二帧同步信号的上升沿，记录计时器的第二数值；

所述第二时间图层加嵌模块，用于将所述计时器的第二数值转化为所述第二时间图层；将所述第二时间图层加嵌到所述第一嵌入图层视频并行信号后，得到所述第二嵌入图层视频并行信号。

7.根据权利要求6所述的提高视频传输延时测试精度的设备，其特征在于，所述图层加嵌设备包括第二HDMI发送器；

所述第二HDMI发送器，用于将所述第二嵌入图层视频并行信号转化为第二嵌入图层视频接口信号，并通过所述显示设备输出。

8.一种提高视频传输延时测试精度的方法，其特征在于，应用于权利要求1至7任一项所述的提高视频传输延时测试精度的设备，所述设备包括视频源、图层加嵌设备、待测设备和显示设备，其中，所述图层加嵌设备包括FPGA；所述方法包括：

所述图层加嵌设备接收视频源发送的HDMI视频接口信号，并将所述HDMI视频接口信号转化为视频并行信号；

获取第一帧同步信号，根据所述第一帧同步信号得到第一时间图层，并将所述第一时间图层加嵌到所述视频并行信号后，得到第一嵌入图层视频信号；

从所述待测设备接收到所述第一嵌入图层视频并行信号，获取第二帧同步信号，根据所述第二帧同步信号得到第二时间图层；

将所述第二时间图层加嵌到所述第一嵌入图层视频并行信号后，得到第二嵌入图层视频并行信号，并通过所述显示设备输出；

计算所述第二嵌入图层视频中一帧图像的所述第一时间图层和所述第二时间图层的时间差，从而得到所述待测设备的整体延时时间。

9.一种电子设备，包括存储器、处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述权利要求8所述的提高视频传输延时测试精度的方法。

10.一种具有处理器可执行的非易失的程序代码的计算机可读介质，其特征在于，所述程序代码使所述处理器执行所述权利要求8所述的提高视频传输延时测试精度的方法。