CN117648281A - 多路服务器控制方法、装置、系统、电子设备及存储介质 - Google Patents

Abstract

本申请提供了多路服务器控制方法、装置、系统、电子设备及存储介质。方法包括：对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，其中，多路服务器包括第一中央处理器和第二中央处理器，第一中央处理器和第二中央处理器均能够加载多路服务器的基本输入输出系统；当中央处理器工作状态判断结果为第一中央处理器和第二中央处理器均在工作时，获取中央处理器切换信号；根据中央处理器切换信号，将多路服务器的控制源从第一中央处理器切换到第二中央处理器，得到第一多路服务器控制结果。由于本申请能够根据用户发出的CPU切换信号进行多个服务器控制源的切换，提高了多路服务器的控制灵活度和抗风险能力。

Description

多路服务器控制方法、装置、系统、电子设备及存储介质

技术领域

本申请涉及计算机技术领域，尤其涉及一种多路服务器控制方法、装置、系统、电子设备及存储介质。

背景技术

随着服务器技术的发展和数据处理需求的扩大，对于服务器的结构灵活性和性能要求也越来越高。传统服务器架构单一，难以同时满足各行业和业务职能领域的不同需求场景及成本最优化等用户需求，而逐渐被多路服务器取代。

具体的，现有技术往往采用从多路服务器中选定一个CPU作为主CPU进行SPI总线的管理输出主体，实现对多路服务器的管理控制功能。但是，由于多路服务器中的其余CPU不具备度服务器控制权限，当选定的CPU出现故障时，故障爆炸半径大，严重影响服务器的相应功能的正常开展。

发明内容

本申请提供了一种多路服务器控制方法、装置、电子设备及可读存储介质。通过将第一CPU和第二CPU均设计成能够进行SPI总线管理输出的CPU，在第一CPU和第二CPU均处于工作状态时，能够根据用户发出的中央处理器切换信号将多路服务器的控制源从第一中央处理器切换到第二中央处理器，解决了现有多路服务器中选定的CPU故障时服务器的相应功能的正常开展受到严重影响的问题。

第一方面，本申请提供了一种多路服务器控制方法，该方法包括：

通过所述CPLD逻辑控制芯片对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，其中，所述第一中央处理器和所述第二中央处理器均能够加载所述多路服务器的基本输入输出系统；

当所述中央处理器工作状态判断结果为所述第一中央处理器和所述第二中央处理器均在工作时，获取中央处理器切换信号；

当所述中央处理器切换信号为需进行中央处理器切换时，通过所述SWITCH芯片将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第一多路服务器控制结果。

可选的，本申请提供的多路服务器控制方法还包括：

当所述中央处理器工作状态判断结果为所述第二中央处理器工作且所述第一中央处理器未工作时，将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第二多路服务器控制结果。

可选的，本申请提供的多路服务器控制方法还包括：

获取中央处理器报错信息；

当所述中央处理器报错信息为所述第二中央处理器故障时，将所述多路服务器的控制源从所述第二中央处理器切换到所述第一中央处理器，得到第三多路服务器控制结果。

可选的，本申请提供的多路服务器控制方法还包括：

根据所述中央处理器切换信号，将所述多路服务器的串行外围设备接口源从所述第一中央处理器切换到所述第二中央处理器，得到所述第一多路服务器控制结果。

可选的，本申请提供的多路服务器控制方法还包括：

通过预先设置的分时控制原则，根据所述第一中央处理器的片选信号和所述第二中央处理器的片选信号对单刀双掷开关的管脚进行赋值处理；

根据所述单刀双掷开关的管脚获取所述第一FLASH模组的片选信号；

根据所述单刀双掷开关的管脚获取所述第二FLASH模组的片选信号；

获取片选控制信号；

根据所述片选控制信号和预先设置的片选策略进行片选变更判断，得到片选变更判断结果；

当所述片选变更判断结果为所述片选控制信号和所述片选策略不一致时，根据所述片选控制信号，进行从所述第一FLASH模组的片选信号到所述第二FLASH模组的片选信号切换，得到第四多路服务器控制结果。

可选的，本申请提供的多路服务器控制方法还包括：

对多路服务器进行FLASH模组工作状态判断，得到FLASH模组工作状态判断结果；

当所述FLASH模组工作状态判断结果为所述第一FLASH模组在工作且所述第二FLASH模组不在工作时，将所述多路服务器的片选信号从所述二FLASH模组切换到所述第一FLASH模组，得到第五多路服务器控制结果。

第二方面，本申请还提供一种多路服务器控制装置，包括：

中央处理器状态判断模块，用于通过所述CPLD逻辑控制芯片对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，其中，所述第一中央处理器和所述第二中央处理器均能够加载所述多路服务器的基本输入输出系统；

切换信号获取模块，用于当所述中央处理器工作状态判断结果为所述第一中央处理器和所述第二中央处理器均在工作时，获取中央处理器切换信号；

第一服务器控制模块，用于当所述中央处理器切换信号为需进行中央处理器切换时，通过所述SWITCH芯片将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第一多路服务器控制结果。

第三方面，本申请还提供一种多路服务器控制系统，包括：

计算节点模块，包括第一中央处理器和第二中央处理器，所述第一中央处理器和所述第二中央处理器均能够加载所述多路服务器的基本输入输出系统，供所述CPLD控制模块根据所述中央处理器切换信号将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器；

CPLD控制模块，用于对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，当所述中央处理器工作状态判断结果为所述第一中央处理器和所述第二中央处理器均在工作时，获取中央处理器切换信号，根据所述中央处理器切换信号，将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器。

可选的，本申请提供的多路服务器控制系统还包括：

所述CPLD控制模块，还用于获取片选控制信号，根据所述片选控制信号，进行第一FLASH模组和第二FLASH模组的片选信号切换，得到所述第四多路服务器控制结果；

所述第一FLASH模组与所述多路服务器的板卡固定连接，所述第二FLASH模组可活动地连接所述板卡，用于供所述CPLD控制模块进行所述第一FLASH模组和所述第二FLASH模组的片选信号切换，得到所述第四多路服务器控制结果。

第四方面，本申请还提供了一种电子设备，该电子设备包括处理器和存储器，所述存储器存储可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第一方面所述的多路服务器控制方法的步骤。

第五方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第一方面所述的多路服务器控制方法的步骤。

本申请提供的技术方案中，通过将第一CPU和第二CPU均设计成能够进行SPI总线管理输出的CPU，在第一CPU和第二CPU均处于工作状态时，能够根据用户发出的中央处理器切换信号将多路服务器的控制源从第一中央处理器切换到第二中央处理器，确保了多路服务器中的第一CPU和第二CPU能够随时切换，避免了多路服务器对单一CPU依赖过强，CPU故障时对整个多路服务器影响过大的问题，实现了多路服务器中多个不同CPU之间灵活切换的功能，提高了多路服务器的控制灵活度和抗风险能力。

上述说明仅是本申请提供的技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是一种现有多路服务器控制系统示例；

图2是本申请实施例提供的多路服务器控制方法示意图之一；

图3是本申请实施例提供的多路服务器控制方法示意图之二；

图4是本申请实施例提供的多路服务器控制方法示意图之三；

图5是本申请实施例提供的多路服务器控制方法示意图之四；

图6是本申请实施例提供的多路服务器控制方法示意图之五；

图7是本申请实施例提供的多路服务器控制方法示意图之六；

图8是本申请提供的一种多路服务器控制系统示例之一；

图9是本申请提供的一种多路服务器控制系统示例之二；

图10是本申请提供的插卡模组连接器示例图；

图11是本申请实施例提供的多路服务器控制装置示意图；

图12是本申请实施例提供的一种电子设备的结构示意图。

具体实施方式

下面将参照附图更详细地描述本申请的示例性实施例。虽然附图中显示了本申请的示例性实施例，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

随着服务器技术的发展和数据处理需求的扩大，对于服务器的结构灵活性和性能要求也越来越高。传统服务器架构单一，难以同时满足各行业和业务职能领域的不同需求场景及成本最优化等用户需求，而逐渐被多路服务器取代。

如图1所示，以多路服务器中的双路服务器为例，包括计算节点模块、基板管理控制器(Baseboard Management Controller，BMC)模块、复杂可编程逻辑器件(ComplexProgrammable Logic Device，CPLD)接口模块和机框，在机框内可装配单个或者多个计算节点。主中央处理器(Central Processing Unit，CPU)，例如图1中的CPU0引出串行外设接口(Serial Peripheral Interface，SPI)信号作为基本输入输出系统(Basic InputOutput System，BIOS)的FLASH的通道，负责加载服和存储务器系统需要的各项固件配置以及打印信息，例如CPU0对BIOS FLASH0和BIOS FLASH1进行直连控制，此时多路服务器中的其余CPU，例如CPU1虽然也能提供SPI信号，但不能获取BIOS FLASH0和BIOS FLASH1的控制权限。

这种多路服务器架构设置方法，从多路服务器中选定一个CPU作为主CPU进行SPI总线的管理输出主体，面对选定的CPU出现故障，例如CPU0出现故障时，由于其余CPU没有控制权限，例如CPU1没有独立控制服务器系统的能力，服务器的故障爆炸半径大且难以降低，严重影响服务器的相应功能的正常开展。并且，这种多路服务器的多个FLASH，例如主FLASH和备FLASH均设计在板卡上，需要人工通过备FLASH，例如图1红的FLASH1的相关物料判断其是否支持备份功能，对板卡布局空间造成浪费的同时提高了SPI总线布局难度。

而为了降低多路服务器爆炸半径，减少多路服务器中主板故障的影响范围，现有技术还选择多节点服务器作为替代方案。多节点服务器将系统分为多个模块并分别进行独立设计，设计完成后集成装配调试。由于能够根据用户需求选择装配单个或多个节点，不仅能够确保设计的灵活度和板卡的复杂度，满足用户的不同需求，还能降低板卡的生产成本和后驱维护维修成本。但是，这种多节点服务器存在CPU、SPI及FLASH难以统一调度的问题。并且，这种多节点的设计方法为了应对FLASH备份需求，需要在主板等区域进行满足多个FLASH备份而产生的重复设计，对主板等结构及布局空间设计带来挑战，不利于板卡的复用及部件的解耦开发。而且，SPI总线对于主板存在极高的布局布线要求导致引入备份BIOSFLASH时在板卡设计阶段引入较大的难度，延长了板卡设计开发周期。此外，板卡在产品阶段的功能需求是根据用户实际需求可选的，没有备份需求却又进行BIOS FLASH备份布线的板卡不仅会白白浪费板卡布局空间，还会失去原本板卡能够支持的部分线路设计，反而导致基于多节点独立设计并集成装配的板卡的综合性能不如传统设计的板卡的综合性能。

本申请提供的服务器控制方法，针对现有技术中多路服务器依赖于选定的主CPU进行SPI总线的管理输出，而其他CPU没有控制权限导致主CPU故障时服务器的故障爆炸半径范围大的问题，在多路服务器中将多个CPU均设计为能够独立加载BIOS的处理器，并通过切换节点SPI接口的方式实现从第一CPU切换到第二CPU的功能，避免了多路服务器对单一CPU依赖过强，CPU故障时对整个多路服务器影响过大的问题，实现了多路服务器中多个不同CPU之间灵活切换的效果。

此外，针对现有技术中主FLASH和备FLASH均设计在板卡上，只能通过物料是否上件控制是否支持备份功能，对板卡布局空间造成很大浪费及SPI布线难度大的问题，本申请将主FLASH作为默认板载的FLASH固定在板卡上，作为板卡的固定配置，将备FLASH设计为模块化插卡形式，能够基于用户的使用需求，通过布线部件及控制线路实现部件模块化的设计，节省了板卡布局布线空间的同时，提高了板卡设计的灵活程度。

下面结合附图，通过具体的实施例及其应用场景对本申请提供的多路服务器控制方法、装置、电子设备及非易失性可读存储介质进行详细地说明。

本申请的第一实施方式涉及一种多路服务器控制方法，应用于多路服务器控制系统，所述多路服务器控制系统包括SWITCH芯片、CPLD逻辑控制芯片，所述SWITCH芯片分别与所述多路服务器的第一中央处理器和所述多路服务器的第二中央处理器相连，如图2所示，包括：

步骤101、通过所述CPLD逻辑控制芯片对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，其中，所述第一中央处理器和所述第二中央处理器均能够加载所述多路服务器的基本输入输出系统；

步骤102、当所述中央处理器工作状态判断结果为所述第一中央处理器和所述第二中央处理器均在工作时，获取中央处理器切换信号；

步骤103、当所述中央处理器切换信号为需进行中央处理器切换时，通过所述SWITCH芯片将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第一多路服务器控制结果。

具体的，本申请提供的多路服务器控制方法中，首先需要对多路服务器中的多个CPU进行工作状态判断，得到中央处理器工作状态判断结果。当中央处理器工作状态判断结果为第一CPU和第二CPU均在工作时，流入通过CPLD接收BMC发出的中央处理器切换指令，例如用户发出将第一CPU切换为第二CPU的切换指令，并根据中央处理器切换指令切换CPU_SPI_SEL控制信号，将多路服务器的控制源从第一CPU切换到第二CPU，得到第一多路服务器控制结果。

举例来说，本申请提供的多路服务器控制方法应用于一种多路服务器控制系统中，多路服务器控制系统中设置有SWITCH芯片、BMC基板控制芯片和CPLD逻辑控制芯片。SWITCH芯片设置在多路复用(MUX)模块中，分别与第一CPU、第二CPU和FLASH芯片相连，将第一CPU和第二CPU分别通过SPI链路传输的SPI信号2切1后输出给FLASH芯片。

CPLD逻辑控制芯片在主板上汇总SWITCH输出的CS0/CS1信号，并对第一CPU和第二CPU进行在位状态的监控，得到第一CPU的工作状态和第二CPU的工作状态。CPLD逻辑控制芯片还能够经CS0信号透传到板载的FLASH芯片，即焊接在板卡上的默认主FLASH芯片或第一FLASH芯片，还能通过OMC到CPLD的I2C信号传递BMC的串口或网口下发的切换主备FLASH芯片或实现第一FLASH芯片和第二FLASH芯片间的切换的命令。

为了实现上述功能，SWITCH芯片可以为2:1的高速总线MUX/DEMUX Switch芯片，例如74CBTLV3257PW。由于74CBTLV3257PW芯片是4通道MUX，而单个CPU的SPI信号包括CS0/CS1/MOSI/MISO/IO[3:0]/CLK/RESET等10个信号，所以需要使用5个74CBTLV3257PW实现同时切换2个CPU的SPI信号给一个或多个FLASH芯片使用。当多路服务器中的CPU为2个以上，SWITCH芯片的通道MUX数量为其他时，根据实际需求进行SWITCH芯片的调整，确保能够实现切换多个CPU的SPI信号给一个或多个FLASH芯片使用的效果，本申请不对SWITCH芯片的牌号及数量进行限制。

本申请提供的技术方案中，通过将第一CPU和第二CPU均设计成能够进行SPI总线管理输出的CPU，在第一CPU和第二CPU均处于工作状态时，能够根据用户发出的中央处理器切换信号将多路服务器的控制源从第一中央处理器切换到第二中央处理器，确保了多路服务器中的第一CPU和第二CPU能够随时切换，避免了多路服务器对单一CPU依赖过强，CPU故障时对整个多路服务器影响过大的问题，实现了多路服务器中多个不同CPU之间灵活切换的效果，提高了多路服务器的控制灵活度和抗风险能力。

在上述实施方式的基础上，如图3所示，本申请提供的多路服务器控制方法中，步骤101之后，还包括：

步骤104、当所述中央处理器工作状态判断结果为所述第二中央处理器工作且所述第一中央处理器未工作时，将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第二多路服务器控制结果。

具体的，本申请提供的多路服务器控制方法中，多路服务器中的多个CPU进行工作状态判断，得到中央处理器工作状态判断结果之后，当中央处理器工作状态判断结果为第一CPU不在工作而第二CPU在工作时，例如CPLD通过识别第一CPU的在位信号和第二CPU的在位芯片，判断第一CPU不在工作状态而第二CPU处于工作状态时，通过发出CPU_SPI_SEL控制信号将多路服务器的控制源从第一CPU切换到第二CPU，由第二CPU完成对FLASH芯片的控制效果。

在上述实施方式的基础上，由于本申请提供的多路服务器控制方法还能够在监控到多个CPU中部分在位处于工作状态时，将多路服务器的控制源由处于未工作状态的CPU切换到处于工作状态的CPU，进一步提高了多路服务器控制的灵活程度，扩展了本申请的应用范围。

在上述实施方式的基础上，如图4所示，本申请提供的多路服务器控制方法中，步骤103之后，还包括：

步骤105、获取中央处理器报错信息；

步骤106、当所述中央处理器报错信息为所述第二中央处理器故障时，将所述多路服务器的控制源从所述第二中央处理器切换到所述第一中央处理器，得到第三多路服务器控制结果。

具体的，本申请提供的多路服务器控制方法中，还可以对第一CPU和第二CPU进行实时监控，当第一CPU或第二CPU报错时生成对应的中央处理器报错信息，并根据中央处理器报错信息进行CPU的切换。

举例来说，当多路服务器的控制源由第一CPU切换到第二CPU后，对第一CPU和第二CPU进行实时监控，当监控到第二CPU对应的中央处理器报错信息时，根据中央处理器报错信息进行CPU主控切换，通过切换SPI的来源将CPU的控制源从第二CPU切换回第一CPU，得到第三多路服务器控制结果。

在上述实施方式的基础上，由于本申请提供的多路服务器控制方法还能够在监控到多路服务器的控制源对应的CPU告警报错时，进行CPU主控的切换，将多路服务器的控制源由处于报错态的CPU切换到处于工作状态且工作状态正常的CPU，进一步提高了多路服务器控制的灵活程度，扩展了本申请的应用范围。

在上述实施方式的基础上，如图5所示，控制源包括串行外围设备接口源，本申请提供的多路服务器控制方法中，步骤103包括：

步骤131、根据所述中央处理器切换信号，将所述多路服务器的串行外围设备接口源从所述第一中央处理器切换到所述第二中央处理器，得到所述第一多路服务器控制结果。

具体的，本申请提供的多路服务器控制方法中，多路服务器的控制源可以为SPI源，第一CPU和第二CPU均提供SPI接口并与MUX相连，只需要切换SPI信号来源即可实现从第一CPU到第二CPU的切换效果。

在上述实施方式的基础上，如图6所示，多路服务器包括第一FLASH模组和第二FLASH模组，本申请提供的多路服务器控制方法中，步骤103之后，还包括：

步骤171、通过预先设置的分时控制原则，根据所述第一中央处理器的片选信号和所述第二中央处理器的片选信号对单刀双掷开关的管脚进行赋值处理；

步骤172、根据所述单刀双掷开关的管脚获取所述第一FLASH模组的片选信号；

步骤173、根据所述单刀双掷开关的管脚获取所述第二FLASH模组的片选信号；

步骤174、获取片选控制信号；

步骤175、根据所述片选控制信号和预先设置的片选策略进行片选变更判断，得到片选变更判断结果；

步骤176、当所述片选变更判断结果为所述片选控制信号和所述片选策略不一致时，根据所述片选控制信号，进行所述第一FLASH模组的片选信号和所述第二FLASH模组的片选信号切换，得到第四多路服务器控制结果。

具体的，本申请提供的多路服务器控制方法中，CPLD逻辑控制芯片能够通过控制FLASH模组的单道双掷开关实现第一FLASH模组或主FLASH与第二FLASH模组或副FLASH之间的切换。举例来说，CPLD逻辑控制芯片可以通过片选(chip select，CS)控制信号进行单刀双掷开关的切换，实现第一FLASH模组和第二FLASH模组件片选信号的切换。并且，CPLD逻辑控制芯片还能够将CPU的CS0/CS1信号按照分时控制的原则赋值给CS，进而给到FLASH模组上的单刀双掷开关的1A管脚，作为第一FLASH模组的CS来源和第二FLASH模组的CS来源。

其中，由于第一FLASH模组固定连接在板卡上，例如焊接在板卡上，而第二FLASH模组设计为可插拔的形式，能够固定在板卡上，也能够根据用户需求拆卸下来。控制第一FLASH模组和第二FLASH模组的单道双支开关默认CS到第一FLASH模组上，例如将单道双掷开关的S默认拉低，A＝B0，确保板卡默认CS到第一FLASH模组。

在上述实施方式的基础上，如图7所示，本申请提供的多路服务器控制方法中，步骤176之后，还包括：

步骤177、对多路服务器进行FLASH模组工作状态判断，得到FLASH模组工作状态判断结果；

步骤178、当所述FLASH模组工作状态判断结果为所述第一FLASH模组在工作且所述第二FLASH模组不在工作时，将所述多路服务器的片选信号从所述二FLASH模组切换到所述第一FLASH模组，得到第五多路服务器控制结果。

具体的，本申请提供的多路服务器控制方法中，当多路服务器的板卡存在第一FLASH模组和第二FLAS模组之间的切换时，CPLD逻辑控制芯片同样能够实现对第一FLASH模组和第二FLASH模组的监控，并根据第一FLASH模组的在位信号和第二FLASH模组的在位信号进行片选信号的切换。

举例来说，当多路服务器根据片选控制信号切换到第二FLASH模组后，当CPLD逻辑控制芯片监控到第二FLASH模组不在位，当前多路服务器没有第二FLASH模组对应的备FLASH芯片的硬件配置，通过单道双支开关碱性调整，将多路服务器的片选信号调整回第一FLASH模组，得到第五多路服务器控制结果。

此外，本申请提供的多路服务器控制方法中，对CPU的灵活切换可以应用于BMC多个FLASH的灵活切换中，从硬件模组角度实现BMC的解耦设计。

在上述实施方式的基础上，由于本申请提供的多路服务器控制方法不仅能够根据CPU的工作状态进行切换调整，还能够根据FLASH模组的工作状态进行切换调整，扩展了多路服务器控制的灵活程度，进而提高了本申请的泛用性。

在上述实施方式的基础上，如图8-图10所示，本申请还提供一种多路服务器控制示例：

如图8所示，本申请提供的多路服务器控制系统包括CPU0、CPU1、MUX、BIOS FLASH1模块、BIOS FLASH0模块、CPLD模块和BMC模块。其中，BMC模块与CPLD模块通过“12C”链路相连，用于提供UART串口、RJ45网口等多种系统外对的控制接口，还用于提供用户可以操控服务器系统的接口。CPLD模块与MUX通过“CPU_SPI_EL”链路相连，能够监控CPU0和CPU1的各类GPIO及I2C总线信号信号，例如SPI信号，并根据需求灵活切换多路服务器控制系统中工作的CPU和FLASH模组。CPU0和CPU1均通过SPI链路与MUX连接，例如“SPI_CPU0”链路和“SPI_CPU1”链路，供CPLD根据控制策略实现多路服务器控制源的切换。此外，BIOS FLASH0模块焊接在板卡上并与MUX连接，作为默认板载的FLASH，而BIOS FLASH1模块，例如“BIOSFLASH1MODULAR”设计为模块化插卡的形式可拆卸地安装在板卡上，“SPI_CPU”链路将MUX分别与BIOS FLASH1模块和BIOS FLASH0相连，并通过特定的连接器布局布线及控制线路完成模块化部件的设计。

如图9所示，在FLASH1模组中，通过单刀双掷开关实现BIOS FLASH1模块和BIOSFLASH0模块的切换。举例来说，而单刀双掷开关包括1A管脚、S管脚、1B0管脚和1B1管脚，例如编号为SN 74LVC1G3157的单刀双掷开关，设计为S管脚拉低时(B-low)，A＝B0，S管脚拉高时(B-high)，A＝B1，再进行切换前，将单刀双掷开关的S管脚默认拉低，A＝B0，确保板卡默认CS到第一FLASH模组。

其中，本申请提供的备用FLASH插卡模组如图10所示，由于板对板连接器需要具备latch卡扣固定功能，本申请提供的插卡的硬件防反插装置包括公头连接器、母头连接器、FLASH插卡PCB、塑胶螺柱和主板PCB，通过PCB结构及主板上的塑胶螺柱设计，当反插时公头连接器的latch与塑胶螺柱干涉，无法插入。由于SPI总线常用的菊花链布线要求，本申请将模组连接器设计在主FLASH周边，通过插卡可以扩展出上层空间，减少备用FLASH在底板的布局占用。在模块SPI走线方面遵循等长平行布线，减少了底板密集空间内的布线难度。综上，当产品配置中有备份FLASH需求时在整机清单中加入该模组，并在不同项目中复用，从而避免不同项目中对SPI的重复设计，减少SPI布线需要，降低板卡布局布线难度。需要强调的是，图10所示的备用FLASH插卡模组连接器仅为本申请为了实现FLASH1可拆卸地安装在主板上的一种示例，本申请不作限制。

本申请的第二实施方式涉及一种多路服务器控制装置，应用于多路服务器控制系统，所述多路服务器控制系统包括SWITCH芯片、CPLD逻辑控制芯片，所述SWITCH芯片分别与所述多路服务器的第一中央处理器和所述多路服务器的第二中央处理器相连，如图11所示，包括：

中央处理器状态判断模块201，用于通过所述CPLD逻辑控制芯片对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，其中，所述第一中央处理器和所述第二中央处理器均能够加载所述多路服务器的基本输入输出系统；

切换信号获取模块202，用于当所述中央处理器工作状态判断结果为所述第一中央处理器和所述第二中央处理器均在工作时，获取中央处理器切换信号；

第一服务器控制模块203，用于当所述中央处理器切换信号为需进行中央处理器切换时，通过所述SWITCH芯片将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第一多路服务器控制结果。

在上述实施方式的基础上，本申请提供的多路服务器控制装置中，还包括：

单中央处理器控制模块，用于当所述中央处理器工作状态判断结果为所述第二中央处理器工作且所述第一中央处理器未工作时，将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第二多路服务器控制结果。

在上述实施方式的基础上，本申请提供的多路服务器控制装置中，还包括：

处理器报错获取模块，用于获取中央处理器报错信息；

故障切换模块，用于当所述中央处理器报错信息为所述第二中央处理器故障时，将所述多路服务器的控制源从所述第二中央处理器切换到所述第一中央处理器，得到第三多路服务器控制结果。

在上述实施方式的基础上，创建账户信息为多个，本申请提供的多路服务器控制装置中，第一服务器控制模块203包括：

串行外围设备接口源切换单元，用于根据所述中央处理器切换信号，将所述多路服务器的串行外围设备接口源从所述第一中央处理器切换到所述第二中央处理器，得到所述第一多路服务器控制结果。

在上述实施方式的基础上，本申请提供的多路服务器控制装置中，还包括：

片选赋值模块，用于通过预先设置的分时控制原则，根据所述第一中央处理器的片选信号和所述第二中央处理器的片选信号对单刀双掷开关的管脚进行赋值处理；

第一片选信号确定模块，用于根据所述单刀双掷开关的管脚获取所述第一FLASH模组的片选信号；

第二片选信号确定模块，用于根据所述单刀双掷开关的管脚获取所述第二FLASH模组的片选信号；

片选控制信号获取模块，用于获取片选控制信号；

片选策略变更判断模块，用于根据所述片选控制信号和预先设置的片选策略进行片选变更判断，得到片选变更判断结果；

第一片选信号切换模块，用于当所述片选变更判断结果为所述片选控制信号和所述片选策略不一致时，根据所述片选控制信号，进行所述第一FLASH模组的片选信号和所述第二FLASH模组的片选信号切换，得到第四多路服务器控制结果。

在上述实施方式的基础上，本申请提供的多路服务器控制装置中，还包括：

模组工作状态判断模块，用于对多路服务器进行FLASH模组工作状态判断，得到FLASH模组工作状态判断结果；

第二片选信号切换模块，用于当所述FLASH模组工作状态判断结果为所述第一FLASH模组在工作且所述第二FLASH模组不在工作时，将所述多路服务器的片选信号从所述二FLASH模组切换到所述第一FLASH模组，得到第五多路服务器控制结果

本申请的第三实施方式涉及一种多路服务器控制系统，包括：

计算节点模块，包括第一中央处理器和第二中央处理器，所述第一中央处理器和所述第二中央处理器均能够加载所述多路服务器的基本输入输出系统，供所述CPLD控制模块根据所述中央处理器切换信号将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器；

CPLD控制模块，用于对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，当所述中央处理器工作状态判断结果为所述第一中央处理器和所述第二中央处理器均在工作时，获取中央处理器切换信号，根据所述中央处理器切换信号，将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器。

在上述实施方式的基础上，本申请提供的多路服务器控制系统中，还包括：

所述CPLD控制模块，还用于获取片选控制信号，根据所述片选控制信号，进行第一FLASH模组和第二FLASH模组的片选信号切换，得到所述第四多路服务器控制结果；

所述第一FLASH模组与所述多路服务器的板卡固定连接，所述第二FLASH模组可活动地连接所述板卡，用于供所述CPLD控制模块进行所述第一FLASH模组和所述第二FLASH模组的片选信号切换，得到所述第四多路服务器控制结果。

本申请的第四实施方式涉及一种电子设备，如图12所示，包括：

至少一个处理器301；以及，

与所述至少一个处理器301通信连接的存储器302；其中，

所述存储器302存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器301执行，以使所述至少一个处理器301能够实现本申请第一实施方式所述的多路服务器控制方法。

其中，存储器和处理器采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器和存储器的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器。

处理器负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器可以被用于存储处理器在执行操作时所使用的数据。

本申请第五实施方式涉及一种非易失性计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现本申请第一实施方式所述的多路服务器控制方法。

即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本领域技术人员在考虑说明书及实践这里公开的申请后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种多路服务器控制方法，其特征在于，应用于多路服务器控制系统，所述多路服务器控制系统包括SWITCH芯片、CPLD逻辑控制芯片，所述SWITCH芯片分别与所述多路服务器的第一中央处理器和所述多路服务器的第二中央处理器相连，所述方法包括：

通过所述CPLD逻辑控制芯片对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，其中，所述第一中央处理器和所述第二中央处理器均能够加载所述多路服务器的基本输入输出系统；

当所述中央处理器工作状态判断结果为所述第一中央处理器和所述第二中央处理器均在工作时，获取中央处理器切换信号；

当所述中央处理器切换信号为需进行中央处理器切换时，通过所述SWITCH芯片将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第一多路服务器控制结果。

2.根据权利要求1所述的方法，其特征在于，所述对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果之后，还包括：

当所述中央处理器工作状态判断结果为所述第二中央处理器工作且所述第一中央处理器未工作时，将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第二多路服务器控制结果。

3.根据权利要求1所述的方法，其特征在于，所述根据所述中央处理器切换信号，将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第一多路服务器控制结果之后，还包括：

获取中央处理器报错信息；

当所述中央处理器报错信息为所述第二中央处理器故障时，将所述多路服务器的控制源从所述第二中央处理器切换到所述第一中央处理器，得到第三多路服务器控制结果。

4.根据权利要求1所述的方法，其特征在于，所述控制源包括串行外围设备接口源，所述当所述中央处理器切换信号为需进行中央处理器切换时，通过所述SWITCH芯片将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第一多路服务器控制结果包括：

根据所述中央处理器切换信号，将所述多路服务器的串行外围设备接口源从所述第一中央处理器切换到所述第二中央处理器，得到所述第一多路服务器控制结果。

5.根据权利要求4所述的方法，其特征在于，所述多路服务器包括第一FLASH模组和第二FLASH模组，所述根据所述中央处理器切换信号，将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第一多路服务器控制结果之后，还包括：

通过预先设置的分时控制原则，根据所述第一中央处理器的片选信号和所述第二中央处理器的片选信号对单刀双掷开关的管脚进行赋值处理；

根据所述单刀双掷开关的管脚获取所述第一FLASH模组的片选信号；

根据所述单刀双掷开关的管脚获取所述第二FLASH模组的片选信号；

获取片选控制信号；

根据所述片选控制信号和预先设置的片选策略进行片选变更判断，得到片选变更判断结果；

当所述片选变更判断结果为所述片选控制信号和所述片选策略不一致时，根据所述片选控制信号，进行从所述第一FLASH模组的片选信号到所述第二FLASH模组的片选信号切换，得到第四多路服务器控制结果。

6.根据权利要求5所述的方法，其特征在于，所述当所述片选变更判断结果为所述片选控制信号和所述片选策略不一致时，根据所述片选控制信号，进行所述第一FLASH模组的片选信号和所述第二FLASH模组的片选信号切换，得到所述第四多路服务器控制结果之后，还包括：

对多路服务器进行FLASH模组工作状态判断，得到FLASH模组工作状态判断结果；

当所述FLASH模组工作状态判断结果为所述第一FLASH模组在工作且所述第二FLASH模组不在工作时，将所述多路服务器的片选信号从所述二FLASH模组切换到所述第一FLASH模组，得到第五多路服务器控制结果。

7.一种多路服务器控制装置，其特征在于，应用于多路服务器控制系统，所述多路服务器控制系统包括SWITCH芯片、CPLD逻辑控制芯片，所述SWITCH芯片分别与所述多路服务器的第一中央处理器和所述多路服务器的第二中央处理器相连，包括：

中央处理器状态判断模块，用于通过所述CPLD逻辑控制芯片对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，其中，所述第一中央处理器和所述第二中央处理器均能够加载所述多路服务器的基本输入输出系统；

切换信号获取模块，用于当所述中央处理器工作状态判断结果为所述第一中央处理器和所述第二中央处理器均在工作时，获取中央处理器切换信号；

第一服务器控制模块，用于当所述中央处理器切换信号为需进行中央处理器切换时，通过所述SWITCH芯片将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器，得到第一多路服务器控制结果。

8.一种多路服务器控制系统，其特征在于，包括：

计算节点模块，包括第一中央处理器和第二中央处理器，所述第一中央处理器和所述第二中央处理器均能够加载所述多路服务器的基本输入输出系统，供所述CPLD控制模块根据所述中央处理器切换信号将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器；

CPLD控制模块，用于对多路服务器进行中央处理器工作状态判断，得到中央处理器工作状态判断结果，当所述中央处理器工作状态判断结果为所述第一中央处理器和所述第二中央处理器均在工作时，获取中央处理器切换信号，根据所述中央处理器切换信号，将所述多路服务器的控制源从所述第一中央处理器切换到所述第二中央处理器；获取片选控制信号，根据所述片选控制信号，进行第一FLASH模组和第二FLASH模组的片选信号切换，得到所述第四多路服务器控制结果；

所述第一FLASH模组与所述多路服务器的板卡固定连接，所述第二FLASH模组可活动地连接所述板卡，用于供所述CPLD控制模块进行所述第一FLASH模组和所述第二FLASH模组的片选信号切换，得到所述第四多路服务器控制结果。

9.一种电子设备，其特征在于，包括处理器和存储器，所述存储器存储可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求1-6任一项所述的多路服务器控制方法的步骤。

10.一种可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-6任一项所述的多路服务器控制方法。