CN117637897A - 一种雪崩光电二极管及其制作方法、光电探测器 - Google Patents
一种雪崩光电二极管及其制作方法、光电探测器 Download PDFInfo
- Publication number
- CN117637897A CN117637897A CN202410101725.3A CN202410101725A CN117637897A CN 117637897 A CN117637897 A CN 117637897A CN 202410101725 A CN202410101725 A CN 202410101725A CN 117637897 A CN117637897 A CN 117637897A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- doped semiconductor
- doping
- lightly doped
- lightly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 455
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000002955 isolation Methods 0.000 claims description 38
- 238000002347 injection Methods 0.000 claims description 31
- 239000007924 injection Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 abstract description 13
- 230000003287 optical effect Effects 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 230000004044 response Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 31
- 239000000969 carrier Substances 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 17
- 230000002441 reversible effect Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 12
- 238000005137 deposition process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000005012 migration Effects 0.000 description 6
- 238000013508 migration Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- FAWGZAFXDJGWBB-UHFFFAOYSA-N antimony(3+) Chemical compound [Sb+3] FAWGZAFXDJGWBB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
本发明公开一种雪崩光电二极管及其制作方法、光电探测器,所述雪崩光电二极管包括:衬底、轻掺杂半导体层、重掺杂半导体层、第一掺杂结构以及第二掺杂结构,轻掺杂半导体层形成在衬底的上表面上方,第一掺杂结构、所述重掺杂半导体层和第二掺杂结构设在轻掺杂半导体层内,重掺杂半导体层与第一掺杂结构接触,第二掺杂结构的下表面深度小于第一掺杂结构的下表面深度和重掺杂半导体层的下表面深度,其具有较高的集成度,并对长波长光信号的探测效率和响应度比较高。
Description
技术领域
本公开涉及光电技术领域,尤其涉及一种雪崩光电二极管及其制作方法、光电探测器。
背景技术
雪崩光电二极管是一种利用半导体结构中载流子的碰撞电离和渡越时间两种物理效应而产生负阻的固体微波器件,其可以与互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor,CMOS)技术集成,应用光学成像领域。
在相关技术中,雪崩光电二极探测器的器件表面形成有横向p-i-n结构,在入射光照射到器件表面时,器件表面的半导体材料可以吸收光子,并生成光生载流子,光生载流子在外加横向电场的作用下,通过横向pn结构向器件的两极移动,从而形成光电流。但是,这种横向pn结构的雪崩光电二极管检测器对于长波长光信号的响应度较低。
发明内容
根据本公开的一方面,提供了一种雪崩光电二极管,包括:衬底、轻掺杂半导体层、重掺杂半导体层、第一掺杂结构以及与所述第一掺杂结构的掺杂类型不同的第二掺杂结构,所述轻掺杂半导体层的掺杂类型、所述重掺杂半导体层的掺杂类型和所述第二掺杂结构的掺杂类型相同;
所述轻掺杂半导体层形成在所述衬底的上表面上方,所述第一掺杂结构、所述重掺杂半导体层和所述第二掺杂结构沿着所述轻掺杂半导体层的延展方向设在所述轻掺杂半导体层内,所述重掺杂半导体层位于所述第一掺杂结构的侧面和所述第二掺杂结构的侧面之间;
所述重掺杂半导体层的第一侧面与所述第一掺杂结构的侧面接触,所述第一掺杂结构的下表面在所述轻掺杂半导体层内的深度大于所述第二掺杂结构的下表面在所述轻掺杂半导体层内的深度,所述重掺杂半导体层的下表面在所述轻掺杂半导体层内的深度大于所述第二掺杂结构的下表面在所述轻掺杂半导体层内的深度。
根据本公开的另一方面,提供了一种本公开示例性实施例所述雪崩光电二极管的制作方法,包括:
提供一衬底;
在所述轻掺杂半导体层形成所述第一掺杂结构、所述第二掺杂结构和重掺杂半导体层,所述第一掺杂结构的掺杂类型与所述第二掺杂结构的掺杂类型不同,所述轻掺杂半导体层的掺杂类型、所述重掺杂半导体层的掺杂类型和所述第二掺杂结构的掺杂类型相同;
所述第一掺杂结构、所述重掺杂半导体层和所述第二掺杂结构沿着所述轻掺杂半导体层的延展方向设在所述轻掺杂半导体层内,所述重掺杂半导体层位于所述第一掺杂结构的侧面和所述第二掺杂结构的侧面之间;
所述重掺杂半导体层的第一侧面与所述第一掺杂结构的侧面接触;所述第一掺杂结构的下表面在所述轻掺杂半导体层内的深度大于所述第二掺杂结构的下表面在所述轻掺杂半导体层内的深度,所述重掺杂半导体层的第一侧面与所述第一掺杂结构的侧面接触,所述重掺杂半导体层的下表面在所述轻掺杂半导体层内的深度大于所述第二掺杂结构的下表面在所述轻掺杂半导体层内的深度。
根据本公开的另一方面,提供了一种光电检测器,包括本公开示例性实施例所述雪崩光电二极管。
本公开示例性实施例中提供的一个或多个技术方案,第一掺杂结构、重掺杂半导体层和第二掺杂结构沿着轻掺杂半导体层的延展方向设在轻掺杂半导体层内,重掺杂半导体层位于第一掺杂结构的侧面和第二掺杂结构的侧面之间,且重掺杂半导体层的第一侧面与所述第一掺杂结构的侧面接触;而由于第一掺杂结构的掺杂类型与第二掺杂结构的掺杂类型不同,轻掺杂半导体层的掺杂类型、重掺杂半导体层的掺杂类型和第二掺杂结构的掺杂类型相同,因此,第一掺杂结构、重掺杂半导体层和轻掺杂半导体层可以形成类似p-i-n结构的耗尽区域,使得光生载流子可以沿着轻掺杂半导体层的延展方向(即横向方向)迁移。
而且,由于第一掺杂结构的下表面在轻掺杂半导体层内的深度大于第二掺杂结构的下表面在轻掺杂半导体层内的深度,重掺杂半导体层的下表面在轻掺杂半导体层内的深度大于第二掺杂结构的下表面在轻掺杂半导体层内的深度,因此,第一掺杂结构、重掺杂半导体层和轻掺杂半导体层形成的耗尽区域比较深,可以有效提高雪崩光电二极管在光生载流子在横向迁移情况下对于长波长光信号的探测效率和响应度。
另外,由于第一掺杂结构可以重掺杂半导体层和轻掺杂半导体层形成的耗尽区域比较深,可以降低材料缺陷引起的能级捕获概率,从而降低雪崩二极管的暗电流,达到降低噪声的目的。而且,由于重掺杂半导体层的掺杂浓度相对于轻掺杂半导体层的掺杂浓度较高,因此,相对于第一掺杂结构直接与轻掺杂半导体层形成的耗尽区域,第一掺杂结构、重掺杂半导体层和轻掺杂半导体层形成的耗尽区域比较深不仅比较深,而且还有利于降低击穿电压,从而便于雪崩光电二极管集成。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1~图6示出了本公开示例性实施例的雪崩光电二极管的六种结构示意图;
图7示出了本公开示例性实施例的雪崩光电二极管的制作方法流程示意图;
图8示出了本公开示例性实施例的雪崩光电二极管的剖视示意图;
图9A~图9H示出了本公开以p型衬底为例的雪崩光电二极管的制作流程结构性示意图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。“若干”的含义是一个或一个以上,除非另有明确具体的限定。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在相关技术中,雪崩光电二极探测器的器件表面形成有横向pn结构,可以在器件上施加与横向pn结构的内电场方向相同的反向电压,保证位于横向pn结构中的pn结的载流子拥有很大的动能,足以和中性粒子碰撞,使中性粒子分离出价电子而产生空穴-电子对。这样会导致pn结反向电流的急剧增大,发生pn结的反向击穿。当pn结发生反向击穿时,器件处在盖革模式,因为被弹出的价电子又可能和其他中性粒子碰撞产生链式反应,类似于雪崩,这样的反向击穿方式称为雪崩击穿。
在入射光照射到器件表面时,若器件处在盖革模式,表面的半导体材料可以吸收光子,并生成光生载流子,光生载流子在外加横向电场的作用下,通过横向pn结构向器件的两极移动,从而形成光电流。
但是,传统雪崩光电二极管的横向pn结构以n型重掺杂结构、p型轻掺杂半导体层构成,由于p型轻掺杂半导体层的掺杂浓度比较低,因此,横向pn结构的耗尽区域比较宽,需要较大的击穿电压,因此,传统需要较大的外接电压,但这也导致雪崩光电二极管不容易集成。
发明人发现,由于长波长的光信号可以通过在半导体材料的深处被吸收,而不会在半导体材料表面被吸收,因此,传统雪崩光电二极管检测器对于长波长光信号的探测率和响应度较低。
针对上述问题,本公开示例性实施例提供一种光电检测器,其包括雪崩光电二极管,其可以改进横向p-i-n结构,增加耗尽区域深度,从而提高雪崩光电二极管对于长波长光信号的探测效率和响应度。
图1~图6示出了本公开示例性实施例的雪崩光电二极管的六种结构示意图。如图1~图6所示,本公开示例性实施例的雪崩光电二极管可以包括:衬底101、轻掺杂半导体层103、第一掺杂结构104a、第二掺杂结构105a以及重掺杂半导体层106。第一掺杂结构104a的掺杂类型与第二掺杂结构105a的掺杂类型不同,轻掺杂半导体层103的掺杂类型、重掺杂半导体层106的掺杂类型和第二掺杂结构105a的掺杂类型相同。此处由于重掺杂半导体层106的掺杂类型和第二掺杂结构105a的掺杂类型相同,第一掺杂结构104a的掺杂类型与第二掺杂结构105a的掺杂类型不同,因此,重掺杂半导体层106的掺杂类型与第一掺杂结构104a的掺杂类型不同。
如图1~图6所示,上述轻掺杂半导体层103可以形成在衬底101的上表面上方,例如:可以采用外延工艺在衬底101的上表面形成掺杂外延层,将该掺杂外延层作为轻掺杂半导体层103使用。应理解,衬底101可以为各种可能的半导体衬底,如半导体衬底可以为本征半导体衬底,也可以是含有掺杂型衬底。该半导体衬底可以是硅类掺杂半导体材料、也可以为锗类半导体材料,还可以为砷化镓类半导体材料,但不仅限于此。
如图1~图6所示,上述第一掺杂结构104a、重掺杂半导体层106和第二掺杂结构105a沿着轻掺杂半导体层103的延展方向间隔的设在轻掺杂半导体层103内,此处轻掺杂半导体层103的延展方向可以是指与轻掺杂半导体层103的深度方向垂直的方向。
如图1~图6所示,上述重掺杂半导体层106位于第一掺杂结构104a的侧面和第二掺杂结构105a的侧面之间,此处第一掺杂结构104a的侧面和第二掺杂结构105a的侧面可以与轻掺杂半导体层103的深度方向(如箭头H所示的方向)平行,该重掺杂半导体层106的掺杂浓度可以沿着轻掺杂半导体层103的深度增加方向逐渐增加,也可以保持恒定。但无论如何,重掺杂半导体层的最小掺杂浓度大于或等于轻掺杂半导体的掺杂浓度。
如图1~图6所示,上述重掺杂半导体层106可以具有相对的第一侧面和第二侧面,可以定义第一掺杂结构104a的侧面是指第一掺杂结构104a与重掺杂半导体层106的第一侧面相对的侧面,第二掺杂结构105a的侧面是指第二掺杂结构105a中与重掺杂半导体层106的第二侧面相对的侧面。
如图1~图6所示,本公开示例性实施例的重掺杂半导体层106的第一侧面与第一掺杂结构104a的侧面接触,而重掺杂半导体层106的掺杂类型与第一掺杂结构104a的掺杂类型不同,且轻掺杂半导体层103的掺杂类型和重掺杂半导体层106的掺杂类型相同,只是相对于轻掺杂半导体层103的掺杂浓度来说,轻掺杂半导体层103的掺杂浓度相对较高,因此,第一掺杂结构104a、重掺杂半导体层106和轻掺杂半导体层103可以形成类似p-i-n结构的耗尽区域,使得光生载流子可以沿着轻掺杂半导体层103的延展方向(即横向方向)迁移。
如图1~图6所示,本公开示例性实施例还可以限定第一掺杂结构104a、第二掺杂结构105a和重掺杂半导体层106在轻掺杂半导体层103内的深度,控制耗尽区域在轻掺杂半导体层103内的深度,从而提高雪崩光电二极管对于光信号的探测效率和响应度。
在实际应用中,如图1~图6所示,设第一掺杂结构104a的下表面在轻掺杂半导体层103内的深度等于h1,第二掺杂结构的下表面在轻掺杂半导体层103内的深度等于h2,重掺杂半导体层106的下表面在轻掺杂半导体层103内的深度等于h3。
如图1~图6所示,当h1>h2,h3>h2时,第一掺杂结构104a的下表面和重掺杂半导体层106的下表面均与轻掺杂半导体层103的上表面之间的距离比较大,第一掺杂结构104a的下表面和重掺杂半导体层106的下表面均与衬底101的上表面之间的距离比较小,因此,第一掺杂结构104a、重掺杂半导体层106和轻掺杂半导体层103形成的耗尽区域在轻掺杂半导体层103的深度可以到达重掺杂半导体层106的下表面在轻掺杂半导体层103的深度,因此,第一掺杂结构104a、重掺杂半导体层106和轻掺杂半导体层103形成的耗尽区域比较深,可以有效提高雪崩光电二极管在光生载流子在横向迁移情况下对于长波长光信号的探测效率和响应度。
如图1~图6所示,当轻掺杂半导体层103内形成第一掺杂结构104a、重掺杂半导体层106和第二掺杂结构105a时,可以根据第一掺杂结构104a、重掺杂半导体层106和第二掺杂结构105a的结构和位置要求,采用扩散工艺或者离子注入工艺形成第一掺杂结构104a、重掺杂半导体层106和第二掺杂结构105a,也可以采用蚀刻工艺结合淀积工艺形成第一掺杂结构104a、重掺杂半导体层106和第二掺杂结构105a,此处蚀刻工艺可以用于在轻掺杂半导体层103形成孔结构,而淀积工艺则是在孔结构内形成所需掺杂类型的半导体材料,构成相应的第一掺杂结构104a、重掺杂半导体层106和第二掺杂结构105a。
在光照条件下,雪崩光电二极管工作在盖革模式时,光子到达耗尽区域可以产生光生载流子,即光生电子和光生空穴,光生电子和光生空穴在外加电场的作用下被加速,获得很高的能量,进而与晶格发生碰撞,使晶格中的电子电离形成新的电子-空穴对。如此反复,类似雪崩一样,使势垒区的载流子的数量和光电流的数值迅速增大,从而实现对单光子的检测。而由于耗尽区域比较深,长波入射光很容易进入材料内部被充分吸收而产生大量电子-空穴对,从而大幅度提高量子效率和光子探测效率,进而提升雪崩光电二极管对于长波长光线的探测灵敏度。
而且,如图1~图6所示,由于重掺杂半导体层106的掺杂浓度相对于轻掺杂半导体层103的掺杂浓度较高,因此,相对于第一掺杂结构104a直接与轻掺杂半导体层103形成的耗尽区域,第一掺杂结构104a、重掺杂半导体层106和轻掺杂半导体层103形成的耗尽区域比较深不仅比较深,而且还有利于降低击穿电压,从而便于雪崩光电二极管集成。
如图1~图6所示,当轻掺杂半导体层103直接与第一掺杂结构104a的侧面接触,其击穿电压比较大,需要使用较大的外接电压为雪崩光电二极管提供反向外加电压,而重掺杂半导体层106的第一侧面与第一掺杂结构104a的侧面接触时,其击穿电压比较小,因此,可以使用较小的外接电压为雪崩光电二极管提供反向外加电压。可见,本公开示例性实施例的雪崩光电二极管更容易集成。
如图1~图6所示,本公开示例性实施例所涉及的各种掺杂相关结构,其所含有的杂质元素按照掺杂类型可以分为p杂质元素和n型杂质,p型杂质元素可以为所在的掺杂结构提供大量空穴,使得该掺杂结构的多子为空穴,少子为电子,可以包括但不仅限于硼元素、镓元素、铟元素等至少一种,n型杂质可以为所在的掺杂结构提供大量电子,使得掺杂结构的多子为电子,少子为空穴,可以包括但不仅限于磷元素、砷元素、锑元素等至少一种。
举例来说,如图1~图6所示,当第一掺杂结构104a的掺杂类型为n型掺杂时,第二掺杂结构105a的掺杂类型、轻掺杂半导体层103的掺杂类型和重掺杂半导体层106的掺杂类型可以均为p型掺杂。当第一掺杂结构104a的掺杂类型为p型掺杂,第二掺杂结构105a的掺杂类型、轻掺杂半导体层103的掺杂类型和重掺杂半导体层106的掺杂类型可以均为n型掺杂。
在一种可能的实现方式中,如图1~图6所示,当本公开示例性实施例的衬底101为掺杂型衬底时,轻掺杂半导体层103的掺杂类型可以与衬底101的掺杂类型相同。例如:当衬底101的掺杂类型为p型掺杂时,轻掺杂半导体层103的掺杂类型可以为p型掺杂。又例如:当衬底101的掺杂类型为n型掺杂时,轻掺杂半导体层103的掺杂类型可以为n型掺杂。
考虑到雪崩光电二极管工作盖革模式时,衬底的部分载流子与轻掺杂半导层的部分载流子可以发生相互迁移,从而增加雪崩光电二极管的噪声。为了减少雪崩光电二极管的噪声,如图1~图6所示,本公开示例性实施例还可以包括雪崩光电二极管还包括形成在衬底101的上表面与轻掺杂半导体层103的下表面之间的掺杂半导体隔离层102,掺杂半导体隔离层102的掺杂类型与轻掺杂半导体层103的掺杂类型不同。
例如:如图1~图6所示,当轻掺杂半导体层103的掺杂类型和衬底101的掺杂类型均为p型掺杂,掺杂半导体隔离层102的掺杂类型可以为n型掺杂。又例如:当轻掺杂半导体层103的掺杂类型和衬底101的掺杂类型均为n型掺杂,掺杂半导体隔离层102的掺杂类型可以为p型掺杂。
如图1~图6所示,当掺杂半导体隔离层102的掺杂类型与轻掺杂半导体层103的掺杂类型不同时,掺杂半导体隔离层102的掺杂类型可以阻断衬底101与轻掺杂半导体层103之间少量载流子的迁移通道,减少来自衬底101的少量载流子进入第一掺杂结构104a的可能性,从而降低雪崩光电二极管的噪声载流子对暗电流和光电流的影响,提高器件稳定性。
考虑到衬底的上表面有些区域未形成掺杂半导体隔离层102,定义该区域为未隔离区域为衬底的上表面未形成掺杂半导体隔离层102的区域,而隔离区域为衬底的上表面形成掺杂半导体隔离层102的区域,因此,衬底所含有的少部分载流子通过未隔离区域进入到轻掺杂半导体层103。基于此,如图1~图6所示,本公开示例性实施例的第一掺杂结构104a的下表面可以与掺杂半导体隔离层102的上表面接触,从而保证进入到轻掺杂半导体层103的少部分载流子不会对第一掺杂结构104a产生影响。
示例性的,如图1~图6所示,上述重掺杂半导体层106的下表面与掺杂半导体隔离层102的上表面之间的距离大于0。而由于重掺杂半导体层106的掺杂类型与轻掺杂半导体层103的掺杂类型相同,轻掺杂半导体层103的掺杂类型与掺杂半导体隔离层102的掺杂类型不同,因此,当重掺杂半导体层106的下表面与掺杂半导体隔离层102的上表面之间的距离大于0时,可以避免重掺杂半导体层106与掺杂半导体隔离层102之间形成pn结,进而产生不必要的噪音。
示例性的,如图1~图6所示,由于第一掺杂结构104a的下表面在轻掺杂半导体层103内的深度大于第二掺杂结构的下表面在轻掺杂半导体层103内的深度,因此,当第一掺杂结构104a的下表面与掺杂半导体隔离层102的上表面接触时,第二掺杂结构的下表面与掺杂半导体隔离层102的上表面之间的距离大于0。
如图1~图6所示,当第二掺杂结构的下表面与掺杂半导体隔离层102的上表面之间的距离大于0时,轻掺杂半导体层103的部分区域可以位于第二掺杂结构的下表面与掺杂半导体隔离层102的上表面之间,因此,重掺杂半导体层的下表面在轻掺杂半导体层内的深度大于第二载流子注入结构的下表面在轻掺杂半导体层内的深度。
示例性的,考虑到轻掺杂半导体层103的掺杂类型与掺杂半导体隔离层102的掺杂类型不同时,二者之间可以形成pn结,并且由于重掺杂半导体层106的掺杂类型和第二掺杂结构105a的掺杂类型相同,且第二掺杂结构105a的掺杂浓度高于轻掺杂半导体层103,因此,第二掺杂结构105a、轻掺杂半导体层103和第二掺杂结构105a同样可以形成与p-i-n结构相似的结构。在外加电压的作用下,轻掺杂半导体层103与掺杂半导体隔离层102之间的pn结有可能被反向击穿,进而产生噪声干扰。
为了解决上述问题,本公开示例性实施例的重掺杂半导体层106的第二侧面与第二掺杂结构105a的侧面之间的距离等于d1,第二掺杂结构105a的下表面与掺杂半导体隔离层102的上表面之间的距离等于d2,d1小于d2,此处第二侧面与第一侧面相对。
当d1小于d2时,第二掺杂结构105a的下表面与掺杂半导体隔离层102的上表面之间的距离比较远,一方面可以有效延长载流子迁移到第二掺杂结构105a的几率,另一方面还可以有效提升掺杂半导体层与掺杂半导体隔离层102间的pn结的反向击穿电压,从而降低噪声干扰。
当d1小于d2时,重掺杂半导体层106的第二侧面与第二掺杂结构105a的侧面距离比较近,一方面可以缩短载流子迁移到第二掺杂结构105a的几率,另一方面还可以有效降低掺杂半导体层与掺杂半导体隔离层102间的pn结的反向击穿电压,从而降低噪声干扰,提高探测效率。
在一种可能的实现方式中,如图1~图6所示,本公开示例性实施例的重掺杂半导体层106的上表面与轻掺杂半导体层103的上表面之间的距离大于或等于0。也就是说,该重掺杂半导体层106的上表面可以与轻掺杂半导体层103的上表面平齐,也可以埋入轻掺杂半导体层103内。
如图1所示,当重掺杂半导体层106的上表面与轻掺杂半导体层103的上表面之间的距离等于0,重掺杂半导体层106的上表面可以与轻掺杂半导体层103的上表面平齐时,如果重掺杂半导体层106的掺杂浓度沿着轻掺杂半导体层103的深度增加方向逐渐增加,那么轻掺杂半导体层103越深的区域,重掺杂半导体层106的掺杂浓度也就越高。
如图1所示,当重掺杂半导体层的最小掺杂浓度等于轻掺杂半导体的掺杂浓度时,由于重掺杂半导体层的掺杂浓度越高,其与第一掺杂结构104a所形成的pn结反向击穿电压越低,而重掺杂半导体层的掺杂浓度越低,其与第一掺杂结构104a所形成的pn结反向击穿电压越高,因此,当重掺杂半导体层106的掺杂浓度沿着轻掺杂半导体层103的深度增加方向逐渐增加时,可以设置重掺杂半导体层的最小掺杂浓度等于轻掺杂半导体层103的掺杂浓度,使得pn结反向击穿尽可能发生在轻掺杂半导体层103的深处,减少轻掺杂半导体层103上表面材料缺陷引起的能级捕获概率,从而降低雪崩二极管的暗电流,达到降低噪声的目的。
如图2~图6所示,当重掺杂半导体层106的上表面与轻掺杂半导体层103的上表面之间的距离大于0,重掺杂半导体层106位于轻掺杂半导体层103的内部。这种情况下,重掺杂半导体层106的上表面与轻掺杂半导体层103的上表面之间的距离有一定的间隔。例如:重掺杂半导体层106的上表面与轻掺杂半导体层103的上表面之间的距离大于预设距离,该预设距离可以根据实际情况设置。例如:可以设置该预设距离比较大,避免轻掺杂半导体层103的上表面材料缺陷引起的能级捕获,从而降低雪崩二极管的暗电流。
示例性的,如图2~图6所示,当重掺杂半导体层106的上表面与轻掺杂半导体层103的上表面之间的距离大于0时,该重掺杂半导体层的最小掺杂浓度可以大于或等于轻掺杂半导体的掺杂浓度,且重掺杂半导体层106的掺杂浓度沿着所述轻掺杂半导体层103的深度增加方向可以逐渐增加,也可以保持恒定。由于重掺杂半导体层106的上表面与轻掺杂半导体层103的上表面之间的距离有一定的间隔,因此,即使重掺杂半导体层106的上表面的掺杂浓度比较高,也可以保证耗尽区域位于轻掺杂半导体层103的内部,从而避免轻掺杂半导体层103的上表面材料缺陷引起的能级捕获问题。
在一种可选方式中,如图1~图6所示,本公开示例性实施例雪崩光电二极管还包括与第一掺杂结构104a的掺杂类型相同的第一载流子注入结构104b,第一载流子注入结构104b形成在第一掺杂结构104a的上表面。例如:该第一掺杂结构104a可以作为第一掺杂阱使用,而第一载流子注入结构104b可以作为第一重掺杂注入结构,用于实现光生载流子传输。
如图1~图6所示,上述第一载流子注入结构104b可以沿着轻掺杂半导体层103的深度增加方向伸入第一掺杂结构104a,如果第一载流子注入结构104b的掺杂浓度大于第一掺杂结构104a的掺杂浓度。这种情况下,重掺杂半导体层106越靠近轻掺杂半导体层103的上表面,雪崩光电二极管的反向击穿电压越高。为了降低反向击穿电压,可以控制重掺杂半导体层106的上表面在轻掺杂半导体层103内的深度大于第一载流子注入结构104b的下表面在轻掺杂半导体层103内的深度,这不仅可以以增加第一掺杂结构104a、控制重掺杂半导体层106和轻掺杂半导体层103所形成的耗尽区域的深度,提高对于长波光信号的探测效率和响应度,还可以减小雪崩光电二极管的反向击穿电压,方便器件集成。
如图1和图2所示,本公开示例性实施例的雪崩光电二极管还包括与第二掺杂结构105a的掺杂类型相同的第二载流子注入结构105b,第二载流子注入结构105b形成在第二掺杂结构105a的上表面,第二载流子注入结构105b的掺杂浓度大于第二掺杂结构105a的掺杂浓度。
上述掺杂半导体层106的上表面在轻掺杂半导体层103内的深度大于第二载流子注入结构105b的下表面在轻掺杂半导体层103内的深度,此处效果可以参考重掺杂半导体层106的上表面在轻掺杂半导体层103内的深度大于第一载流子注入结构104b的下表面在轻掺杂半导体层103内的深度的效果。
如图1~图6所示,本公开示例性实施例的雪崩光电二极管还可以包括第一电极107b和第二电极108b,第一电极107b可以通过第一接触结构107a形成在第一载流子注入结构104b,第二电极108b可以通过第二接触结构108a形成在第二载流子注入结构105b。
如图1~图6所示,当第一掺杂结构104a的上表面与轻掺杂半导体层103的上表面平齐时,第一掺杂结构104a可以沿着轻掺杂半导体层103的深度增加方向从轻掺杂半导体层103的上表面伸入轻掺杂半导体层103内,可以在第一掺杂结构104a的上表面进行局部重掺杂,从而获得位于形成在第一掺杂结构104a的上表面的第一载流子注入结构104b。同理,当第二掺杂结构105a的上表面与轻掺杂半导体层103的上表面平齐时,可以参考第一载流子注入结构104b在第二掺杂结构105a的上表面形成第二载流子注入结构105b。
在此基础上,可以在轻掺杂半导体层103的上表面形成介质层,以覆盖第一掺杂结构104a的上表面和第二掺杂结构105a的上表面,然后在介质层上形成第一接触孔和第二接触孔,第一接触孔在轻掺杂半导体层103的上表面的正投影与第一掺杂结构104a的上表面重合或者相交,第二接触孔在轻掺杂半导体层103的上表面的正投影与第二掺杂结构105a的上表面重合或者相交,接着在第一接触孔形成第一接触结构,在第二接触孔形成第二接触结构,最后,在介质层的上表面形成与第一接触结构接触的第一电极,在介质层的上表面形成与第二接触结构接触的第二电极。
作为一种可能的实现方式,如图1~图6所示,本公开示例性实施例的重掺杂半导体层106可以与第二掺杂结构105a接触,也可以不接触。
如图1和图2所示,当重掺杂半导体层106在衬底101的上表面的正投影与第二掺杂结构105a在衬底101的上表面的正投影之间的距离大于0,重掺杂半导体层106的第二侧面与第二掺杂结构105a的侧面之间的距离大于0。如图3所示,当重掺杂半导体层106在衬底101的上表面的正投影与第二掺杂结构105a在衬底101的上表面的正投影之间的距离等于0,如果重掺杂半导体层106的上表面在轻掺杂半导体层内的深度小于第二掺杂结构105a在轻掺杂半导体层内的深度,重掺杂半导体层106的第二侧面与第二掺杂结构105a的侧面接触。
如图4和图5所示,当重掺杂半导体层106在衬底101的上表面的正投影与第二掺杂结构105a在衬底101的上表面的正投影至少部分交叠,重掺杂半导体层106的上表面在轻掺杂半导体层内的深度大于或等于第二掺杂结构105a在轻掺杂半导体层内的深度。
当重掺杂半导体层106可以与第二掺杂结构105a的下表面接触,重掺杂半导体层106的上表面的部分区域在轻掺杂半导体层103的深度等于第二掺杂结构105a的下表面在轻掺杂半导体层103的深度,该部分区域可以与第二掺杂结构105a的下表面接触。
如图6所示,当重掺杂半导体层106的上表面可以包括第一上表面和第二上表面,第一上表面在轻掺杂半导体层103的深度大于第二掺杂结构105a的下表面在轻掺杂半导体层103的深度,其位于重掺杂半导体层106的第二侧面与第二掺杂结构105a的侧面之间;而第二上表面在轻掺杂半导体层103的深度等于第二掺杂结构105a的下表面在轻掺杂半导体层103的深度,并且第二上表面至少与第二掺杂结构105a的下表面的部分区域接触。
本公开示例性实施例还提供一种雪崩光电二极管的制作方法,其可以制备本公开示例性实施例的雪崩光电二极管。
图7示出了本公开示例性实施例的雪崩光电二极管的制作方法流程示意图。如图7所示,本公开示例性实施例的雪崩光电二极管的制作方法可以包括:
步骤701:提供一衬底。该衬底可以衬底为p型半导体衬底,也可以为n型半导体衬底,还可以为本征半导体衬底。
步骤702:在衬底的上表面上方形成轻掺杂半导体层。例如:可以采用外延生长技术在衬底的上表面上方形成轻掺杂半导体层,该轻掺杂半导体层可以为圆形外延层。
步骤703:在轻掺杂半导体层形成第一掺杂结构、第二掺杂结构和重掺杂半导体层。此处可以通过光刻工艺和淀积工艺在轻掺杂半导体层形成第一掺杂结构、第二掺杂结构和重掺杂半导体层。
在实际应用中,第一掺杂结构的掺杂类型与第二掺杂结构的掺杂类型不同,轻掺杂半导体层的掺杂类型、重掺杂半导体层的掺杂类型和第二掺杂结构的掺杂类型相同。第一掺杂结构、重掺杂半导体层和第二掺杂结构沿着轻掺杂半导体层的延展方向设在轻掺杂半导体层内,重掺杂半导体层位于第一掺杂结构的侧面和第二掺杂结构的侧面之间。
上述重掺杂半导体层的第一侧面与第一掺杂结构的侧面接触,第一掺杂结构的下表面在轻掺杂半导体层内的深度大于第二掺杂结构的下表面在轻掺杂半导体层内的深度,重掺杂半导体层的下表面在轻掺杂半导体层内的深度大于第二掺杂结构的下表面在轻掺杂半导体层内的深度。
本公开示例性实施例的雪崩光电二极管包括的环形掺杂结构、环形重掺杂半导体层以及圆形掺杂结构可以形成同心圆结构,从而增大感光面积。其中,重掺杂半导体层806为环形重掺杂半导体层,也可以为圆形重掺杂半导体层。
图8示出了本公开示例性实施例的雪崩光电二极管的剖视示意图。如图8所示,第一掺杂结构为环形掺杂结构804a,掺杂半导体层为环形重掺杂半导体层806,第二掺杂结构为圆形掺杂结构805a,在轻掺杂半导体层803形成环形掺杂结构805a、环形重掺杂半导体层806以及圆形掺杂结构805a,环形掺杂结构804a、环形重掺杂半导体层806以及圆形掺杂结构805a同心设置,且环形重掺杂半导体层806位于环形掺杂结构805a的环内区域,圆形掺杂结构805a位于环形重掺杂半导体层806的环内区域。同时,环形掺杂结构804a的上表面局部区域形成第一载流子注入结构804b,圆形掺杂结构805a的上表面局部区域形成第二载流子注入结构805b。
在一种示例中,当重掺杂半导体层为环形重掺杂半导体层,如果重掺杂半导体层的上表面与轻掺杂半导体层的上表面平齐,可以通过光刻工艺在轻掺杂半导体层形成环形孔结构,然后采用淀积工艺在环形孔结构内形成环形重掺杂半导体层,且环形重掺杂半导体层的上表面可以与轻掺杂半导体层的上表面平齐。
当重掺杂半导体层为环形重掺杂半导体层,如果重掺杂半导体层的上表面位于轻掺杂半导体层内,可以通过光刻工艺在轻掺杂半导体层形成与环形过孔结构同心的环形孔结构,并保证环形掺杂结构的侧面可以裸露在环形孔结构的侧面。这种情况下,采用淀积工艺在环形孔结构内形成环形重掺杂半导体层,可以保证环形重掺杂半导体层的第一侧面与环形掺杂结构的侧面接触。同时还可以在环形重掺杂半导体层的上表面形成轻掺杂材料,用于密封环形孔结构。
可以通过光刻工艺在轻掺杂半导体层形成与环形孔结构同心的圆形孔结构,然后采用淀积工艺在圆形孔结构内形成圆形掺杂结构,且圆形掺杂结构的上表面可以与轻掺杂半导体层的上表面平齐。当重掺杂半导体层为环形重掺杂半导体层时,重掺杂半导体层的第二侧面是可以与圆形掺杂结构的侧面接触,也可以不接触。
在另一种示例中,当重掺杂半导体层与圆形掺杂结构的下表面部分接触时,该重掺杂半导体层可以为环形重掺杂半导体层,当重掺杂半导体层与圆形掺杂结构的下表面全部接触时,该重掺杂半导体层可以为圆形重掺杂半导体层。当重掺杂半导体层为圆形重掺杂半导体层时,可以通过光刻工艺在轻掺杂半导体层形成圆形孔结构,并且一方面保持环形孔结构的侧面裸露在正该圆形孔结构的侧面,另一方面环形孔结构在衬底的上表面的正投影。
作为一种可能的实现方式,当衬底的掺杂类型与轻掺杂半导体层的掺杂类型相同,在提供一衬底后,在衬底的上表面上方形成轻掺杂半导体层前,可以在衬底的上表面形成掺杂半导体隔离层,并且该掺杂半导体隔离层的掺杂类型与轻掺杂半导体层的掺杂类型不同,从而减少衬底所产生的噪声。
为了进一步减少噪声,第一掺杂结构的下表面与掺杂半导体隔离层的上表面接触,重掺杂半导体层的下表面与掺杂半导体隔离层的上表面之间的距离大于0,具体可以参考前文相关描述,此处不做赘述。
为了方便理解本公开示例性实施例雪崩光电二极管的制作方法,图9A~图9H出了本公开以P型衬底为例的雪崩光电二极管的制作流程结构性示意图。应理解,下文举例仅用于说明,不作为限定。
在如图9A所示的P型衬底901的上表面通过光刻方式定义圆形区域,然后在圆形区域内形成如图9B所示的圆形n型埋层,用以形成掺杂半导体隔离层。
如图9C所示,在形成圆形n型埋层902后,可以在p型衬底901以及圆形n型埋层902的上表面通过外延生长方式形成p型外延层903,该p型外延层903可以是前文所述的轻掺杂半导体层。
如图9D所示,在如图9C所示的p型外延层903形成与p型外延层903接触的n型材料层904。例如:通过蚀刻工艺在p型外延层903形成环形过孔,然后在环形过孔内形成淀积n型材料层904。此处n型材料层904的上表面可以与p型外延层903的上表面平齐。
如图9E示,在如图9D所示的p型外延层903形成环形p型掺杂层906,且环形p型掺杂层906未贯穿p型外延层903,并保证环形p型掺杂层906的下表面在p型外延层903的深度小于n型材料层904的下表面在p型外延层903的深度。例如:通过蚀刻工艺在p型外延层903上形成环形孔,环形孔位于环形过孔的环内区域,且与环形过孔同心,环形孔的外侧壁与环形过孔的内侧壁接触,然后在环形孔淀积环形p型掺杂层906。由于环形孔的外侧壁与环形过孔的内侧壁接触,因此,形成在环形孔内的环形p型掺杂层906的外侧壁可以与形成在环形过孔内的n型材料层904的内侧壁接触。
如果环形p型掺杂层906的上表面与p型外延层903的上表面未平齐,而是位于环形孔内内,还可以通过淀积工艺在环形p型掺杂层906的上表面形成环形p型掺杂层906,以封闭环形孔。
如图9F所示,在如图9E所示的p型外延层903形成圆形p型材料层905,该圆形p型材料层未贯穿p型外延层603,且圆形p型材料层905的外侧面与环形p型掺杂层906的内侧面之间具有间隔,该圆形p型材料层905位于环形p型掺杂层906的环内区域,圆形p型材料层905的下表面在p型外延层903的深度小于环形p型掺杂层906在p型外延层903的深度。
例如:通过蚀刻工艺在p型外延层903上形成圆形孔,该圆形孔位于环形孔的环内区域,且圆形孔与环形孔之间存在一定的间隙,圆形孔的深度小于环形孔的深度,接着在圆形孔内淀积圆形p型材料层905。另外,需要控制圆形p型材料层905的下表面到p型外延层903的上表面之间的距离,使其大于圆形p型材料层905的外侧面与环形p型掺杂层906的内侧面之间的距离。
如图9G所示,可以通过重掺杂方式先后在n型材料层904的上表面进行局部重掺杂,从而形成环形中压n阱904a和环形n+注入结构904b,在圆形p型材料层905的上表面进行局部重掺杂,从而形成圆形p阱905a和圆形p+注入结构905b。其中,环形n+注入结构904b的下表面在p型外延层903的深度小于环形p型掺杂层906在p型外延层903的深度。这种情况下,可以有效保证耗尽区域的深度,提高对于长波长光信号的探测效率和响应度,并且可以减少反向击穿电压,方便集成。
如图9H所示,可以在环形n+注入结构904b通过第一接触结构907a引出阴极907b,在圆形p+注入结构905b通过第二接触结构908a引出阳极908b。阴极材料和阳极材料可以为铜、铝等材料。此处可以在阳极908b接入电源负极,在阴极907b接入电源正极,为雪崩光电二极管提供反向电压。
本公开示例性实施例中提供的一个或多个技术方案,第一掺杂结构、重掺杂半导体层和第二掺杂结构沿着轻掺杂半导体层的延展方向设在轻掺杂半导体层内,重掺杂半导体层位于第一掺杂结构的侧面和第二掺杂结构的侧面之间,且重掺杂半导体层的第一侧面与所述第一掺杂结构的侧面接触;而由于第一掺杂结构的掺杂类型与第二掺杂结构的掺杂类型不同,轻掺杂半导体层的掺杂类型、重掺杂半导体层的掺杂类型和第二掺杂结构的掺杂类型相同,因此,第一掺杂结构、重掺杂半导体层和轻掺杂半导体层可以形成类似p-i-n结构的耗尽区域,使得光生载流子可以沿着轻掺杂半导体层的延展方向(即横向方向)迁移。
而且,由于第一掺杂结构的下表面在轻掺杂半导体层内的深度大于第二掺杂结构的下表面在轻掺杂半导体层内的深度,重掺杂半导体层的下表面在轻掺杂半导体层内的深度大于第二掺杂结构的下表面在轻掺杂半导体层内的深度,因此,第一掺杂结构、重掺杂半导体层和轻掺杂半导体层形成的耗尽区域比较深,可以有效提高雪崩光电二极管在光生载流子在横向迁移情况下对于长波长光信号的探测效率和响应度。
另外,由于第一掺杂结构可以重掺杂半导体层和轻掺杂半导体层形成的耗尽区域比较深,可以降低材料缺陷引起的能级捕获概率,从而降低雪崩二极管的暗电流,达到降低噪声的目的。而且,由于重掺杂半导体层的掺杂浓度相对于轻掺杂半导体层的掺杂浓度较高,因此,相对于第一掺杂结构直接与轻掺杂半导体层形成的耗尽区域,第一掺杂结构、重掺杂半导体层和轻掺杂半导体层形成的耗尽区域比较深不仅比较深,而且还有利于降低反向击穿电压,从而便于雪崩光电二极管集成。
在以上的描述中,对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本公开的范围之内。
Claims (13)
1.一种雪崩光电二极管,其特征在于,包括:衬底、轻掺杂半导体层、重掺杂半导体层、第一掺杂结构以及与所述第一掺杂结构的掺杂类型不同的第二掺杂结构,所述轻掺杂半导体层的掺杂类型、所述重掺杂半导体层的掺杂类型和所述第二掺杂结构的掺杂类型相同;
所述轻掺杂半导体层形成在所述衬底的上表面上方,所述第一掺杂结构、所述重掺杂半导体层和所述第二掺杂结构沿着所述轻掺杂半导体层的延展方向设在所述轻掺杂半导体层内,所述重掺杂半导体层位于所述第一掺杂结构的侧面和所述第二掺杂结构的侧面之间;
所述重掺杂半导体层的第一侧面与所述第一掺杂结构的侧面接触,所述第一掺杂结构的下表面在所述轻掺杂半导体层内的深度大于所述第二掺杂结构的下表面在所述轻掺杂半导体层内的深度,所述重掺杂半导体层的下表面在所述轻掺杂半导体层内的深度大于所述第二掺杂结构的下表面在所述轻掺杂半导体层内的深度。
2.根据权利要求1所述的雪崩光电二极管,其特征在于,所述重掺杂半导体层的掺杂浓度沿着所述轻掺杂半导体层的深度增加方向逐渐增加。
3.根据权利要求2所述的雪崩光电二极管,其特征在于,所述重掺杂半导体层的最小掺杂浓度大于或等于所述轻掺杂半导体的掺杂浓度。
4.根据权利要求2所述的雪崩光电二极管,其特征在于,所述重掺杂半导体层的上表面与所述轻掺杂半导体层的上表面之间的距离大于或等于0。
5.根据权利要求1所述的雪崩光电二极管,其特征在于,所述重掺杂半导体层的上表面与所述轻掺杂半导体层的上表面之间的距离大于预设距离,所述预设距离大于0,所述重掺杂半导体层的掺杂浓度沿着所述轻掺杂半导体层的深度增加方向保持恒定。
6.根据权利要求1所述的雪崩光电二极管,其特征在于,所述雪崩光电二极管还包括与所述第一掺杂结构的掺杂类型相同的第一载流子注入结构,所述第一载流子注入结构形成在所述第一掺杂结构的上表面,所述第一载流子注入结构的掺杂浓度大于所述第一掺杂结构的掺杂浓度;
所述第一载流子注入结构沿着所述轻掺杂半导体层的深度增加方向伸入所述第一掺杂结构,所述重掺杂半导体层的上表面在所述轻掺杂半导体层内的深度大于所述第一载流子注入结构的下表面在所述轻掺杂半导体层内的深度。
7.根据权利要求1所述的雪崩光电二极管,其特征在于,所述雪崩光电二极管还包括与所述第二掺杂结构的掺杂类型相同的第二载流子注入结构,所述第二载流子注入结构形成在所述第二掺杂结构的上表面,所述第二载流子注入结构的掺杂浓度大于所述第二掺杂结构的掺杂浓度;
所述重掺杂半导体层的上表面在所述轻掺杂半导体层内的深度大于所述第二载流子注入结构的下表面在所述轻掺杂半导体层内的深度。
8.根据权利要求1所述的雪崩光电二极管,其特征在于,所述重掺杂半导体层在所述衬底的上表面的正投影与所述第二掺杂结构在所述衬底的上表面的正投影之间的距离大于或等于0;或,
所述重掺杂半导体层在所述衬底的上表面的正投影与所述第二掺杂结构在所述衬底的上表面的正投影至少部分交叠。
9.根据权利要求1~8任一项所述的雪崩光电二极管,其特征在于,所述衬底的掺杂类型与所述轻掺杂半导体层的掺杂类型相同,所述雪崩光电二极管还包括形成在所述衬底的上表面与所述轻掺杂半导体层的下表面之间的掺杂半导体隔离层;
所述掺杂半导体隔离层的掺杂类型与所述轻掺杂半导体层的掺杂类型不同,所述第一掺杂结构的下表面与所述掺杂半导体隔离层的上表面接触,所述重掺杂半导体层的下表面与所述掺杂半导体隔离层的上表面之间的距离大于0。
10.根据权利要求9所述的雪崩光电二极管,其特征在于,所述重掺杂半导体层的第二侧面与所述第二掺杂结构的侧面之间的距离等于d1,所述第二掺杂结构的下表面与所述掺杂半导体隔离层的上表面之间的距离等于d2,所述d1小于所述d2,所述第二侧面与所述第一侧面相对。
11.一种权利要求1~10任一项所述雪崩光电二极管的制作方法,其特征在于,包括:
提供一衬底;
在所述衬底的上表面上方形成轻掺杂半导体层;
在所述轻掺杂半导体层形成所述第一掺杂结构、所述第二掺杂结构和重掺杂半导体层,所述第一掺杂结构的掺杂类型与所述第二掺杂结构的掺杂类型不同,所述轻掺杂半导体层的掺杂类型、所述重掺杂半导体层的掺杂类型和所述第二掺杂结构的掺杂类型相同;
所述第一掺杂结构、所述重掺杂半导体层和所述第二掺杂结构沿着所述轻掺杂半导体层的延展方向设在所述轻掺杂半导体层内,所述重掺杂半导体层位于所述第一掺杂结构的侧面和所述第二掺杂结构的侧面之间;
所述重掺杂半导体层的第一侧面与所述第一掺杂结构的侧面接触,所述第一掺杂结构的下表面在所述轻掺杂半导体层内的深度大于所述第二掺杂结构的下表面在所述轻掺杂半导体层内的深度,所述重掺杂半导体层的下表面在所述轻掺杂半导体层内的深度大于所述第二掺杂结构的下表面在所述轻掺杂半导体层内的深度。
12.根据权利要求11所述的雪崩光电二极管的制作方法,其特征在于,当所述衬底的掺杂类型与所述轻掺杂半导体层的掺杂类型相同,所述提供一衬底后,所述在所述衬底的上表面上方形成轻掺杂半导体层前,所述雪崩光电二极管的制作方法还包括:
在所述衬底的上表面形成掺杂半导体隔离层,所述掺杂半导体隔离层的掺杂类型与所述轻掺杂半导体层的掺杂类型不同,所述第一掺杂结构的下表面与所述掺杂半导体隔离层的上表面接触,所述重掺杂半导体层的下表面与所述掺杂半导体隔离层的上表面之间的距离大于0。
13.一种光电检测器,其特征在于,包括权利要求1~10任一项所述雪崩光电二极管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410101725.3A CN117637897B (zh) | 2024-01-25 | 2024-01-25 | 一种雪崩光电二极管及其制作方法、光电探测器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410101725.3A CN117637897B (zh) | 2024-01-25 | 2024-01-25 | 一种雪崩光电二极管及其制作方法、光电探测器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117637897A true CN117637897A (zh) | 2024-03-01 |
CN117637897B CN117637897B (zh) | 2024-05-28 |
Family
ID=90035824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410101725.3A Active CN117637897B (zh) | 2024-01-25 | 2024-01-25 | 一种雪崩光电二极管及其制作方法、光电探测器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117637897B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102013427A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 雪崩击穿二极管结构及制造方法 |
US10103285B1 (en) * | 2017-04-13 | 2018-10-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method of manufacturing the same |
CN111697078A (zh) * | 2020-06-29 | 2020-09-22 | 电子科技大学 | 高雪崩耐量的vdmos器件及制备方法 |
CN117239000A (zh) * | 2023-11-10 | 2023-12-15 | 北京中科海芯科技有限公司 | 一种雪崩光电二极管及其制作方法、单光子探测器 |
-
2024
- 2024-01-25 CN CN202410101725.3A patent/CN117637897B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102013427A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | 雪崩击穿二极管结构及制造方法 |
US10103285B1 (en) * | 2017-04-13 | 2018-10-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method of manufacturing the same |
CN111697078A (zh) * | 2020-06-29 | 2020-09-22 | 电子科技大学 | 高雪崩耐量的vdmos器件及制备方法 |
CN117239000A (zh) * | 2023-11-10 | 2023-12-15 | 北京中科海芯科技有限公司 | 一种雪崩光电二极管及其制作方法、单光子探测器 |
Also Published As
Publication number | Publication date |
---|---|
CN117637897B (zh) | 2024-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6090060B2 (ja) | シングルフォトンアバランシェダイオード | |
EP3399558B1 (en) | Semiconductor light-detecting element | |
CN110246903B (zh) | 低噪声宽光谱响应的单光子雪崩光电二极管及其制作方法 | |
EP3399552A1 (en) | Coplanar electrode photodiode array and manufacturing method therefor | |
CN107895743B (zh) | 单光子雪崩光电二极管探测器的装置和方法 | |
WO2014101601A1 (zh) | 光电探测器及其制造方法和辐射探测器 | |
WO2022011701A1 (zh) | 一种单光子雪崩二极管及其制造方法、光检测器件及系统 | |
CN108538865B (zh) | 一种硅基三光电探测器 | |
CN117239000B (zh) | 一种雪崩光电二极管及其制作方法、单光子探测器 | |
JP2011510486A (ja) | 波長選択的吸収層の堆積を含む多重接合光電子デバイス、製造方法、及び、集積回路、 | |
CN115176346B (zh) | 单光子雪崩二极管器件 | |
CN115548157B (zh) | 一种具有宽漂移区的双结单光子雪崩二极管及其制备方法 | |
CN117637897B (zh) | 一种雪崩光电二极管及其制作方法、光电探测器 | |
CN113964238B (zh) | 一种雪崩光电探测器的制备方法 | |
CN114899267A (zh) | 光电转换器件、感测装置、电子设备及制造方法 | |
KR101667631B1 (ko) | 박막 태양전지 및 그의 제조 방법 | |
RU2240631C1 (ru) | Фотодетектор | |
US11967664B2 (en) | Photodiodes with serpentine shaped electrical junction | |
CN110690314A (zh) | 吸收层与倍增层为分离结构的紫外探测器及其制备方法 | |
KR102653478B1 (ko) | 단일 광자 검출 소자, 전자 장치, 및 라이다 장치 | |
CN217062113U (zh) | 一种光电二极管及光电二极管探测器 | |
US8633375B2 (en) | Solar cell and method for Manufacturing the same | |
CN117832315A (zh) | 一种cmos apd器件及其制备方法 | |
US8294232B2 (en) | High quantum efficiency optical detectors | |
KR20180034091A (ko) | 실리콘 태양 전지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |