CN117630647A - 一种基于嵌入式pcb子卡的测试装置 - Google Patents
一种基于嵌入式pcb子卡的测试装置 Download PDFInfo
- Publication number
- CN117630647A CN117630647A CN202410015541.5A CN202410015541A CN117630647A CN 117630647 A CN117630647 A CN 117630647A CN 202410015541 A CN202410015541 A CN 202410015541A CN 117630647 A CN117630647 A CN 117630647A
- Authority
- CN
- China
- Prior art keywords
- daughter card
- pcb daughter
- loop inductance
- inductance
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 70
- 239000000523 sample Substances 0.000 claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 8
- 239000012811 non-conductive material Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种基于嵌入式PCB子卡的测试装置,包括:基座,其用于放置被测芯片,基座的内部安装有探针;测试载板,其通过探针和被测芯片进行电性连接;PCB子卡,其集成于基座的内部,PCB子卡设置于基座的顶端,PCB子卡上均匀设置有多个通孔,多个通孔分别用于容纳所述探针;基座形成的电感为第一环路电感,测试载板形成的电感为第二环路电感,PCB子卡形成的电感为第三环路电感,第一环路电感和第二环路电感形成串联路径,第三环路电感、第一环路电感和第二环路电感形成并联路径。本发明提供的基于嵌入式PCB子卡的测试装置,通过降低测试装置整体的环路电感,从而有效降低电源的纹波噪声,实现高可靠性的芯片测试功能。
Description
技术领域
本发明涉及芯片测试技术领域,尤其涉及一种基于嵌入式PCB子卡的测试装置。
背景技术
ATE(Automatic Test Equipment,自动测试机)测试通常是将被测芯片(DeviceUnder Test,简称DUT)放在基座(Socket)内部,基座内部安装有很多探针,从而完成被测芯片和测试载板(Loadboard,简称LB)的信号连接。
在芯片3G、4G时代,信号速率比较低,因此上述测试方法是适用的,然而随着5G时代的到来,数据吞吐量急剧拉升,无论是AI(Artificial Intelligence,人工智能)算力芯片还是CPU(Central Processing Unit,中央处理器)芯片、GPU(Graphics Processingunit,图形处理器)芯片,对信号运算的处理量急剧增加,功耗在增加,芯板(Core)电源的电流在变大,从原来的几安培到现在的几百安培。
图1是现有技术中芯片测试装置的结构示意图,图2是现有技术中芯片测试装置的电感环路示意图,如图1和图2所示,测试载板13上安装有基座12,被测芯片11防止在基座12上,测试载板13上还设置有第一电容141,负载形成的第一环路电感21、基座形成的第二环路电感22、测试载板13形成的第三环路电感23形成串联路径,且基座形成的第二环路电感22难以消除,由此造成测试装置产生的电源纹波很大。
因此,需要提供一种基于嵌入式PCB子卡的测试装置,用于解决上述问题。
发明内容
本发明的目的在于,提供一种基于嵌入式PCB子卡的测试装置,通过降低测试装置整体的环路电感,从而有效降低电源的纹波噪声,实现高可靠性的芯片测试功能。
本发明实施例提供的一种基于嵌入式PCB子卡的测试装置,包括:
基座,其用于放置被测芯片,所述基座的内部安装有探针;
测试载板,其通过所述探针和所述被测芯片进行电性连接;
PCB子卡,其集成于所述基座的内部,所述PCB子卡设置于所述基座的顶端,所述PCB子卡上均匀设置有多个通孔,所述多个通孔分别用于容纳所述探针,所述多个通孔包括电源内壁、接地内壁以及信号孔内壁,所述电源内壁和所述接地内壁为导电材料,所述信号孔内壁为不导电材料;
所述基座形成的电感为第二环路电感,所述测试载板形成的电感为第三环路电感,所述PCB子卡形成的电感为第四环路电感,所述第二环路电感和所述第三环路电感形成串联路径,所述第四环路电感、所述第二环路电感和所述第三环路电感形成并联路径。
可选地,所述PCB子卡的厚度为1-2mm。
可选地,所述PCB子卡为叠层结构,其中每一层的材料厚度为23-25um。
可选地,所述PCB子卡上设置有多个螺丝孔,多个螺丝穿过所述多个螺丝孔将所述PCB子卡集成在所述基座上。
可选地,所述PCB子卡的顶层放置多个电容,所述基座上设置有多个凹槽,所述多个凹槽用于容纳所述多个电容。
可选地,所述多个电容包括第二电容和第三电容,所述第二电容设置于所述PCB子卡的一侧,所述第三电容设置于所述PCB子卡的另一侧。
可选地,所述探针的直径至少比所述多个通孔的直径小2mm。
可选地,所述电源内壁和所述接地内壁为镀铜导电材料。
可选地,所述电源和所述接地在所述PCB子卡上进行连接。
可选地,所述探针通过左右摇摆在所述PCB子卡上进行连接。
与现有技术相比,本发明实施例的技术方案至少具有以下有益效果:
本发明提供的基于嵌入式PCB子卡的测试装置,包括:基座,其用于放置被测芯片,所述基座的内部安装有探针;测试载板,其通过所述探针和所述被测芯片进行电性连接;PCB子卡,其集成于所述基座的内部,所述PCB子卡设置于所述基座的顶端,所述PCB子卡上均匀设置有多个通孔,所述多个通孔分别用于容纳所述探针,所述多个通孔包括电源内壁、接地内壁以及信号孔内壁,所述电源内壁和所述接地内壁为导电材料,所述信号孔内壁为不导电材料;所述基座形成的电感为第二环路电感,所述测试载板形成的电感为第三环路电感,所述PCB子卡形成的电感为第四环路电感,所述第二环路电感和所述第三环路电感形成串联路径,所述第四环路电感、所述第二环路电感和所述第三环路电感形成并联路径,通过降低测试装置整体的环路电感,从而有效降低电源的纹波噪声,实现高可靠性的芯片测试功能。
附图说明
图1是现有技术中芯片测试装置的结构示意图;
图2是现有技术中芯片测试装置的电感环路示意图;
图3是本发明实施例中基于嵌入式PCB子卡的测试装置的结构示意图;
图4是本发明实施例中基于嵌入式PCB子卡的测试装置的电感环路示意图;
图5是本发明实施例中基于嵌入式PCB子卡的测试装置的另一结构示意图;
图6是本发明实施例中基于嵌入式PCB子卡的测试装置的模拟电源仿真示意图。
附图标记说明:
11-被测芯片;12-基座;13-测试载板;141-第一电容;142-第二电容;143-第三电容;15-PCB子卡;16-探针;17-凹槽;18-螺丝孔;
21-第一环路电感;22-第二环路电感;23-第三环路电感;24-第四环路电感。
具体实施方式
为使本发明的目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施方式进行详细说明。可以理解的是,以下所描述的具体实施方式仅仅用于解释本发明,而非是对本发明的限定。并且,图中可能使用相同、类似的标号指代不同实施例中相同、类似的元件,也可能省略不同实施例中相同、类似的元件的描述以及现有技术元件、特征、效果等的描述。
图3是本发明实施例中基于嵌入式PCB子卡的测试装置的结构示意图;图4是本发明实施例中基于嵌入式PCB子卡的测试装置的电感环路示意图;图5是本发明实施例中基于嵌入式PCB子卡的测试装置的另一结构示意图;图6是本发明实施例中基于嵌入式PCB子卡的测试装置的模拟电源仿真示意图。
现在参照图3至图6,本发明实施例提供一种基于嵌入式PCB子卡的测试装置,通过降低测试装置整体的环路电感,从而有效降低电源的纹波噪声,实现高可靠性的芯片测试功能。
本发明实施例提供的一种基于嵌入式PCB子卡的测试装置,包括:
基座12,其用于放置被测芯片11,所述基座12的内部安装有探针16;
测试载板13,其通过所述探针16和所述被测芯片11进行电性连接;
PCB子卡15,其集成于所述基座12的内部,所述PCB子卡15设置于所述基座12的顶端,所述PCB子卡15上均匀设置有多个通孔,所述多个通孔分别用于容纳所述探针16,所述多个通孔包括电源内壁、接地内壁以及信号孔内壁,所述电源内壁和所述接地内壁为导电材料,所述信号孔内壁为不导电材料;
所述基座12形成的电感为第二环路电感22,所述测试载板13形成的电感为第三环路电感23,所述PCB子卡15形成的电感为第四环路电感24,所述第二环路电感22和所述第三环路电感23形成串联路径,所述第四环路电感24、所述第二环路电感22和所述第三环路电感23形成并联路径。
由于PCB子卡15非常薄,因此PCB子卡15本身形成的第四环路电感24极小,所以新的信号路径的电感,即所述第四环路电感24、所述第二环路电感22和所述第三环路电感23形成的并联路径的电感,远小于测试载板13的第三环路电感和基座12的第二环路电感22之和。
在具体实施中,所述PCB子卡15的厚度为1-2mm。PCB子卡15的厚度取决于关键电源在PCB子卡15上布线的数量。
在具体实施中,所述PCB子卡15为叠层结构,其中每一层的材料厚度为23-25um。
在具体实施中,所述PCB子卡15上设置有多个螺丝孔18,多个螺丝穿过所述多个螺丝孔18将所述PCB子卡15集成固定在所述基座12上。
在具体实施中,所述PCB子卡15的顶层放置多个电容,所述基座12上设置有多个凹槽17,所述多个凹槽17用于容纳所述多个电容。由于所述多个电容设置在PCB子卡15的顶层,多个电容跟被测芯片11的管脚更加接近,因此能够极大地减少多个电容的安装电感,从而更加有助于电容性能的提升。
在具体实施中,所述多个电容包括第二电容142和第三电容143,所述第二电容142设置于所述PCB子卡15的一侧,所述第三电容143设置于所述PCB子卡15的另一侧。
在具体实施中,所述探针16的直径至少比所述多个通孔的直径小2mm。
在具体实施中,所述电源内壁和所述接地内壁为镀铜导电材料。由此,电源和接地可以通过电源内壁和接地内壁与探针16进行电性连接。
在具体实施中,所述电源和所述接地在所述PCB子卡15上进行连接。
在具体实施中,所述探针通过左右摇摆在所述PCB子卡15上进行连接。
现在参照图6,其横坐标为频率,单位为Ghz,纵坐标为阻抗,单位为Ohm,可以看出本发明提供的基于嵌入式PCB子卡的测试装置,阻抗性能明显大大优于原有方案。
本发明实施例提供的基于嵌入式PCB子卡的测试装置,包括:基座,其用于放置被测芯片,所述基座的内部安装有探针;测试载板,其通过所述探针和所述被测芯片进行电性连接;PCB子卡,其集成于所述基座的内部,所述PCB子卡设置于所述基座的顶端,所述PCB子卡上均匀设置有多个通孔,所述多个通孔分别用于容纳所述探针,所述多个通孔包括电源内壁、接地内壁以及信号孔内壁,所述电源内壁和所述接地内壁为导电材料,所述信号孔内壁为不导电材料;所述基座形成的电感为第一环路电感,所述测试载板形成的电感为第二环路电感,所述PCB子卡形成的电感为第三环路电感,所述第一环路电感和所述第二环路电感形成串联路径,所述第三环路电感、所述第一环路电感和所述第二环路电感形成并联路径,通过降低测试装置整体的环路电感,从而有效降低电源的纹波噪声,实现高可靠性的芯片测试功能。
尽管上文已经描述了具体实施方案,但这些实施方案并非要限制本发明公开的范围,即使仅相对于特定特征描述单个实施方案的情况下也是如此。本发明公开中提供的特征示例意在进行例示,而非限制,除非做出不同表述。在具体实施中,可根据实际需求,在技术上可行的情况下,将一项或者多项从属权利要求的技术特征与独立权利要求的技术特征进行组合,并可通过任何适当的方式而不是仅通过权利要求书中所列举的特定组合来组合来自相应独立权利要求的技术特征。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种基于嵌入式PCB子卡的测试装置,其特征在于,包括:
基座,其用于放置被测芯片,所述基座的内部安装有探针;
测试载板,其通过所述探针和所述被测芯片进行电性连接;
PCB子卡,其集成于所述基座的内部,所述PCB子卡设置于所述基座的顶端,所述PCB子卡上均匀设置有多个通孔,所述多个通孔分别用于容纳所述探针,所述多个通孔包括电源内壁、接地内壁以及信号孔内壁,所述电源内壁和所述接地内壁为导电材料,所述信号孔内壁为不导电材料;
所述基座形成的电感为第二环路电感,所述测试载板形成的电感为第三环路电感,所述PCB子卡形成的电感为第四环路电感,所述第二环路电感和所述第三环路电感形成串联路径,所述第四环路电感、所述第二环路电感和所述第三环路电感形成并联路径。
2.根据权利要求1所述的基于嵌入式PCB子卡的测试装置,其特征在于,所述PCB子卡的厚度为1-2mm。
3.根据权利要求1所述的基于嵌入式PCB子卡的测试装置,其特征在于,所述PCB子卡为叠层结构,其中每一层的材料厚度为23-25um。
4.根据权利要求1所述的基于嵌入式PCB子卡的测试装置,其特征在于,所述PCB子卡上设置有多个螺丝孔,多个螺丝穿过所述多个螺丝孔将所述PCB子卡集成在所述基座上。
5.根据权利要求1所述的基于嵌入式PCB子卡的测试装置,其特征在于,所述PCB子卡的顶层放置多个电容,所述基座上设置有多个凹槽,所述多个凹槽用于容纳所述多个电容。
6.根据权利要求5所述的基于嵌入式PCB子卡的测试装置,其特征在于,所述多个电容包括第二电容和第三电容,所述第二电容设置于所述PCB子卡的一侧,所述第三电容设置于所述PCB子卡的另一侧。
7.根据权利要求6所述的基于嵌入式PCB子卡的测试装置,其特征在于,所述探针的直径至少比所述多个通孔的直径小2mm。
8.根据权利要求1所述的基于嵌入式PCB子卡的测试装置,其特征在于,所述电源内壁和所述接地内壁为镀铜导电材料。
9.根据权利要求1所述的基于嵌入式PCB子卡的测试装置,其特征在于,所述电源和所述接地在所述PCB子卡上进行连接。
10.根据权利要求1所述的基于嵌入式PCB子卡的测试装置,其特征在于,所述探针通过左右摇摆在所述PCB子卡上进行连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410015541.5A CN117630647B (zh) | 2024-01-05 | 2024-01-05 | 一种基于嵌入式pcb子卡的测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410015541.5A CN117630647B (zh) | 2024-01-05 | 2024-01-05 | 一种基于嵌入式pcb子卡的测试装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117630647A true CN117630647A (zh) | 2024-03-01 |
CN117630647B CN117630647B (zh) | 2024-04-19 |
Family
ID=90036320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410015541.5A Active CN117630647B (zh) | 2024-01-05 | 2024-01-05 | 一种基于嵌入式pcb子卡的测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117630647B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200700731A (en) * | 2005-06-13 | 2007-01-01 | Cascade Microtech Inc | Wideband active-passive differential signal probe |
CN1947022A (zh) * | 2004-04-21 | 2007-04-11 | 佛姆法克特股份有限公司 | 智能探针卡架构 |
US20150015295A1 (en) * | 2013-07-15 | 2015-01-15 | Mpi Corporation | Signal path switch and probe card having the signal path switch |
US20150015290A1 (en) * | 2013-07-15 | 2015-01-15 | Mpi Corporation | Probe module supporting loopback test |
US20150015291A1 (en) * | 2013-07-15 | 2015-01-15 | Mpi Corporation | Cantilever probe card for high-frequency signal transmission |
CN106249009A (zh) * | 2015-06-05 | 2016-12-21 | 旺矽科技股份有限公司 | 具有反馈测试功能的探针模块 |
CN113721127A (zh) * | 2021-08-18 | 2021-11-30 | 荣耀终端有限公司 | 一种电路板及检测系统 |
-
2024
- 2024-01-05 CN CN202410015541.5A patent/CN117630647B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1947022A (zh) * | 2004-04-21 | 2007-04-11 | 佛姆法克特股份有限公司 | 智能探针卡架构 |
TW200700731A (en) * | 2005-06-13 | 2007-01-01 | Cascade Microtech Inc | Wideband active-passive differential signal probe |
US20150015295A1 (en) * | 2013-07-15 | 2015-01-15 | Mpi Corporation | Signal path switch and probe card having the signal path switch |
US20150015290A1 (en) * | 2013-07-15 | 2015-01-15 | Mpi Corporation | Probe module supporting loopback test |
US20150015291A1 (en) * | 2013-07-15 | 2015-01-15 | Mpi Corporation | Cantilever probe card for high-frequency signal transmission |
CN106249009A (zh) * | 2015-06-05 | 2016-12-21 | 旺矽科技股份有限公司 | 具有反馈测试功能的探针模块 |
CN113721127A (zh) * | 2021-08-18 | 2021-11-30 | 荣耀终端有限公司 | 一种电路板及检测系统 |
Also Published As
Publication number | Publication date |
---|---|
CN117630647B (zh) | 2024-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8379403B2 (en) | Spacer-connector and circuit board assembly | |
JP7018015B2 (ja) | 回路基板構造体と装置インターフェースボード | |
JP2691809B2 (ja) | 半導体デバイステスト装置 | |
US11035883B2 (en) | Intermediate connection member and inspection apparatus | |
CN102981129B (zh) | 电源测试工具 | |
CN113030700B (zh) | 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法 | |
KR101149748B1 (ko) | 전기접속구조, 단자장치, 소켓, 전자부품시험장치 및 소켓의 제조방법 | |
US20220334178A1 (en) | Circuit board for semiconductor test | |
CN117630647B (zh) | 一种基于嵌入式pcb子卡的测试装置 | |
US20060279305A1 (en) | Semiconductor test interface | |
US20020105349A1 (en) | Method and apparatus for testing electronic devices | |
US20090027073A1 (en) | Device mounted apparatus, test head, and electronic device test system | |
US6727717B2 (en) | Integrated circuit chip test adapter | |
US10470308B1 (en) | Printed circuit board assembly and electronic device using the same | |
US20040227637A1 (en) | Built-in circuitry and method to test connector loading | |
US6685498B1 (en) | Logic analyzer testing method and configuration and interface assembly for use therewith | |
CN109788628B (zh) | 测试用电路板 | |
US11193975B2 (en) | Compressed test patterns for a field programmable gate array | |
WO2013118212A1 (en) | Apparatus for measuring high frequency electromagnetic noise in printed circuit boards and measurement method therefor | |
TW202204915A (zh) | 具有附加電路板轉接器之積體電路測試裝置 | |
US20150034627A1 (en) | Circuit board test apparatus with electric heating member | |
Radu et al. | Identifying an EMI source and coupling path in a computer system with sub-module testing | |
CN221079632U (zh) | 信号测试治具 | |
CN216560953U (zh) | 一种可拓展的通信射频连接器的测试装置 | |
US20050110504A1 (en) | Method and apparatus for implementing very high density probing (vhdp) of printed circuit board signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |