CN117613031A - 用于半导体裸片的柔性中介层 - Google Patents

用于半导体裸片的柔性中介层 Download PDF

Info

Publication number
CN117613031A
CN117613031A CN202311059732.3A CN202311059732A CN117613031A CN 117613031 A CN117613031 A CN 117613031A CN 202311059732 A CN202311059732 A CN 202311059732A CN 117613031 A CN117613031 A CN 117613031A
Authority
CN
China
Prior art keywords
semiconductor die
flexible
conductive trace
interposer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311059732.3A
Other languages
English (en)
Inventor
黄宏远
倪胜锦
陈奕武
廖世雄
潘玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117613031A publication Critical patent/CN117613031A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本公开涉及一种用于半导体裸片的柔性中介层。本文中所描述的实施方案涉及各种半导体装置组合件。在一些实施方案中，一种半导体装置组合件包含：第一半导体裸片；第二半导体裸片，其与所述第一半导体裸片呈堆叠布置；以及柔性中介层，其安置在所述第一半导体裸片与所述第二半导体裸片之间。所述柔性中介层可包含第一柔性层、第二柔性层和安置在所述第一柔性层与所述第二柔性层之间的导电迹线。所述柔性中介层的间隔件部分可将所述第一半导体裸片与所述第二半导体裸片间隔开。所述柔性中介层的连接部分可从所述间隔件部分延伸超出所述第一半导体裸片和所述第二半导体裸片的边缘。

Description

用于半导体裸片的柔性中介层
技术领域
本公开大体上涉及半导体装置及形成半导体装置的方法。举例来说，本公开涉及用于半导体裸片的柔性中介层。
背景技术
半导体封装包含外壳，所述外壳容纳一或多个半导体装置，例如集成电路。半导体装置组件可在半导体晶片上制造，然后切割成裸片并封装。半导体封装保护内部组件免受损坏，并包含用于例如经由球、引脚或引线将内部组件连接到外部组件(例如，电路板)的装置。半导体封装有时称为半导体装置组合件。
发明内容
在一个方面中，本公开涉及一种半导体装置组合件，其包括：第一半导体裸片；第二半导体裸片，其与所述第一半导体裸片呈堆叠布置；以及柔性中介层，其安置在所述第一半导体裸片与所述第二半导体裸片之间，所述柔性中介层包括：第一柔性层；第二柔性层；以及导电迹线，其安置在所述第一柔性层与所述第二柔性层之间，其中所述柔性中介层的间隔件部分将所述第一半导体裸片与所述第二半导体裸片间隔开，并且其中所述柔性中介层的连接部分从所述间隔件部分延伸超出所述第一半导体裸片和所述第二半导体裸片的边缘。
在另一方面中，本公开涉及一种设备，其包括：衬底；第一半导体裸片；用于所述第一半导体裸片的接合焊盘，其在所述第一半导体裸片的表面上；第二半导体裸片，其与所述第一半导体裸片呈堆叠布置；以及柔性中介层，其安置在所述第一半导体裸片与所述第二半导体裸片之间，所述柔性中介层包括嵌入于所述柔性中介层中的导电迹线，其中所述柔性中介层具有开口，所述导电迹线通过所述开口电连接到所述接合焊盘，其中所述柔性中介层的间隔件部分将所述第一半导体裸片与所述第二半导体裸片间隔开，并且其中所述柔性中介层的连接部分从所述间隔件部分延伸超出所述第一半导体裸片和所述第二半导体裸片的边缘，所述导电迹线在所述连接部分内延伸并电连接到所述衬底。
在另一方面中，本公开涉及一种存储器装置，其包括：半导体裸片；以及柔性中介层，其与所述半导体裸片接触，所述柔性中介层包括：第一柔性层；第二柔性层；以及导电迹线，其安置在所述第一柔性层与所述第二柔性层之间，所述导电迹线电连接到所述半导体裸片。
附图说明
图1为可包含本文中所描述的组合件或设备的实例设备的图。
图2为可包含本文中所描述的组合件或设备的实例存储器装置的图。
图3为衬底上的半导体裸片的堆叠的实例的图。
图4为包含柔性中介层的实例设备的图。
图5为实例柔性中介层的图。
图6A到6B为包含柔性中介层的实例设备的图。
图7为具有一或多个刚性部分的实例柔性中介层的图。
图8为形成具有柔性中介层的集成组合件或存储器装置的实例方法的流程图。
图9为形成柔性中介层的实例方法的流程图。
具体实施方式
半导体封装可包含呈堆叠布置的多个半导体裸片以减少裸片的占用面积。可由硅制成的间隔件可安置在堆叠的每个裸片之间，以在邻近裸片之间提供竖直间距。通常，邻近裸片之间的间距应足以促进半导体裸片(例如，邻近半导体裸片中的下部半导体裸片)经由导线接合电连接到衬底。举例来说，利用导线接合，连接到半导体裸片的接合焊盘的导线可从裸片竖直突出，并且所述导线可包含将导线向下重定向以连接到衬底的接合焊盘的环。因此，如果邻近裸片之间的间距太小，则导线接合可能会受到损坏。此外，如果邻近裸片之间的间距太小，则在半导体裸片和衬底之间用于装导线的区域可能有限，进而存在由导线之间的接触或者导线与另一半导体裸片之间的接触引起的短路的风险。
因此，用于半导体裸片堆叠的间隔件可能相对较厚以适应导线接合，进而增大裸片堆叠的总高度。因此，包含半导体裸片堆叠的半导体封装可具有减小的顶部模具间隙，所述顶部模具间隙为堆叠的最顶部裸片与封装的顶部(例如，封装的外壳)之间的距离。随着顶部模具间隙的减小，封装的强度降低，并且半导体裸片堆叠更容易受到损坏。
本文中所描述的一些实施方案是针对一种柔性中介层以及一种使用柔性中介层的方法，所述柔性中介层有助于减少呈堆叠布置的邻近半导体裸片之间的间距量。举例来说，柔性中介层可安置在邻近半导体裸片之间以提供裸片之间的间距。此外，柔性中介层可包含嵌入于柔性中介层的非导电材料中的一或多个导电迹线。导电迹线可提供半导体裸片与包含堆叠裸片的封装的衬底之间的电连接，进而消除对导线接合的需要。换句话说，柔性中介层可为导电迹线提供保护，防止使用导线接合可能发生的损坏或短路，进而允许与常规间隔件相比减少邻近半导体裸片之间的间距量，如上文所描述。通过减少裸片之间的间距量，可减小堆叠裸片的总高度，这增大了封装的顶部模具间隙。因此，封装可具有改进的强度，从而提供对堆叠裸片的改进的保护。
在一些实施方案中，柔性中介层的导电迹线可被配置成提供信号再分配，可配置有匹配的长度，和/或可以各种图案配置或配置有优化的属性(例如，迹线宽度)。以此方式，柔性中介层有利于封装的设计改进，而这是使用导线接合无法实现的。举例来说，用于信号再分配的柔性中介层的配置可消除对通过封装衬底的复杂信号路由的需要，和/或提供关于堆叠裸片和/或封装中的其它组件的放置的更大自由度。
图1为可包含本文中所描述的组合件或设备的实例设备100的图。设备100可包含有包含一或多个集成电路105的任何类型的装置或系统。举例来说，设备100可包含存储器装置、快闪存储器装置、NAND存储器装置、NOR存储器装置、随机存取存储器(RAM)装置、只读存储器(ROM)装置、动态RAM(DRAM)装置、静态RAM(SRAM)装置、固态硬盘(SSD)、微芯片和/或片上系统(SoC)，以及其它实例。在一些情况下，设备100可被称为半导体封装、组合件、半导体装置组合件或集成组合件。
如图1所示，设备100可包含安置在衬底110上的一或多个集成电路105，示出为第一集成电路105-1和第二集成电路105-2。集成电路105可包含任何类型的电路，例如模拟电路、数字电路、射频(RF)电路、电源、输入-输出(I/O)芯片、专用集成电路(ASIC)、现场可编程门阵列(FPGA)和/或存储器装置(例如，NAND存储器装置、NOR存储器装置、RAM装置或ROM装置)。集成电路105可安装在衬底110的表面上或以其它方式安置在所述表面上。尽管作为实例，设备100示出为包含两个集成电路105，但设备100可包含不同数量的集成电路105。
在一些实施方案中，集成电路105可包含多个半导体裸片115(有时称为裸片)，示出为五个半导体裸片115-1到115-5。如图1所示，裸片115可堆叠在彼此的顶部上，以减少设备100的占用面积。堆叠裸片115可包含三维电互连件，例如硅穿孔(TSV)，以在裸片115之间路由电信号。尽管集成电路105-2示出为包含五个裸片115，但是集成电路105可包含不同数量的裸片115(例如，至少两个裸片115)。第一裸片115-1(有时称为底部裸片或基底裸片)可安置在衬底110上，第二裸片115-2可安置在第一裸片115-1上，以此类推。
设备100可包含外壳120，所述外壳保护设备100的内部组件(例如，集成电路105)不受损坏以及可能导致设备100故障的环境要素(例如，颗粒)的影响。取决于设备100的功能要求，外壳120可为塑料(例如，环氧树脂塑料)、陶瓷或另一类型的材料。
在一些实施方案中，例如通过将设备100电连接到电路板125，例如印刷电路板，可将设备100包含为更高级别系统(例如，计算机、移动电话、网络装置、SSD、车辆或物联网装置)的一部分。举例来说，衬底110可安置在电路板125上，使得衬底110的电触点130(例如，接合焊盘)电连接到电路板125的电触点135(例如，接合焊盘)。
在一些实施方案中，衬底110可使用焊球140(例如，布置在球栅阵列中)安装在电路板125上，所述焊球可熔融以在衬底110与电路板125之间形成物理和电连接。另外或替代地，衬底110可使用另一类型的连接器(例如引脚或引线)安装在电路板125上和/或电连接到所述电路板。类似地，集成电路105可包含使用电接合(例如，导线接合、凸块接合等)电连接到衬底110的对应电焊盘(例如，接合焊盘)的电焊盘(例如，接合焊盘)。集成电路105、衬底110和电路板125之间的互连使得集成电路105能够接收信号并将信号传输到设备100和/或更高级别系统的其它组件。
如上文所指示，图1是作为实例提供的。其它实例可与关于图1所描述的实例不同。
图2为可包含本文中所描述的组合件或设备的实例存储器装置200的图。存储器装置200为上文结合图1所描述的设备100的实例。存储器装置200可为被配置成将数据存储在存储器中的任何电子装置。在一些实施方案中，存储器装置200可为被配置成将数据持久地存储在非易失性存储器205中的电子装置。举例来说，存储器装置200可为硬盘驱动器、SSD、快闪存储器装置(例如，NAND快闪存储器装置或NOR快闪存储器装置)、通用串行总线(USB)随身盘、存储卡(例如，安全数字(SD)卡)、次级存储装置、非易失性存储器高速(NVMe)装置和/或嵌入式多媒体卡(eMMC)装置。
如图所示，存储器装置200可包含非易失性存储器205、易失性存储器210和控制器215。存储器装置200的组件可安装在衬底220上或以其它方式安置在所述衬底上。在一些实施方案中，非易失性存储器205包含堆叠半导体裸片225，如上文结合图1所描述。
非易失性存储器205可被配置成在存储器装置200断电之后维持存储的数据。举例来说，非易失性存储器205可包含NAND存储器或NOR存储器。易失性存储器210可能需要电力来维持存储的数据，并且在存储器装置200断电之后可能会丢失存储的数据。举例来说，易失性存储器210可包含一或多个锁存器和/或RAM，例如DRAM和/或SRAM。作为实例，易失性存储器210可高速缓存从非易失性存储器205读取或写入到所述非易失性存储器的数据，和/或可高速缓存要由控制器215执行的指令。
控制器215可为被配置成与非易失性存储器205、易失性存储器210和主机装置(例如，经由存储器装置200的主机接口)通信的任何装置。举例来说，控制器215可包含存储器控制器、系统控制器、ASIC、FPGA、处理器、微控制器和/或一或多个处理组件。在一些实施方案中，存储器装置200可包含在包含主机装置的系统中。主机装置可包含经被配置成执行指令并将数据存储在非易失性存储器205中的一或多个处理器。
控制器215可被配置成例如通过执行一或多个指令(有时称为命令)来控制存储器装置200的操作。举例来说，存储器装置200可存储一或多个指令作为固件，并且控制器215可执行所述一或多个指令。另外或替代地，控制器215可经由主机接口从主机装置接收一或多个指令，并且可执行所述一或多个指令。举例来说，控制器215可基于一或多个指令将信号传输到非易失性存储器205和/或易失性存储器210和/或从所述非易失性存储器和/或所述易失性存储器接收信号，例如将数据传送(例如，写入或编程)到非易失性存储器205、从所述非易失性存储器传送(例如，读取)数据和/或擦除所述非易失性存储器的全部或一部分(例如，非易失性存储器205的一或多个存储器单元、页、子块、块或平面)。
如上文所指示，图2是作为实例提供的。其它实例可与关于图2所描述的实例不同。图2所示的组件的数量和布置作为实例提供。在实践中，与图2所示的组件相比，可能存在额外的组件、更少的组件、不同的组件，或以不同方式布置的组件。
图3为衬底310上的半导体裸片305的堆叠300的实例的图。如图所示，间隔件315可安置在堆叠300的邻近裸片305a、305b之间。间隔件315可包括硅、由硅组成或基本上由硅组成。举例来说，间隔件315可为不导电的。间隔件315可以在裸片305a、305b之间提供竖直间距，并且间距量可对应于间隔件315的厚度以及用于将间隔件315附接到裸片305a、305b的裸片附接膜(DAF，未示出)的厚度。在一些实例中，间隔件315的厚度可为大约60微米(μm)，并且DAF的厚度可为大约20μm。也就是说，裸片305a、305b之间的总间距可为大约80μm。此间距量有助于使用导线接合将裸片305a、305b电连接到衬底310。举例来说，如图所示，导线320可从裸片305a、305b的表面向上突出，并且导线320的环可将导线向下重定向以连接到衬底310，如上文所描述。此配置要求间隔件315的厚度足以防止导线320受到损坏或短路。因此，通过使用导线接合和间隔件315来增大堆叠300的总高度。本文中所描述的一些实施方案解决了这些和其它问题。
如上文所指示，图3是作为实例提供的。其它实例可与关于图3所描述的实例不同。
图4为包含柔性中介层的实例设备400的图。设备400可为或可包含如本文中所描述的半导体装置组合件。设备400可包含呈堆叠布置的多个半导体裸片402。举例来说，如图4所示，设备400可包含第一半导体裸片402a以及与第一半导体裸片402a呈堆叠布置的第二半导体裸片402b。半导体裸片402的堆叠布置可为叠瓦堆叠或另一合适类型的堆叠。在一些实施方案中，第一半导体裸片402a可为第一存储器装置，并且第二半导体裸片402b可为第二存储器装置，如本文中所描述。设备400可包含衬底404(例如，电路板)，并且堆叠半导体裸片402可安置在衬底404上。
半导体裸片402中的每一个可包含半导体裸片402的表面上的一或多个接合焊盘406。举例来说，如图所示，用于第一半导体裸片402a的接合焊盘406可在第一半导体裸片402a的表面上。用于第一半导体裸片402a的接合焊盘406可促进第一半导体裸片402a的电连接。
柔性中介层408可安置在第一半导体裸片402a与第二半导体裸片402b之间(例如，与之接触)。在一些实施方案中，柔性中介层408上方和下方的DAF(未示出)可将柔性中介层408附接到第一半导体裸片402a和第二半导体裸片402b。一或多个导电迹线410(例如，多个导电迹线410)可嵌入于柔性中介层408中。举例来说，导电迹线410可安置在柔性中介层408的柔性层之间，如结合图5所描述。导电迹线410可电连接到第一半导体裸片402a和/或第二半导体裸片402b。举例来说，柔性中介层408可包含一或多个开口，导电迹线410通过所述开口电连接到接合焊盘406。在一些实施方案中，导电迹线410可通过带式自动接合来电连接到接合焊盘406。
柔性中介层408可包含将第一半导体裸片402a与第二半导体裸片402b间隔开的间隔件部分408a。柔性中介层408还可包含从间隔件部分408a延伸超出半导体裸片402的边缘的一或多个连接部分408b。如图所示，柔性中介层408可包含第一连接部分408b和第二连接部分408b，并且间隔件部分408a可在第一连接部分408b与第二连接部分408b之间。
导电迹线410可在连接部分408b内延伸。举例来说，第一导电迹线410可在第一连接部分408b内延伸，并且第二导电迹线410可在第二连接部分408b内延伸，如图所示。连接部分408b可从间隔件部分408a延伸到衬底404。在连接部分408b内延伸的导电迹线410可与衬底404的焊盘412(例如，引线指)电连接。在一些实施方案中，导电迹线410可通过带式自动接合来电连接到焊盘412。
如图4所示，第二半导体裸片402b可通过使用一或多个导线414的导线接合来电连接到衬底404，如本文中所描述。换句话说，设备400可具有混合配置，所述混合配置使用柔性中介层408和导线接合以将半导体裸片402电连接到衬底404。举例来说，在此混合配置中，堆叠半导体裸片402的顶部上的半导体裸片402可具有通过导线接合的电连接，而顶部下方的半导体裸片402可具有通过柔性中介层408的电连接。因此，在堆叠半导体裸片402的顶部使用导线接合不会增大堆叠半导体裸片402的总高度。
在一些实施方案中，以与下文结合图6A到6B所描述的方式类似的方式，半导体裸片402与衬底404之间的电连接可不具有导线接合(例如，在半导体裸片402与衬底404之间不存在导线接合)。举例来说，额外柔性中介层408可以与结合图6A到6B所描述的方式类似的方式安置在第二半导体裸片402b上。
通过使用柔性中介层408，可消除堆叠半导体裸片402之间的导线接合。因此，由柔性中介层408的间隔件部分408a提供的半导体裸片402之间的间隔可减小，进而减小堆叠半导体裸片402的总高度并改进设备400的顶部模制间隙。在一些实施方案中，设备400可对应于设备100。举例来说，堆叠半导体裸片402可对应于在本文中所描述的设备100中使用的集成电路105-2。在一些实施方案中，设备400可对应于存储器装置200。举例来说，堆叠半导体裸片402可对应于在本文中所描述的存储器装置200中使用的非易失性存储器205。尽管示出为具有呈堆叠布置的两个半导体裸片402，但设备400可包含呈堆叠布置的三个或更多个半导体裸片402。此处，柔性中介层408可安置在设备400的每对邻近半导体裸片402之间。
如上文所指示，图4是作为实例提供的。其它实例可与关于图4所描述的实例不同。
图5为实例柔性中介层500的图。具体地说，图5示出了柔性中介层500的横截面中的各个层。柔性中介层500可对应于柔性中介层408。
柔性中介层500可包含第一柔性层502和第二柔性层504。第一柔性层502可为第一覆盖膜，并且第二柔性层504可为第二覆盖膜。举例来说，第一柔性层502可包含第一聚合物层502a(例如，聚酰亚胺层)和第一粘合剂层502b，并且第二柔性层504可包含第二聚合物层504a和第二粘合剂层504b。导电迹线506(例如，至少一个导电迹线506)可安置在第一柔性层502与第二柔性层504之间(例如，第一粘合剂层502b与第二粘合剂层504b之间)。导电迹线506可包括金属、由金属组成或基本上由金属组成。举例来说，导电迹线506可包括铜、由铜组成或基本上由铜组成。在一些实施方案中，柔性中介层500可仅包含用于导电迹线的单个层，在此情况下，柔性中介层500可仅包含图5所示的层中的第一柔性层502、第二柔性层504和导电迹线506。
在一些实施方案中，柔性中介层500可包含用于导电迹线的多个层，如图所示。举例来说，柔性中介层500可包含第一柔性层502与第二柔性层504之间的导电迹线508(例如，至少一个导电迹线508)，所述导电迹线类似于导电迹线506。此处，柔性中介层500可包含第一柔性层502与第二柔性层504之间的第三柔性层510。举例来说，第三柔性层510可包含粘合剂层510b之间的聚合物层510a(例如，聚酰亚胺层)。在一些实施方案中，第一柔性层502、第二柔性层504和/或第三柔性层510可包括聚酰亚胺、由聚酰亚胺组成或基本上由聚酰亚胺组成。第三柔性层510可在导电迹线506与导电迹线508之间。换句话说，导电迹线508在第一柔性层502与第三柔性层510之间，并且导电迹线506在第三柔性层510与第二柔性层504之间。
如图所示，柔性中介层500可包含间隔件部分500a，所述间隔件部分被配置成以与结合图4所描述的方式类似的方式以堆叠布置将半导体裸片间隔开。此外，柔性中介层500可包含从间隔件部分500a延伸的连接部分500b。连接部分500b可被配置成以与结合图4所描述的方式类似的方式延伸超出半导体裸片的边缘，以经由导电迹线506和/或导电迹线508提供半导体裸片中的半导体裸片的电连接。在一些实施方案中，第一柔性层502和/或第二柔性层504可包含暴露导电迹线506和/或导电迹线508的开口(未示出)，例如通孔。举例来说，导电迹线506和/或导电迹线508可通过开口电连接到接合焊盘(例如，接合焊盘406)。
在一些实施方案中，第一柔性层502、第二柔性层504和第三柔性层510可各自具有大约10μm的厚度。在一些实施方案中，导电迹线506和导电迹线508可各自具有大约10μm的厚度。出于说明的目的，柔性中介层500的层在图5中被描述为具有相同的厚度。在实践中，所述层可具有与图5所示的相对厚度不同的相对厚度。柔性中介层500可具有在大约30μm到大约50μm的范围内的总厚度。因此，柔性中介层500可具有相对于常规间隔件减小的厚度，进而减小堆叠半导体裸片布置的总高度和/或提供增大的顶部模具间隙，同时仍然为嵌入的导电迹线提供足够的保护(例如，防止损坏和/或短路)。在一些实施方案中，总厚度为10μm的DAF可附接到柔性中介层500的顶部和底部。
在一些实施方案中，可围绕一或多个导电迹线模制柔性材料(例如，聚酰亚胺)以形成柔性中介层。此处，围绕一或多个导电迹线模制柔性材料可产生第一柔性层(例如，在导电迹线上方或在导电迹线与第一半导体裸片之间)和第二柔性层(例如，在导电迹线下方或在导电迹线与堆叠在第一半导体裸片上的第二半导体裸片之间)。
如上文所指示，图5是作为实例提供的。其它实例可与关于图5所描述的实例不同。
图6A到6B为包含柔性中介层的实例设备600的图。具体地说，图6A示出了设备600的侧视图，并且图6B示出了设备600的俯视图。设备600可为或可包含如本文中所描述的半导体装置组合件。设备600可包含呈堆叠布置的多个半导体裸片602。举例来说，如图6所示，以与结合图4所描述的方式类似的方式，设备600可包含第一半导体裸片602a以及与第一半导体裸片602a呈堆叠布置的第二半导体裸片602b。在一些实施方案中，第一半导体裸片602a可为第一存储器装置，并且第二半导体裸片602b可为第二存储器装置，如本文中所描述。设备600可包含衬底604(例如，电路板)，并且堆叠半导体裸片602可安置在衬底604上。
以与结合图4所描述的方式类似的方式，半导体裸片602中的每一个可包含一或多个接合焊盘606。如图所示，相比于半导体裸片602的与第一边缘相对的第二边缘，接合焊盘606可更靠近半导体裸片602的第一边缘(例如，其中半导体裸片602的宽度可限定在第一边缘与第二边缘之间)。也就是说，接合焊盘606可邻近于第一边缘安置(例如，在第一边缘的阈值距离内)，并且可不存在邻近于第二边缘的接合焊盘606。
第一柔性中介层608可以与结合图4所描述的方式类似的方式安置在第一半导体裸片602a与第二半导体裸片602b之间。另外，第二柔性中介层610可与第二半导体裸片602b接触。举例来说，第二柔性中介层610可在第二半导体裸片602b的顶部上，并且第二半导体裸片602b可在半导体裸片602的堆叠的顶部(例如，最顶部裸片)上。柔性中介层608、610中的每一个可包含一或多个导电迹线612(在图6B中以虚线示出，以指示导电迹线612嵌入于柔性中介层610中)，如本文中所描述。在一些实施方案中，柔性中介层608和/或柔性中介层610可对应于柔性中介层500。
通过使用柔性中介层608、610，第一半导体裸片602a与衬底604之间的电连接可不具有导线接合(例如，第一半导体裸片602a与衬底604之间不存在导线接合)，并且第二半导体裸片602b与衬底604之间的电连接可不具有导线接合(例如，第二半导体裸片602b与衬底604之间不存在导线接合)，如图所示。然而，在一些实施方案中，设备600可具有混合配置，如本文中所描述。
柔性中介层608、610中的每一个可具有间隔件部分608a、610a和至少一个连接部分608b、610b，如本文中所描述。在一些实施方案中，柔性中介层608、610中的一或多个可包含间隔件部分608a、610a部分与至少一个半导体裸片602之间的刚性部分，如结合图7进一步所描述。举例来说，柔性中介层608可包含柔性中介层608的间隔件部分608a与第一半导体裸片602a或第二半导体裸片602b中的至少一个之间的刚性部分。在一些实施方案中，刚性部分(例如，刚性盖)可在间隔件部分608a、610a上方。举例来说，刚性部分(例如，刚性盖)可安置在间隔件部分608a、610a的顶表面和/或间隔件部分608a、610a的底表面上。在一些实施方案中，刚性部分(例如，刚性盖)可包围或部分地包围间隔件部分608a、610a。柔性中介层608、610的刚性部分可具有比柔性中介层608、610的其余部分更大的刚度。
如图所示，柔性中介层610可被配置成在更靠近半导体裸片602b的第一边缘的接合焊盘606处将信号分配经过半导体裸片602b的第二边缘。具体地说，导电迹线612可被配置成在更靠近半导体裸片602b的第一边缘的接合焊盘606与衬底604上相比于半导体裸片602b的第一边缘更靠近第二边缘的焊盘614之间分配信号。举例来说，导电迹线612可从接合焊盘606延伸并经过半导体裸片602b的第二边缘到达衬底604上的对应焊盘614。由柔性中介层610进行的信号分配消除了对通过衬底604的复杂信号路由的需要，和/或提供了关于堆叠半导体裸片602和/或衬底604上的其它组件的放置的更大自由度，而这是使用导线接合无法实现的。柔性中介层608还可被配置成以与针对柔性中介层610所描述的方式类似的方式分配信号。
在一些实施方案中，柔性中介层610可包含第一导电迹线612a和邻近于(例如，紧靠但不接触，并且没有接入的导电迹线)第一导电迹线612a的第二导电迹线612b，如图6B所示。第一导电迹线612a和第二导电迹线612b的长度可匹配，以提供第一导电迹线612a与第二导电迹线612b之间的阻抗匹配。通过匹配阻抗，可提高导电迹线612a、612b中的信号的性能。此外，柔性中介层中的导电迹线612a、612b的长度匹配消除了对衬底604中的复杂长度补偿的需要。柔性中介层608还可以与针对柔性中介层610所描述的方式类似的方式配置有长度匹配的导电迹线。
在一些实施方案中，柔性中介层中的第一柔性迹线的宽度可不同于柔性中介层中的第二柔性迹线的宽度。举例来说，柔性中介层可包含具有可变宽度的导电迹线，并且导电迹线的宽度可优化以增加功率容量并最小化信号损耗。在一些实施方案中，柔性中介层中的一或多个导电迹线可以例如z字形图案、螺旋形图案等图案(例如，非线性图案)配置。
如上文所指示，图6A到6B是作为实例提供的。其它实例可与关于图6A到6B所描述的实例不同。
图7为具有一或多个刚性部分702的实例柔性中介层700的图。具体地说，图7示出了柔性中介层700和刚性部分702的横截面中的各个层。具有刚性部分702的柔性中介层700可对应于柔性中介层408、柔性中介层608和/或柔性中介层610。
如图所示，以与结合图5所描述的方式类似的方式，柔性中介层700可包含第一柔性层704、第二柔性层706、第三柔性层708、第一柔性层704与第三柔性层708之间的第一导电迹线710以及第三柔性层708与第二柔性层706之间的第二导电迹线712。安置在柔性中介层700的顶部和/或底部上的刚性部分702可包括预浸渍(预浸)材料或玻璃环氧树脂层压材料(例如，玻璃增强环氧树脂层压材料，例如FR-4)、由预浸渍材料或玻璃环氧树脂层压材料组成，或基本上由预浸渍材料或玻璃环氧树脂层压材料组成。举例来说，刚性部分702可包含预浸层714、玻璃环氧树脂层压(例如，FR-4)层716、预浸层718、导电层720(例如，金属层，例如铜层)和/或阻焊层722。在一些实施方案中，通孔724可延伸穿过刚性部分702和柔性中介层700。导电层720可对通孔724加衬并将其电连接到导电迹线710、712。另外，柔性中介层700可包含一或多个通孔726。
如上文所指示，图7是作为实例提供的。其它实例可与关于图7所描述的实例不同。
所示的x轴、y轴和z轴中的每一个大体上垂直于其它两个轴。换句话说，x轴大体上垂直于y轴和z轴，y轴大体上垂直于x轴和z轴，并且z轴大体上垂直于x轴和y轴。在一些情况下，示出单个参考数字来指代表面，或可利用部分的所有表面来标记所述部分的少于所有实例。部分的所有实例可包含所述部分的相关联表面，尽管并非每个表面都被标记。
图8为形成具有柔性中介层的集成组合件或存储器装置的实例方法800的流程图。在一些实施方案中，图8的一或多个过程框可由各种半导体制造设备或其它制造设备执行。
如图8所示，方法800可包含将柔性中介层施加(例如，安置)到第一半导体裸片，柔性中介层包含第一柔性层、第二柔性层和安置在第一柔性层与第二柔性层之间的导电迹线(框810)。如图8进一步所示，方法800可包含将第二半导体裸片施加(例如，安置)到柔性中介层以实现第一半导体裸片和第二半导体裸片的堆叠布置，其中柔性中介层将第二半导体裸片与第一半导体裸片间隔开(框820)。
方法800可包含额外实施方案，例如下文所描述和/或结合本文中其它地方所描述的一或多个其它方法的任何单个实施方案或实施方案的任何组合。
在一些实施方案中，方法800包含将第一半导体裸片安置在衬底上。
在一些实施方案中，方法800包含经由导电迹线将第一半导体裸片或第二半导体裸片中的至少一个电连接到衬底。
在一些实施方案中，方法800包含在第一半导体裸片的表面上形成接合焊盘，并且将柔性中介层施加到第一半导体裸片以经由第一柔性层或第二柔性层中的至少一个中的开口将导电迹线电连接到接合焊盘。
在一些实施方案中，将柔性中介层施加到第一半导体裸片包含将第一柔性层施加到第一半导体裸片，将导电迹线施加到第一柔性层，以及将第二柔性层施加到导电迹线。
在一些实施方案中，方法800包含将导电迹线施加到第一柔性层以及将第二柔性层施加到导电迹线以形成柔性中介层，并且将柔性中介层施加到第一半导体裸片包含将形成的柔性中介层施加到第一半导体裸片。
尽管图8示出了方法800的实例框，但在一些实施方案中，与图8中所描绘的框相比，方法800可包含额外的框、更少的框、不同的框，或以不同方式布置的框。在一些实施方案中，方法800可包含形成设备400和/或600、包含设备400和/或600的集成组合件、设备400和/或600的本文所中描述的任何部分，和/或包含设备400和/或600的集成组合件的本文中所描述的任何部分。举例来说，方法800可包含形成部分408、500、608、610、700和/或702中的一或多个。
图9为形成柔性中介层的实例方法900的流程图。在一些实施方案中，图9的一或多个过程框可由各种半导体制造设备或其它制造设备执行。
如图9所示，方法900可包含将导电迹线施加到第一柔性层(框910)。如图9进一步所示，方法900可包含将第二柔性层施加到导电迹线以形成具有间隔件部分和从间隔件部分延伸的连接部分的柔性中介层(框920)。如图9进一步所示，方法900可包含将刚性部分施加到柔性中介层的间隔件部分(框930)。
方法900可包含额外实施方案，例如下文所描述和/或结合本文中其它地方所描述的一或多个其它方法的任何单个实施方案或实施方案的任何组合。
在一些实施方案中，刚性部分包括预浸渍材料或玻璃环氧树脂层压材料中的至少一种，由预浸渍材料或玻璃环氧树脂层压材料中的至少一种组成，或基本上由预浸渍材料或玻璃环氧树脂层压材料中的至少一种组成。
在一些实施方案中，施加刚性部分包括将第一预浸渍材料层施加到柔性中介层的间隔件部分，将玻璃环氧树脂层压材料层施加到第一预浸渍材料层，以及将第二预浸渍材料层施加到玻璃环氧树脂层压材料层。
在一些实施方案中，方法900包含在第二预浸渍材料层上施加阻焊层。
尽管图9示出了方法900的实例框，但在一些实施方案中，与图9中所描绘的框相比，方法900可包含额外的框、更少的框、不同的框，或以不同方式布置的框。在一些实施方案中，方法900可包含形成柔性中介层408、500、608、610、700和/或702、包含柔性中介层408、500、608、610、700和/或702的集成组合件、柔性中介层408、500、608、610、700和/或702的本文中所描述的任何部分，和/或包含柔性中介层408、500、608、610、700和/或702的集成组合件的本文中所描述的任何部分。
在一些实施方案中，一种半导体装置组合件包含：第一半导体裸片；第二半导体裸片，其与第一半导体裸片呈堆叠布置；以及柔性中介层，其安置在第一半导体裸片与第二半导体裸片之间，所述柔性中介层包含：第一柔性层；第二柔性层；以及导电迹线，其安置在第一柔性层与第二柔性层之间，其中柔性中介层的间隔件部分将第一半导体裸片与第二半导体裸片间隔开，并且其中柔性中介层的连接部分从间隔件部分延伸超出第一半导体裸片和第二半导体裸片的边缘。
在一些实施方案中，一种设备包含：衬底；第一半导体裸片；用于第一半导体裸片的接合焊盘，其在第一半导体裸片的表面上；第二半导体裸片，其与第一半导体裸片呈堆叠布置；以及柔性中介层，其安置在第一半导体裸片与第二半导体裸片之间，所述柔性中介层包含嵌入于柔性中介层中的导电迹线，其中柔性中介层具有开口，导电迹线通过所述开口电连接到接合焊盘，其中柔性中介层的间隔件部分将第一半导体裸片与第二半导体裸片间隔开，并且其中柔性中介层的连接部分从间隔件部分延伸超出第一半导体裸片和第二半导体裸片的边缘，导电迹线在连接部分内延伸并电连接到衬底。
在一些实施方案中，一种存储器装置包含：半导体裸片；以及柔性中介层，其与半导体裸片接触，所述柔性中介层包含：第一柔性层；第二柔性层；以及导电迹线，其安置在第一柔性层与第二柔性层之间，导电迹线电连接到半导体裸片。
在一些实施方案中，一种柔性中介层包含：第一柔性层；第二柔性层；以及导电迹线，其安置在第一柔性层与第二柔性层之间，柔性中介层具有：间隔件部分，其被配置成以堆叠布置将半导体裸片间隔开；以及连接部分，其从间隔件部分延伸并且被配置成延伸超出半导体裸片的边缘，以经由导电迹线提供半导体裸片中的半导体裸片的电连接。
在一些实施方案中，一种方法包含：将柔性中介层施加到第一半导体裸片，柔性中介层包含：第一柔性层；第二柔性层；以及导电迹线，其安置在第一柔性层与第二柔性层之间；以及将第二半导体裸片施加到柔性中介层以实现第一半导体裸片和第二半导体裸片的堆叠布置，其中柔性中介层将第二半导体裸片与第一半导体裸片间隔开。
在一些实施方案中，一种方法包含：将导电迹线施加到第一柔性层；将第二柔性层施加到导电迹线以形成具有间隔件部分和从间隔件部分延伸的连接部分的柔性中介层；以及将刚性部分施加到柔性中介层的间隔件部分。
前述公开内容提供说明和描述，但并不意图为穷尽性的或将实施方案限于所公开的精确形式。可根据以上公开内容进行修改和变化，或可从本文中所描述的实施方案的实践中获得修改和变化。
图中的各个元件的定向是作为实例示出的，并且所示实例可相对于所描绘的定向旋转。本文中所提供的描述和所附权利要求书涉及各种特征之间具有所描述关系的任何结构，不管结构是处于图式的特定定向还是相对于此定向旋转。类似地，为了便于描述，本文中使用例如“下方”、“之下”、“下”、“上方”、“上”、“中间”、“左”和“右”等空间相对术语来描述如图所示的一个元件与一或多个其它元件的关系。除了图中所示的定向之外，空间相对术语还意图涵盖在使用或操作中的元件、结构和/或组合件的不同定向。结构和/或组合件可以其它方式定向(旋转90度或处于其它定向)，并且本文中所使用的空间相关描述词可相应地进行解释。此外，除非另外指示，否则各图中的横截面图仅示出横截面平面内的特征，而不示出横截面平面后方的材料，以便简化图式。
如本文中所使用，术语“大体上”和“大约”意指“在制造和测量的合理公差内”。
即使在权利要求中叙述和/或在本说明书中公开了特征的特定组合，这些组合也不意图限制本文中所描述的实施方案的公开内容。这些特征中的许多特征可以权利要求书中未具体叙述和/或本说明书中未公开的方式组合。举例来说，本公开包含权利要求集中的每个从属权利要求，结合所述权利要求集中的每个其它单独权利要求和所述权利要求集中的多个权利要求的每个组合。如本文中所使用，涉及项目列表中的“至少一个”的短语是指那些项目的任何组合，包含单个成员。作为实例，“以下中的至少一个：a、b或c”意图涵盖a、b、c、a+b、a+c、b+c和a+b+c，以及与多个相同元素的任何组合(例如，a+a、a+a+a、a+a+b、a+a+c、a+b+b、a+c+c、b+b、b+b+b、b+b+c、c+c和c+c+c，或a、b和c的任何其它排序)。
除非明确地如此描述，否则本文中所使用的元件、动作或指令不应理解为是关键的或必需的。此外，如本文中所使用，冠词“一(a)”和“一(an)”意图包含一或多个项目且可与“一或多个”互换使用。此外，如本文中所使用，冠词“所述(the)”意图包含结合冠词“所述”提及的一或多个项目，且可与“一或多个”互换使用。在既定仅一个项目的情况下，使用短语“仅一个”、“单个”或类似语言。此外，如本文中所使用，术语“具有(has)”、“具有(have)”、“具有(having)”等意图为开放式术语，其并不限制其修饰的元件(例如，“具有”A的元件也可具有B)。此外，除非另外明确陈述，否则短语“基于”意图表示“至少部分地基于”。如本文中所使用，术语“多个(multiple)”可用“多个(a plurality of)”替换，且反之亦然。此外，如本文中所使用，除非另外明确地陈述，否则术语“或”意图当串联使用时具有包含性，且可与“和/或”互换使用(例如，如果结合“任一”或“中的仅一个”使用)。

Claims (20)

1.一种半导体装置组合件，其包括：
第一半导体裸片；
第二半导体裸片，其与所述第一半导体裸片呈堆叠布置；以及
柔性中介层，其安置在所述第一半导体裸片与所述第二半导体裸片之间，所述柔性中介层包括：
第一柔性层；
第二柔性层；以及
导电迹线，其安置在所述第一柔性层与所述第二柔性层之间，
其中所述柔性中介层的间隔件部分将所述第一半导体裸片与所述第二半导体裸片间隔开，并且
其中所述柔性中介层的连接部分从所述间隔件部分延伸超出所述第一半导体裸片和所述第二半导体裸片的边缘。
2.根据权利要求1所述的半导体装置组合件，其中所述第一柔性层包含第一聚合物层和第一粘合剂层，并且所述第二柔性层包含第二聚合物层和第二粘合剂层，并且其中所述导电迹线在所述第一粘合剂层与所述第二粘合剂层之间。
3.根据权利要求1所述的半导体装置组合件，其进一步包括所述柔性中介层的所述间隔件部分与所述第一半导体裸片或所述第二半导体裸片中的至少一个之间的刚性部分。
4.根据权利要求3所述的半导体装置组合件，其中所述刚性部分包括预浸渍材料或玻璃环氧树脂层压材料中的至少一种，由预浸渍材料或玻璃环氧树脂层压材料中的至少一种组成，或基本上由预浸渍材料或玻璃环氧树脂层压材料中的至少一种组成。
5.根据权利要求1所述的半导体装置组合件，其中所述连接部分为第一连接部分，并且所述柔性中介层具有从所述间隔件部分延伸超出所述第一半导体裸片和所述第二半导体裸片的边缘的第二连接部分，并且
其中所述间隔件部分在所述第一连接部分与所述第二连接部分之间。
6.根据权利要求5所述的半导体装置组合件，其中所述导电迹线为第一导电迹线，并且所述柔性中介层进一步包括第二导电迹线，并且
其中所述第一导电迹线在所述第一连接部分内延伸，并且所述第二导电迹线在所述第二连接部分内延伸。
7.根据权利要求1所述的半导体装置组合件，其进一步包括：
用于所述第一半导体裸片的接合焊盘，其在所述第一半导体裸片的表面上，
其中所述第一柔性层或所述第二柔性层中的至少一个具有开口，所述导电迹线通过所述开口电连接到所述接合焊盘。
8.根据权利要求7所述的半导体装置组合件，其中所述导电迹线通过带式自动接合来电连接到所述接合焊盘。
9.根据权利要求1所述的半导体装置组合件，其中所述第一半导体裸片包括第一存储器装置，并且所述第二半导体裸片包括第二存储器装置。
10.一种设备，其包括：
衬底；
第一半导体裸片；
用于所述第一半导体裸片的接合焊盘，其在所述第一半导体裸片的表面上；
第二半导体裸片，其与所述第一半导体裸片呈堆叠布置；以及
柔性中介层，其安置在所述第一半导体裸片与所述第二半导体裸片之间，所述柔性中介层包括嵌入于所述柔性中介层中的导电迹线，
其中所述柔性中介层具有开口，所述导电迹线通过所述开口电连接到所述接合焊盘，
其中所述柔性中介层的间隔件部分将所述第一半导体裸片与所述第二半导体裸片间隔开，并且
其中所述柔性中介层的连接部分从所述间隔件部分延伸超出所述第一半导体裸片和所述第二半导体裸片的边缘，所述导电迹线在所述连接部分内延伸并电连接到所述衬底。
11.根据权利要求10所述的设备，其中所述接合焊盘相比于所述第一半导体裸片的与第一边缘相对的第二边缘更靠近所述第一半导体裸片的所述第一边缘，并且
其中所述导电迹线被配置成在所述接合焊盘与所述衬底上的焊盘之间分配信号，所述焊盘相比于所述第一半导体裸片的所述第一边缘更靠近所述第一半导体裸片的所述第二边缘。
12.根据权利要求10所述的设备，其中所述接合焊盘相比于所述第一半导体裸片的与第一边缘相对的第二边缘更靠近所述第一半导体裸片的所述第一边缘，并且
其中所述导电迹线从所述接合焊盘延伸并经过所述第二边缘到达所述衬底上的对应焊盘。
13.根据权利要求10所述的设备，其中所述导电迹线为第一导电迹线，并且所述柔性中介层进一步包括邻近于所述第一导电迹线的第二导电迹线，并且
其中所述第一导电迹线和所述第二导电迹线的长度匹配，以提供所述第一导电迹线和所述第二导电迹线的阻抗匹配。
14.根据权利要求10所述的设备，其中所述第一半导体裸片与所述衬底之间的电连接没有导线接合，并且
其中所述第二半导体裸片与所述衬底之间的电连接没有导线接合。
15.根据权利要求10所述的设备，其中所述连接部分延伸到所述衬底，并且
其中在所述连接部分内延伸的所述导电迹线与所述衬底上的焊盘电连接。
16.一种存储器装置，其包括：
半导体裸片；以及
柔性中介层，其与所述半导体裸片接触，所述柔性中介层包括：
第一柔性层；
第二柔性层；以及
导电迹线，其安置在所述第一柔性层与所述第二柔性层之间，所述导电迹线电连接到所述半导体裸片。
17.根据权利要求16所述的存储器装置，其中所述存储器装置进一步包括：
用于所述半导体裸片的接合焊盘，其在所述半导体裸片的表面上，
其中所述第一柔性层或所述第二柔性层中的至少一个具有开口，所述导电迹线通过所述开口电连接到所述接合焊盘。
18.根据权利要求17所述的存储器装置，其中所述接合焊盘邻近于所述半导体裸片的第一边缘，并且
其中所述柔性中介层被配置成在所述接合焊盘处将信号分配经过所述半导体裸片的与所述第一边缘相对的第二边缘。
19.根据权利要求16所述的存储器装置，其中所述存储器装置进一步包括：
额外半导体裸片，
其中所述柔性中介层安置在所述半导体裸片与所述额外半导体裸片之间。
20.根据权利要求16所述的存储器装置，其中所述半导体裸片在包含于所述存储器装置中的半导体裸片堆叠的顶部上，并且其中所述柔性中介层在所述半导体裸片的顶部上。
CN202311059732.3A 2022-08-22 2023-08-22 用于半导体裸片的柔性中介层 Pending CN117613031A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/821,272 US20240063135A1 (en) 2022-08-22 2022-08-22 Flexible interposer for semiconductor dies
US17/821,272 2022-08-22

Publications (1)

Publication Number Publication Date
CN117613031A true CN117613031A (zh) 2024-02-27

Family

ID=89906026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311059732.3A Pending CN117613031A (zh) 2022-08-22 2023-08-22 用于半导体裸片的柔性中介层

Country Status (2)

Country Link
US (1) US20240063135A1 (zh)
CN (1) CN117613031A (zh)

Also Published As

Publication number Publication date
US20240063135A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
JP6343359B2 (ja) 積層型メモリパッケージ、その製造方法及びｉｃパッケージ基板のピン配列デザイン
KR101485972B1 (ko) 옵셋 적층된 다이를 구비한 집적회로 패키지 시스템
US8643175B2 (en) Multi-channel package and electronic system including the same
US8791554B2 (en) Substrates for semiconductor devices including internal shielding structures and semiconductor devices including the substrates
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
KR101692441B1 (ko) 반도체 패키지
US9859257B2 (en) Flipped die stacks with multiple rows of leadframe interconnects
KR20200033986A (ko) 집적 반도체 어셈블리 및 그의 제조 방법
KR101934917B1 (ko) 반도체 패키지 및 그 제조 방법
JP2019091789A (ja) 半導体装置および電子機器
CN117613031A (zh) 用于半导体裸片的柔性中介层
JP2018107368A (ja) 半導体装置
CN110112113B (zh) 半导体封装件
US20240128182A1 (en) Dielectric interposer with electrical-connection cut-in
US20220346234A1 (en) Printed circuit board with stacked passive components
US20240162207A1 (en) Passive electronic components on a semiconductor die
US20240194630A1 (en) Bondable pillars for wire bonds in a semiconductor package
US20230061258A1 (en) Semiconductor devices including stacked dies with interleaved wire bonds and associated systems and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication