CN117612583A - 存储器装置及操作其的方法 - Google Patents

存储器装置及操作其的方法 Download PDF

Info

Publication number
CN117612583A
CN117612583A CN202310912328.XA CN202310912328A CN117612583A CN 117612583 A CN117612583 A CN 117612583A CN 202310912328 A CN202310912328 A CN 202310912328A CN 117612583 A CN117612583 A CN 117612583A
Authority
CN
China
Prior art keywords
bit line
voltage
offset
memory device
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310912328.XA
Other languages
English (en)
Inventor
洪昇基
朴进率
林栽成
张敏洙
洪殷基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117612583A publication Critical patent/CN117612583A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

提供存储器装置及操作其的方法。所述操作存储器装置的方法包括：将一对真位线和互补位线(BL/BLB)预充电到等效电压，同时将一对真感测位线和互补感测位线(SABL/SABLB)预充电到等效电压，然后将与偏移噪声相关联的电荷从BL转移到SABLB，同时将与偏移噪声相关联的电荷从BLB转移到SABL，使得电压差在SABL与SABLB之间被建立。接下来，连接到BL的存储器单元的逻辑状态通过在存储器单元与BL之间转移电荷而被读取，同时对SABL和SABLB上的电压进行平衡。然后，SABL和SABLB之间的电压差响应于激活感测放大器内的放大器电路而被感测和放大。

Description

存储器装置及操作其的方法
本申请要求于2022年8月22日提交的第10-2022-0104913号韩国专利申请的优先权，所述韩国专利申请的公开通过引用包含于此。
技术领域
发明构思涉及集成电路存储器装置，并且更具体地，涉及具有改善的感测放大器特性的存储器装置及操作其的方法。
背景技术
动态随机存取存储器(DRAM)装置通常通过写入和读取存储为存储器单元电容器内的电荷的数据来进行操作。在DRAM中，存储器单元的阵列与位线和互补位线连接。当读取操作或刷新操作被执行时，感测放大器对位线与互补位线之间的电压差进行感测和放大。构成感测放大器的半导体装置可具有不同的特性(诸如，由工艺、电压和温度(PVT)改变等的差异导致的不同的阈值电压)。结果，感测放大器内的不期望的偏移噪声可被生成。偏移噪声的变化也可由在读取和写入期间驱动感测放大器的电源电压的变化而导致。因此，因为感测放大器的操作特性和/或感测裕度可响应于偏移噪声的变化而变化，所以充分补偿偏移噪声的存储器装置可具有增强的感测裕度和其他操作特性。
发明内容
发明构思提供一种用于控制感测放大器的操作时序的存储器装置和方法，其有利地基于在存储器装置中检测到的电压信息和/或温度信息来消除偏移噪声。
根据发明构思的一个方面，提供一种存储器装置，所述存储器装置包括：存储器单元阵列，包括多个存储器单元；电压检测电路，被配置为检测所述存储器装置的电源电压电平并提供电压信息；感测放大器，连接到存储器单元阵列的位线和互补位线，并且被配置为执行偏移消除操作以减小位线与互补位线之间的偏移电压差，对位线的电压改变进行采样和检测，并且基于检测到的电压改变来调整感测位线和互补感测位线的电压；以及控制电路，被配置为基于电压信息来改变感测放大器的偏移消除操作被执行的偏移消除时间区间。
根据发明构思的另一方面，提供一种存储器装置，所述存储器装置包括：存储器单元阵列，包括多个存储器单元；温度传感器，被配置为对存储器装置的温度进行感测并提供温度信息；感测放大器，连接到存储器单元阵列的位线和互补位线，并且被配置为执行偏移消除操作以在位线与互补位线之间具有偏移电压差，对位线的电压改变进行采样和检测，并且基于感测到的电压改变来调整感测位线和互补感测位线的电压；以及控制电路，被配置为基于温度信息来改变执行感测放大器的偏移消除操作的偏移消除时间。
根据发明构思的另一方面，提供一种存储器装置的操作方法，所述存储器装置包括存储器单元阵列，所述操作方法包括：检测所述存储器装置的电源电压电平并提供电压信息，执行偏移消除操作以在连接到存储器单元阵列的存储器单元的位线与互补位线之间具有偏移电压差，对位线中的电压改变进行采样和感测，以及基于检测到的电压改变来调整感测位线和互补感测位线的电压，其中，执行偏移消除操作的步骤包括：基于电压信息改变执行偏移消除操作的偏移消除时间。
根据发明构思的另一方面，一种操作存储器装置的方法可包括：(i)将一对真位线和互补位线预充电到等效电压，同时将感测放大器内的一对真感测位线和互补感测位线预充电到等效电压；然后(ii)将与偏移噪声相关联的电荷从真位线转移到互补感测位线，同时将与偏移噪声相关联的电荷从互补位线转移到真感测位线，使得电压差在真感测位线与互补感测位线之间被建立；然后(iii)通过在所述存储器装置内的存储器单元与真位线之间转移电荷来读取存储器单元的逻辑状态，同时对真感测位线和互补感测位线上的电压进行平衡，并且然后(iv)响应于激活感测放大器内的放大器电路，对真感测位线与互补感测位线之间的电压差进行感测和放大。
根据发明构思的另一方面，提供一种具有增强的感测放大器的存储器装置。所述感测放大器包括：(i)均衡电路，电连接到真感测位线和互补感测位线，并且对均衡信号进行响应；(ii)放大器电路，电连接到真感测位线和互补感测位线，并且对真感测驱动信号和互补感测驱动信号(LA/LAB)进行响应，(iii)第一隔离晶体管和第二隔离晶体管，第一隔离晶体管串联电连接在真位线与真感测位线之间，第二隔离晶体管串联电连接在互补位线与互补感测位线之间；以及(iv)第一偏移消除晶体管和第二偏移消除晶体管，第一偏移消除晶体管具有电连接到真位线的第一载流端子、电连接到互补感测位线的第二载流端子、以及对偏移消除信号进行响应的栅极端子，第二偏移消除晶体管具有电连接到互补位线的第一载流端子、电连接到真感测位线的第二载流端子、以及对偏移消除信号进行响应的栅极端子。此外，提供一种控制电路，所述控制电路被配置为在用于将存储器单元的逻辑状态读取到真位线上的操作之前的用于减少真位线和互补位线上的偏移噪声的操作期间生成偏移消除信号。
附图说明
从下面结合附图的具体实施方式，将更清楚地理解实施例，其中：
图1是概念性地示出根据实施例的存储器装置的示图；
图2是示出根据实施例的感测放大器的电路图；
图3是示出根据实施例的感测放大器的操作的时序图；
图4至图10是示出根据实施例的控制电路的示图；以及
图11是示出根据实施例的包括存储器装置的系统的框图。
具体实施方式
图1是概念性地示出根据实施例的存储器装置100的示图。参照图1，存储器装置100包括存储器单元阵列110、模式寄存器组(MRS)120、电压检测电路130、电压生成器132、温度传感器140、控制电路150、感测放大器(例如，位线感测放大器(BLSA))160和数据输入/输出(I/O)电路170。虽然未在图1中示出，但是存储器装置100还可包括行解码器、字线驱动器、列解码器、读取/写入电路、时钟电路、地址缓冲器、刷新电路等。在图1中示出的存储器装置100的特定配置不表示或暗示对发明构思的限制。
存储器装置100可包括例如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、兰巴斯(rambus)动态随机存取存储器(RDRAM)等。可选地，存储器装置100可被实现为静态RAM(SRAM)、高带宽存储器(HBM)或存储器中处理器(PIM)。根据一个实施例，存储器装置100可被实现为非易失性存储器装置。例如，存储器装置100可被实现为闪存或电阻式存储器(诸如，相变RAM(PRAM)、磁性RAM(MRAM)或电阻式RAM(RRAM))。
存储器单元阵列110包括以行和列布置的多个存储器单元MC。存储器单元阵列110包括连接到存储器单元MC的多条字线WL和多条位线BL。多个存储器单元MC中的每个包括单元晶体管CT和单元电容器CC。单元晶体管CT的栅极连接到沿存储器单元阵列110的行方向布置的多条字线WL中的一条。单元晶体管CT的一端连接到沿存储器单元阵列110的列方向布置的多条位线BL中的一条。单元晶体管CT的另一端连接到单元电容器CC。单元电容器CC可存储具有与单个位(single-bit)数据(例如，位“0”或位“1”)对应的容量的电荷。根据一个实施例，单元电容器CC可存储具有与多位(multi-bit)数据(例如，2位数据)对应的容量的电荷。单元电容器CC可用与单个位数据或多位数据中的每个的容量对应的电荷量而被恢复。
MRS120可被编程以设置存储器装置100的多个操作参数、选项、各种功能、特性和模式。MRS120可存储参数码，参数码包括当MRS命令从结合到存储器装置100的存储器控制器被发出时被提供给存储器总线的命令/地址(CA)总线的适当的位值。
例如，MRS120可用于控制突发长度、读取/写入延迟、动态电压和频率缩放(DVFS)模式等。突发长度可被提供以设置可针对读取和/或写入命令被访问的列位置的最大数量。读取/写入延迟可被提供以定义读取和/或写入命令与有效输出和/或输入数据的第一位之间的时钟循环延迟。
DVFS模式可被提供以减少存储器装置100的能量消耗。当DVFS模式被启用时，存储器装置100可从VDD2H轨(rail)或VDD2L轨来对内部电路进行操作。VDD2H轨或VDD2L轨可提供用于驱动存储器装置100的核心块的电源电压。例如，电压VDD2H可被设置为约1.05V的典型值，并且可被设置在1.01V的最小值和1.12V的最大值的电压范围内。在单核电源轨的情况下，电压VDD2L可被设置为在与电压VDD2H的电压范围相同的电压范围内，并且在双核电源轨的情况下，电压VDD2L可被设置为小于VDD2H电压电平。针对双核电源轨，电压VDD2L可被设置为约0.9V的典型值，并且可被设置为在0.87V的最小值和0.97V的最大值的电压范围内。电压VDD2H可被设计以驱动作为存储器装置100的多个核心块中的一个的感测放大器160。
电压检测电路130可检测提供给存储器装置100的电源电压VDD的电平。电源电压VDD可包括电压VDD2H、VDD2L和VDDQ。VDDQ电压是用于驱动存储器装置100的I/O缓冲器的电源电压，并且可被设置为小于VDD2H电压电平。为了便于描述，电源电压VDD可被称为与感测放大器180相关联的电压VDD2H。电源电压VDD和电压VDD2H可彼此一起使用。
电压检测电路130可检测VDD2H电压电平，并且输出关于检测的电压电平的电压信息V_INFO。关于VDD2H电压电平的电压信息V_INFO可指示VDD2H电压电平的特定值。例如，电压信息V_INFO可被指定为0.95V、0.98V、1.0V、1.02V、1.05V、1.12V等以被输出。关于VDD2H电压电平的电压信息V_INFO可被提供给控制电路150以用于控制感测放大器160。
电压生成器132可生成用于驱动存储器装置100的电路的各种内部电压。例如，电压生成器132可使用电源电压VDD来生成参考电压、高电压、位线预充电电压VBL、内部电源电压VINTA和体偏置电压(bulk bias voltage)VBB。参考电压可用于与从CA总线接收的信号的电压进行比较，以确定从存储器控制器接收的信号的逻辑值。高电压可具有比电源电压VDD的电压电平更高的电压电平，并且可在字线驱动器电路中使用以导通连接到字线WL的NMOS单元晶体管。
在感测放大器160对位线(或称为，真位线)BL与互补位线BLB之间的电压差进行感测之前，位线预充电电压(或称为，等效电压)VPRE可用于对位线BL和互补位线BLB进行均衡。内部电源电压VINTA可用于提供感测放大器160的第一感测驱动信号LA和第二感测驱动信号LAB。感测放大器160可根据第一感测驱动信号LA和第二感测驱动信号LAB对位线BL与互补位线BLB之间的电压差进行感测和放大。体偏置电压VBB可具有低于电源电压VDD的电压电平的负(-)电压电平，并且可用于通过增大NMOS晶体管的阈值电压Vth来增加数据保持时间。体偏置电压VBB可被施加到NMOS晶体管被形成在其中的阱区，并且通常可被称为反向偏置电压。
温度传感器140可检测存储器装置100的温度，并且输出检测到的温度信息T_INFO。温度信息T_INFO可指示温度相对于室温是高还是低。温度信息T_INFO可被提供给控制电路150以用于控制感测放大器160。
控制电路150可控制存储器装置100的全部操作。控制电路150可通过存储器总线的CA总线从存储器控制器接收命令，并且生成与命令对应的控制信号。存储器操作可由控制电路150以存储器装置100的操作时序被执行。控制电路150可根据存储器控制器的读取命令和/或刷新命令生成内部控制信号，并且控制感测放大器160。
当感测放大器160对存储器单元MC的数据进行感测时，控制电路150可控制感测放大器160的操作。当感测放大器160对存储在存储器单元MC中的数据进行感测时，控制电路150可执行控制以顺序地执行预充电操作、偏移消除操作、电荷共享操作、感测操作和恢复操作。控制电路150可控制在图2中示出的感测放大器160的组件根据在图3中示出的时序图进行操作。有利地，控制电路150可基于电压检测电路130的电压信息V_INFO和/或温度传感器140的温度信息T_INFO来改变执行感测放大器160的偏移消除操作的偏移消除时间。
感测放大器160可对存储在存储器单元MC中的数据进行感测，并且将感测到的数据发送到数据I/O电路170以通过(一个或多个)数据DQ垫(pad)将感测到的数据输出到存储器装置100的外部。数据I/O电路170可从外部接收待写入存储器单元MC中的数据DQ，并且可将接收的数据DQ发送到存储器单元阵列110。数据I/O电路170可使用对由感测放大器160感测到的数据进行接收和放大的数据线放大器来输出读取数据。来自数据I/O电路170的读取数据可通过(一个或多个)数据DQ垫被向外输出。
在下文中，感测放大器160的组件和操作通过各种实施例被详细描述。参照图2，感测放大器160可包括如所示出的那样连接的第一隔离单元161、第二隔离单元162、第一偏移消除单元163、第二偏移消除单元164、感测放大器电路165和均衡电路166。因此，第一隔离单元161可连接在位线BL与感测位线(或称为，真感测位线)SABL之间，并且第二隔离单元162可连接在互补位线BLB与互补感测位线SABLB之间。第一隔离单元161和第二隔离单元162可响应于隔离信号ISO而进行操作。第一隔离单元161可包括响应于隔离信号ISO将位线BL和感测位线SABL彼此连接或断开的第一隔离晶体管ISO_1。第一隔离晶体管ISO_1的一端可连接到位线BL，其另一端可连接到感测位线SABL，并且其栅极可连接到隔离信号ISO的线。
第二隔离单元162可包括响应于隔离信号ISO将互补位线BLB和互补感测位线SABLB彼此连接或断开的第二隔离晶体管ISO_2。第二隔离晶体管ISO_2的一端可连接到互补位线BLB，其另一端可连接到互补感测位线SABLB，并且其栅极可连接到隔离信号ISO的线。
第一偏移消除单元163可连接在位线BL与互补感测位线SABLB之间，并且第二偏移消除单元164可连接在互补位线BLB与感测位线SABL之间。第一偏移消除单元163和第二偏移消除单元164可响应于偏移消除信号(或称为，偏移控制信号)OC而进行操作。第一偏移消除单元163可包括响应于偏移消除信号OC将位线BL和互补感测位线SABLB彼此连接或断开的第一偏移消除晶体管OC_1。第一偏移消除晶体管OC_1的一端可连接到位线BL，其另一端可连接到互补感测位线SABLB，并且其栅极可对偏移消除信号OC进行响应(例如，可接收偏移消除信号OC)。类似地，第二偏移消除单元164可包括响应于偏移消除信号OC将互补位线BLB和感测位线SABL彼此连接或断开的第二偏移消除晶体管OC_2。第二偏移消除晶体管OC_2的一端可连接到互补位线BLB，其另一端可连接到感测位线SABL，并且其栅极可对偏移消除信号OC进行响应(例如，可接收偏移消除信号OC)。
感测放大器电路165可连接在感测位线SABL与互补感测位线SABLB之间，并且可根据第一感测驱动信号LA和第二感测驱动信号LAB来对位线BL与互补位线BLB之间的电压差进行检测和放大。感测放大器电路165可包括如所示出的那样连接的第一PMOS晶体管P_1、第二PMOS晶体管P_2、第一NMOS晶体管N_1和第二NMOS晶体管N_2。
第一PMOS晶体管P_1的一端可连接到互补感测位线SABLB，其另一端可连接到第一感测驱动信号LA的线，并且其栅极可连接到感测位线SABL。第二PMOS晶体管P_2的一端可连接到感测位线SABL，其另一端可连接到第一感测驱动信号LA的线，并且其栅极可连接到互补感测位线SABLB。
第一NMOS晶体管N_1的一端可连接到互补感测位线SABLB，其另一端可连接到第二感测驱动信号LAB的线，并且其栅极可连接到位线BL。第二NMOS晶体管N_2的一端可连接到感测位线SABL，其另一端可连接到第二感测驱动信号LAB的线，并且其栅极可连接到互补位线BLB。均衡电路166可连接在感测位线SABL与互补感测位线SABLB之间，并且响应于均衡信号PEQ选择性地对感测位线SABL和互补感测位线SABLB进行均衡。均衡电路166可包括第一均衡晶体管至第三均衡晶体管(E_1、E_2和E_3)。
第一均衡晶体管E_1的一端可连接到预充电电压VPRE的线，其另一端可连接到互补感测位线SABLB，并且其栅极可连接到均衡信号PEQ的线。第二均衡晶体管E_2的一端可连接到预充电电压VPRE的线，其另一端可连接到感测位线SABL，并且其栅极可连接到均衡信号PEQ的线。第三均衡晶体管E_3的一端可连接到感测位线SABL，其另一端可以连接到互补感测位线SABLB，并且其栅极可连接到均衡信号PEQ的线。
图3是示出根据实施例的感测放大器160的操作的时序图。参照图2和图3，感测放大器160可顺序地执行预充电操作、偏移消除操作、电荷共享操作、感测操作和恢复操作。如所示出的，在第一时段Ta至Tb期间，感测放大器160使用均衡电路166执行预充电操作。这里，均衡信号PEQ、隔离信号ISO和偏移消除信号OC为逻辑高H，第一感测驱动信号LA和第二感测驱动信号LAB具有预充电电压VPRE电平，并且位线对BL和BLB以及感测位线对SABL和SABLB被同等地预充电到预充电电压VPRE。
有利地，在第二时段Tb至Tc期间，感测放大器160使用第一偏移消除单元163和第二偏移消除单元164执行偏移消除操作。这里，均衡信号PEQ和隔离信号ISO变为逻辑低L。第一感测驱动信号LA从预充电电压VPRE电平增大到内部电源电压VINTA电平，并且第二感测驱动信号LAB从预充电电压VPRE电平减小到地电压VSS电平。
在感测放大器160内，与位线BL相比，互补位线BLB增大或减小到特定电平，使得位线BL与互补位线BLB具有特定电压差(或称为，偏移电压差)。该电压差可被解释为由不期望的偏移噪声产生的偏移电压。作为响应，等于位线BL与互补位线BLB之间以及感测位线SBL与互补感测位线SBLB之间的偏移电压的差被存储，从而消除感测放大器160的偏移噪声。也就是说，感测放大器160可使用偏移消除操作来补偿偏移噪声。例如，第一偏移消除晶体管OC_1可将与偏移噪声相关联的电荷从位线BL转移到互补感测位线SBLB，并且第二偏移消除晶体管OC_2可将与偏移噪声相关联的电荷从互补位线BLB转移到感测位线SBL。
随后，在第三时段Tc至Td期间，感测放大器160执行“存储器单元”电荷共享操作。这里，均衡信号PEQ变为逻辑高H，并且第一感测驱动信号LA和第二感测驱动信号LAB具有预充电电压VPRE电平，使得感测位线对SABL和SABLB被平衡到预充电电压VPRE。这里，连接到存储器单元MC的字线WL被激活以具有高电压电平。电荷共享发生在存储在存储器单元MC的单元电容器CC中的电荷与存储在位线BL上的电荷之间。当数据“1”被存储在存储器单元MC中时，位线BL的电压电平可在电荷共享操作期间增大特定电平，但当数据“0”被存储在存储器单元MC中时，位线BL的电压电平可在电荷共享操作期间减小特定电平。
然后，在第四时段Td至Te期间，感测放大器160执行感测操作。这里，第一感测驱动信号LA从预充电电压VPRE电平增大到内部电源电压VINTA电平，并且第二感测驱动信号LAB从预充电电压VPRE电平减小到地电压VSS电平。此外，均衡信号PEQ可被禁用为逻辑低L。基于位线BL与互补位线BLB之间的电压差，通过感测放大器电路165，感测位线SABL可被增大到内部电源电压VINTA，并且互补感测位线SABLB可被减小到地电压VSS。
最后，在第五时段Te至Tf期间，感测放大器160执行恢复操作。这里，隔离信号ISO变为逻辑高H，并且第一隔离晶体管ISO_1和第二隔离晶体管ISO_2处于导通(ON)状态。位线对BL和BLB以及感测位线对SABL和SABLB可彼此连接，位线BL增大到感测位线SABL的电压电平，并且位线BL的电压电平可以以与位线BL的电压电平对应的电荷的量被恢复到存储器单元MC的单元电容器CC。
在图3中，在第二时段Tb至Tc期间，偏移消除操作在偏移消除时间tOC时段内被执行。这里，感测放大器160的偏移消除操作可在偏移消除信号OC为逻辑高H时使用具有内部电源电压VINTA电平的第一感测驱动信号LA和具有地电压VSS电平的第二感测驱动信号LAB而被执行。偏移消除时间tOC可被定义为第一感测驱动信号LA具有内部电源电压VINTA电平、第二感测驱动信号LAB具有地电压VSS电平并且偏移消除信号OC为逻辑高H的时间。
同时，内部电源电压VINTA在图1的电压生成器132中从电源电压VDD(例如，电压VDD2H)被生成，并且内部电源电压VINTA的电平也可通过电压VDD2H的改变而被改变。内部电源电压VINTA的电平的改变也可影响第一感测驱动信号LA的电压电平，使得感测放大器160的驱动能力可被改变。例如，VDD2H电压电平可低于在存储器装置100的标准性能评估组织(SPEC)规范中指定的1.05V的典型值。感测放大器160的偏移消除时间tOC可被设计以针对1.05V的典型的VDD2H电压电平进行优化。
然而，如果VDD2H电压电平低于1.05V的典型值，则在由tOC时间定义的时间区间(即，从Tb到Tc的时间区间)期间，偏移噪声可不完全被消除。因此，偏移噪声的残余可保留，并且该残余可在后续的“存储器单元”电荷共享操作和随后的感测(及放大)操作期间导致感测放大器160内的感测误差。此外，感测放大器160的该感测误差可通过数据I/O电路170的数据线放大电路被放大，并且可作为故障数据被输出且可导致存储器装置100发生故障。因此，使用存储器装置100的系统可经历显著故障。
为了消除感测放大器160的至少大部分偏移噪声，必须将tOC时间控制为比标称(nominal)预设时间长额外的(可调节的)时间Δt。在下文中，用于完全消除感测放大器160的偏移噪声的控制电路150的组件和操作通过各种实施例被详细描述。
图4至图10是示出根据实施例的控制电路150的示图。可注意到，在图4至图10中示出的控制电路150的配置被提供作为示例，并且不必是实际配置。此外，在图4至图10中示出的配置总地表示以硬件、固件、软件或它们的组合来配置控制电路150的实施方式。在下文中，附图标记所附的下标(例如，150a中的a、150b中的b、150c中的c、150d中的d、150e中的e和150f中的f)用于区分具有相同功能的多个电路。图4至图10的控制电路150a至150f结合图1至图3被描述。
参照图4，控制电路150a可包括寄存器阵列401和复用器(MUX)402。MUX 402可接收由电压检测电路130检测到的VDD2H电压电平的电压信息V_INFO。MUX 402可被配置为响应于电压信息V_INFO根据存储在寄存器阵列401中的相应的偏移消除时间来输出偏移控制信号OC。
作为一个非限制性示例，寄存器阵列401示出存储分别与索引0至4对应的五个电压值的示例。五个电压值可被配置为等于由电压检测电路130检测到的VDD2H电压电平的电压信息V_INFO的特定值(例如，0.95V、0.98V、1.0V、1.02V和1.05V)。寄存器阵列401可存储与特定电压信息V_INFO对应的偏移消除时间。当电压信息V_INFO是1.05V的典型值时，偏移消除时间可被设置为作为用于执行感测放大器160的偏移消除操作的最佳时间的tOC值。当电压信息V_INFO低于VDD2H电压电平的1.05V的典型值时，偏移消除时间可被设置为比tOC值长。
例如，当电压信息V_INFO是1.02V的VDD2H电压电平时，偏移消除时间可被设置为比tOC值长时间Δt1，以被存储为tOC+Δt1的值。当电压信息V_INFO是1.0V的VDD2H电压电平时，偏移消除时间可被设置为比tOC值长时间Δt2，以被存储为tOC+Δt2的值。时间Δt2可被设置为比时间Δt1长。当电压信息V_INFO是0.98V的VDD2H电压电平时，偏移消除时间可被设置为比tOC值长时间Δt3，以被存储为tOC+Δt3的值。Δt3时间可被设置为比时间Δt2长。针对电压信息V_INFO是0.95V的VDD2H电压电平的情况，偏移消除时间可被设置为比tOC值长时间Δt4，并且被存储为tOC+Δt4的值。时间Δt4可被设置为比时间Δt3长。
本实施例的控制电路150a可响应于来自电压检测电路130的电压信息V_INFO而根据从寄存器阵列401输出的偏移消除时间来输出具有可变的tOC时间的偏移控制信号OC。
参照图5，控制电路150b可连接到电压检测电路130，并且被配置为根据在多个延迟单元500至504(即，第一延迟单元500至第五延迟单元504)中设置的偏移消除时间来输出偏移控制信号OC，多个延迟单元500至504分别通过与来自电压检测电路130的电压信息V_INFO对应的第一使能信号EN至第五使能信号EN4而选择性地被使能。
电压检测电路130可被配置为检测电源电压VDD(例如，VDD2H电压电平)，并且激活与关于检测到的电压电平的电压信息V_INFO对应的相应的使能信号EN至EN4。当电压信息V_INFO指示1.05V的VDD2H电压电平时，电压检测电路130可激活第一使能信号EN。电压检测电路130可在电压信息V_INFO指示1.02V的VDD2H电压电平时激活第二使能信号EN1，可在电压信息V_INFO指示1.0V的VDD2H电压电平时激活第三使能信号EN2，可在电压信息V_INFO指示0.98V的VDD2H电压电平时激活第四使能信号EN3，并且可在电压信息V_INFO指示0.95V的VDD2H电压电平时激活第五使能信号EN4。第一使能信号EN至第五使能信号EN4可被提供给分别与其对应的控制电路150b的第一延迟单元500至第五延迟单元504，并且可分别使能相应的延迟单元500至504。
控制电路150b可包括延迟单元500至504和用于控制感测放大器160的偏移消除时间tOC的MUX 505。第一延迟单元500至第五延迟单元504可并联连接到输入信号IN，并且可将输入信号IN延迟在相应的延迟单元500至504中设置的延迟时间。第一延迟单元500至第五延迟单元504中的每个可被配置为与在图6中示出的延迟单元600相同。输入信号IN可以是使得存储器装置100响应于从存储器控制器接收的激活命令而执行激活操作的操作信号。根据一个实施例，输入信号IN可以是用于执行与读取命令或写入命令相关的读取操作或写入操作的操作信号。输入信号IN可从响应于命令生成控制信号的控制电路150b被提供。
为了使第一延迟单元500至第五延迟单元504根据电压检测电路130的电压信息V_INFO提供偏移消除时间tOC，延迟元件604的延迟时间可被配置为具有不同的值。第一延迟单元500可通过第一使能信号EN被激活，并且可被设置为具有延迟时间tOC。第二延迟单元501可通过第二使能信号EN1被激活，并且可被设置为具有延迟时间tOC+Δt1。第三延迟单元502可通过第三使能信号EN2被激活，并且可被设置为具有延迟时间tOC+Δt2。第四延迟单元503可通过第四使能信号EN3被激活，并且可被设置为具有延迟时间tOC+Δt3。第五延迟单元504可通过第五使能信号EN4被激活，并且可被设定为具有延迟时间tOC+Δt4。
复用器505可接收由电压检测电路130检测到的电源电压VDD的电压信息V_INFO(例如，VDD2H电压电平)。MUX 505可被配置为将偏移消除时间设置为响应于电压信息V_INFO被使能的延迟单元500至504的延迟时间，并且根据设置的偏移消除时间来输出偏移控制信号OC。
本实施例的控制电路150b可被配置为根据在延迟单元500至504中设置的偏移消除时间来输出偏移控制信号OC，延迟单元500至504分别通过与电压检测电路130的电压信息V_INFO对应的使能信号EN至EN4选择性地被使能。
参照图6，延迟单元600可通过第一使能信号EN被激活，并且可将输入信号IN延迟特定的时间段以产生输出信号OUT。延迟单元600可包括反相器601、第一与非(NAND)门至第三NAND门(602、603和605)、以及延迟元件604。反相器601可被输入使能信号EN，第一NAND门602可被输入反相器601的输出和输入信号IN，并且第二NAND门603可被输入使能信号EN和输入信号IN。第二NAN门603的输出可通过延迟元件604被延迟以被输入到第三NAND门605。第三NAND门605可被输入第一NAND门602的输出和第二NAND门603的延迟后的输出，并且产生输出信号OUT。
图5的控制电路150b可根据电压检测电路130的电压信息V_INFO将具有负(-)电压电平的体偏置电压VBB施加到包括在延迟单元500至504中的NMOS晶体管。随着每个NMOS晶体管的阈值电压Vth增大体偏置电压VBB，在延迟单元500至504中设置的延迟时间可增加。控制电路150b可被配置为使用体偏置电压VBB来改变在延迟单元500至504中设置的偏移消除时间，并且在根据在分别通过使能信号EN至EN4选择性地被使能的延迟单元500至504中设置的偏移消除时间输出偏移控制信号OC之前，根据改变的偏移消除时间来输出偏移控制信号OC。
参照图7，控制电路150c可被配置为根据在连接到电压检测电路130的多个延迟单元700至704中设置的偏移消除时间来输出偏移控制信号OC，并且分别通过与电压检测电路130的电压信息V_INFO对应的特定的使能信号EN至EN4连续地被使能。
电压检测电路130可被配置为检测电源电压VDD(例如，VDD2H电压电平)，并且响应于与检测到的电压电平相关的电压信息V_INFO来激活特定的使能信号EN至EN4。当电压信息V_INFO指示1.05V的VDD2H电压电平时，电压检测电路130可输出激活的第一使能信号EN。当电压信息V_INFO指示1.02V的VDD2H电压电平时，电压检测电路130可输出激活的第一使能信号EN和第二使能信号EN1；当电压信息V_INFO指示1.0V的VDD2H电压电平时，电压检测电路130可输出激活的第一使能信号至第三使能信号(EN、EN1和EN2)；当电压信息V_INFO指示0.98V的VDD2H电压电平时，电压检测电路130可输出激活的第一使能信号至第四使能信号(EN、EN1、EN2和EN3)；并且当电压信息V_INFO指示0.95V的VDD2H电压电平时，电压检测电路130可输出激活的第一使能信号至第五使能信号(EN、EN1、EN2、EN3和EN4)。第一使能信号EN至第五使能信号EN4可被提供给控制电路150c的延迟单元700至704，并且可分别使能相应的延迟单元700至704。
控制电路150c可包括延迟单元700至704和用于控制感测放大器160的偏移消除时间tOC的加法器705。串联连接的多个延迟单元700至704可将输入信号IN延迟在使能的延迟单元中设置的延迟时间。延迟单元700至704可被配置为与在图6示出的延迟单元600相同。加法器705可被配置为将延迟单元700至704之中的使能的(一个或多个)延迟单元的(一个或多个)延迟时间相加，将相加的延迟时间设置为偏移消除时间，并且根据设置的偏移消除时间输出偏移控制信号OC。
参照图8，控制电路150d可包括存储与温度传感器140的温度信息T_INFO对应的偏移消除时间的寄存器阵列801和MUX 802。寄存器阵列801可存储与室温、高于室温的高温(例如，热的温度)和低于室温的低温(例如，冷的温度)对应的偏移消除时间。根据一个实施例，寄存器阵列801可具有除室温、高温和低温之外的各种温度点。寄存器阵列801可将室温的温度信息T_INFO的偏移消除时间存储为作为用于执行感测放大器160的偏移消除操作的最佳时间的tOC值。
寄存器阵列801可将高温的温度信息T_INFO的偏移消除时间设置为比tOC值长时间Δth，并且存储tOC+Δth值。根据一个实施例，寄存器阵列801可将高温的温度信息T_INFO的偏移消除时间设置为比tOC值短时间Δth，并且存储tOC-Δth值。寄存器阵列801可将低温的温度信息T_INFO的偏移消除时间设置为比tOC值短时间Δtc，并且存储tOC-Δtc值。根据一个实施例，寄存器阵列801可将低温的温度信息T_INFO的偏移消除时间设置为比tOC值长时间Δtc，并且存储tOC+Δtc值。
MUX 802可接收由温度传感器140检测到的温度信息T_INFO。复用器802可被配置为响应于温度信息T_INFO，根据存储在寄存器阵列801中的相应的偏移消除时间来输出偏移控制信号OC。
本实施例的控制电路150d可响应于温度传感器140的温度信息T_INFO，根据从寄存器阵列801输出的偏移消除时间来输出具有的可变的tOC时间的偏移控制信号OC。根据一个实施例，控制电路150d可使用以上参照图5至图7描述的延迟单元和体偏置电压VBB，根据温度信息T_INFO来输出具有可变的tOC时间的偏移控制信号OC。
参照图9，控制电路150e可基于电压检测电路130的电压信息V_INFO和/或温度传感器140的温度信息T_INFO来控制连接到感测放大器160的第一电源开关SW1和第二电源开关SW2。第一电源开关SW1可连接在内部电源电压VINTA线与第一感测驱动信号线LA之间，并且第二电源开关SW2可连接在地电压VSS线与第二感测驱动信号LAB线之间。在图3的第二时段Tb至Tc中，当偏移消除信号OC为逻辑高H时，感测放大器160可使用具有内部电源电压VINTA电平的第一感测驱动信号LA和具有地电压VSS电平的第二感测驱动信号LAB来执行偏移消除操作。
控制电路150e可基于电压检测电路130的电压信息V_INFO和/或温度传感器140的温度信息T_INFO来控制第一电源开关SW1和第二电源开关SW2处于导通状态的时间。控制电路150e可针对由电压检测电路130检测到的具有最低的VDD2H电压电平的电压信息V_INFO将第一电源开关SW1和第二电源开关SW2处于导通状态的时间控制为长，并且可针对具有比最低的VDD2H电压电平高的电平的电压信息V_INFO将第一电源开关SW1和第二电源开关SW2处于导通状态的时间控制为短。控制电路150e可针对从温度传感器140提供的高温信息T_INFO将第一电源开关SW1和第二电源开关SW2处于导通状态的时间控制为长，并且可针对低温信息T_INFO将第一电源开关SW1和第二电源开关SW2处于导通状态的时间控制为短。因此，当第一感测驱动信号LA具有内部电源电压VINTA电平并且具有地电压VSS电平的第二感测驱动信号LAB增大或减小时，偏移消除时间tOC可被控制。
根据一个实施例，存储器装置100可仅包括第一电源开关SW1和第二电源开关SW2中的一个。例如，存储器装置100可包括连接在内部电源电压VINTA与第一感测驱动信号LA之间的第一电源开关SW1或连接在地电压VSS与第二感测驱动信号LAB之间的第二电源开关SW2。控制电路150e可通过基于电压检测电路130的电压信息V_INFO和/或温度传感器140的温度信息T_INFO来控制第一电源开关SW1或第二电源开关SW2，以控制偏移消除时间tOC。
参照图10，控制电路150f可连接到数据I/O电路170。数据I/O电路170可包括I/O感测放大器(IOSA)172，以对通过位线对BL和BLB以及列选择晶体管对T1和T2从感测放大器160被加载到I/O线对IO和IOB中的具有小的幅度的数据信号进行放大。列选择晶体管对T1和T2可响应于与指定存储器单元阵列110的存储器单元MC的列地址相关联的列选择信号CSL，将位线对BL和BLB连接到I/O线对IO和IOB。I/O线感测放大器172可使用第一感测驱动信号GA和第二感测驱动信号GAB来对来自I/O线对IO和IOB的数据进行放大。
控制电路150f可基于来自电压检测电路130的电压信息V_INFO和/或来自温度传感器140的温度信息T_INFO，控制连接到I/O线感测放大器172的第一电源开关SWa和第二电源开关SWb。第一电源开关SWa可连接在内部电源电压VINTA线与第一感测驱动信号GA线之间，并且第二电源开关SWb可连接在地电压VSS线与第二感测驱动信号线GAB之间。
控制电路150f可基于来自电压检测电路130的电压信息V_INFO和/或来自温度传感器140的温度信息T_INFO，控制连接到I/O线感测放大器172的电源开关SWa和SWb处于导通状态的时间。控制电路150f可针对由电压检测电路130检测到的具有最低的VDD2H电压电平的电压信息V_INFO将电源开关SWa和SWb处于导通状态的时间控制为长，并且可针对具有比最低的VDD2H电压电平高的电平的电压信息V_INFO将电源开关SWa和SWb处于导通状态的时间控制为短。控制电路150f可针对从温度传感器140提供的高温信息T_INFO将电源开关SWa和SWb处于导通状态的时间控制为长，并且针对低温信息T_INFO将电源开关SWa和SWb处于导通状态的时间控制为短。因此，当第一感测驱动信号GA具有内部电源电压VINTA电平并且第二感测驱动信号GAB具有地电压VSS电平的时间增加或减少时，I/O线感测放大器172的感测时间可被控制。
图11是示出根据实施例的包括存储器装置的系统1000的框图。参照图11，系统1000可包括相机1100、显示器1200、音频处理器1300、调制解调器1400、DRAM 1500a和1500b、闪存装置1600a和1600b、I/O装置1700a和1700b、以及应用处理器(AP)1800。系统1000可被实现为膝上型计算机、移动电话、智能电话、平板个人计算机(PC)、可穿戴装置、医疗保健装置或物联网(IOT)装置。此外，系统1000可被实现为服务器或PC。
相机1100可根据用户的控制捕获静止图像或视频，并且可存储捕获的图像/视频数据或将其发送到显示器1200。音频处理器1300可处理网络的内容或包括在闪存装置1600a和1600b中的音频数据。调制解调器1400对信号进行调制和发送以向接收器发送有线/无线数据或从接收器接收有线/无线数据，并且在这种情况下，接收器可对接收的信号进行解调以恢复原始信号。I/O装置1700a和1700b可分别包括提供数字输入和/或输出功能的装置(诸如，通用串行总线(USB)或存储设备、数码相机、安全数字(SD)卡、数字通用盘(DVD)、网络适配器和触摸屏)。
AP 1800可控制系统1000的整体操作。AP 1800可控制显示器1200显示存储在闪存装置1600a和1600b中的内容的一部分。当用户输入通过I/O装置1700a和1700b被接收到时，AP 1800可执行与用户输入对应的控制操作。AP 1800可包括作为用于人工智能(AI)数据操作的专用电路的加速器块，或者可包括与AP 1800分开的加速器1820。DRAM 1500b可附加地安装在加速器块或加速器1820中。加速器1820可包括作为专用于执行AP 1800的特定功能的功能块：作为专用于执行图形数据处理的功能块的图形处理单元(GPU)、作为专用于执行AI计算和推理的块的神经处理单元(NPU)、以及作为专用于数据传送的块的数据处理单元(DPU)。在一个实施例中，AP 1800还可包括控制器1810和接口1830。
系统1000可包括DRAM 1500a和1500b。AP 1800可通过设置符合联合电子器件工程委员会(JEDEC)标准的命令和模式寄存器(MRS)来控制DRAM 1500a和1500b，或者通过设置DRAM接口协议以使用公司特定功能(诸如，低电压/高速/可靠性)和循环冗余校验(CRC)/纠错码(ECC)功能来执行通信。例如，AP 1800可通过符合JEDEC标准的接口(诸如，LPDDR4和LPDDR5)与DRAM 1500a通信，并且加速器块或加速器1820可通过设置新的DRAM接口协议来执行通信，以控制具有比DRAM 1500a的带宽高的带宽的加速器的DRAM 1500b。
虽然仅DRAM 1500a和1500b在图11中被示出，但是发明构思不限于此，并且只要AP1800或加速器1820的带宽、响应速度和电压条件被满足，则任何存储器(诸如，相变RAM(PRAM)、静态RAM(SRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电(FRAM)或混合RAM)可被使用。DRAM 1500a和1500b具有比I/O装置1700a和1700b或闪存装置1600a和1600b相对更小的延迟和带宽。DRAM 1500a和1500b可在系统1000被通电时被初始化，并且可被加载操作系统和应用数据以用作操作系统和应用数据的临时存储位置，或者可用作各条软件代码的执行空间。
在DRAM 1500a和1500b中，加/减/乘/除运算四种基本算术运算、向量运算、地址运算或快速傅里叶变换(FFT)运算可被执行。此外，用于推理的执行的函数可在DRAM 1500a和1500b中被执行。这里，推断可使用人工神经网络在深度学习算法中被执行。深度学习算法可包括通过各条数据来学习模型的训练操作和用学习的模型来识别数据的推理操作。作为一个实施例，由用户通过相机1100捕获的图像被信号处理并被存储在DRAM 1500b中，并且加速器块或加速器1820可使用存储在DRAM 1500b中的数据和在推断中使用的函数来执行AI数据操作以识别数据。
系统1000可包括具有比DRAM 1500a和1500b的容量更大的容量的多个存储设备或闪存装置1600a和1600b。加速器块或加速器1820可通过使用闪存装置1600a和1600b来执行训练操作和AI数据操作。在一个实施例中，闪存装置1600a和1600b可使用包括在存储器控制器1610中的计算装置更有效地执行由AP 1800和/或加速器1820执行的训练操作和推断AI数据操作。闪存装置1600a和1600b可(例如，使用闪存1620)存储通过相机1100捕获的图片或通过数据网络发送的数据。例如，闪存装置1600a和1600b可存储增强现实/虚拟现实、高清(HD)或超高清(UHD)内容。
在系统1000中，DRAM 1500a和1500b可包括以上参照图1至图10描述的感测放大器和控制电路。DRAM 1500a和1500b中的每个还可包括通过检测电源电压电平来提供电压信息的电压检测电路和/或通过检测温度来提供温度信息的温度传感器。在DRAM 1500a和1500b中的每个中，感测放大器可执行偏移消除操作以在连接到存储器单元阵列的存储器单元的位线与互补位线之间具有偏移电压差，对位线的电压的改变进行采样和检测，并且基于检测到的电压的改变来控制感测位线和互补感测位线的电压。DRAM 1500a和1500b中的每个中的控制电路可基于电压信息和/或温度信息来改变在感测放大器中执行偏移消除操作的偏移消除时间。
虽然已经参照发明构思的实施例具体示出和描述发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims (20)

1.一种操作存储器装置的方法，包括：
将一对真位线和互补位线预充电到等效电压，同时将感测放大器内的一对真感测位线和互补感测位线预充电到等效电压；然后
将与偏移噪声相关联的电荷从真位线转移到互补感测位线，同时将与偏移噪声相关联的电荷从互补位线转移到真感测位线，使得电压差在真感测位线与互补感测位线之间被建立；然后
通过在所述存储器装置内的存储器单元与真位线之间转移电荷来读取存储器单元的逻辑状态，同时对真感测位线和互补感测位线上的电压进行平衡；并且然后
响应于激活感测放大器内的放大器电路，对真感测位线与互补感测位线之间的电压差进行感测和放大，放大器电路电连接到真感测位线和互补感测位线并且对在读取期间在真感测位线和互补位线上产生的电压信号进行响应。
2.根据权利要求1所述的方法，其中，转移电荷的步骤包括：
经由第一偏移消除晶体管将与偏移噪声相关联的电荷从真位线转移到互补感测位线，第一偏移消除晶体管具有电连接到真位线的第一载流端子、电连接到互补感测位线的第二载流端子、以及对偏移消除信号进行响应的栅极端子；以及
经由第二偏移消除晶体管将与偏移噪声相关联的电荷从互补位线转移到真感测位线，第二偏移消除晶体管具有电连接到互补位线的第一载流端子、电连接到真感测位线的第二载流端子、以及对偏移消除信号进行响应的栅极端子。
3.根据权利要求2所述的方法，其中，所述存储器装置被配置为使得转移与偏移噪声相关联的电荷的持续时间响应于所述存储器装置内的内部电源电压的大小的改变而变化。
4.根据权利要求1所述的方法，其中，所述存储器装置被配置为使得转移与偏移噪声相关联的电荷的持续时间响应于所述存储器装置内的内部电源电压的大小的改变而变化。
5.根据权利要求4所述的方法，其中，所述存储器装置包括：真感测驱动信号线LA和互补感测驱动信号线LAB，LA和LAB电连接到感测放大器内的放大器电路；并且其中，转移与偏移噪声相关联的电荷的步骤包括：在内部电源电压下驱动LA。
6.根据权利要求5所述的方法，其中，对电压差进行感测和放大的步骤包括：在内部电源电压下驱动LA。
7.根据权利要求6所述的方法，其中，在读取逻辑状态期间，LA和LAB二者保持在预充电电压电平，预充电电压电平具有小于内部电源电压且大于地参考电压的大小。
8.根据权利要求3所述的方法，其中，转移与偏移噪声相关联的电荷的持续时间响应于所述存储器装置内的内部电源电压的大小的改变而相反地变化。
9.一种存储器装置，包括：
感测放大器，包括：(i)均衡电路，电连接到真感测位线和互补感测位线，并且对均衡信号进行响应；(ii)放大器电路，电连接到真感测位线和互补感测位线，并且对真感测驱动信号LA和互补感测驱动信号LAB进行响应；(iii)第一隔离晶体管和第二隔离晶体管，第一隔离晶体管串联电连接在真位线与真感测位线之间，第二隔离晶体管串联电连接在互补位线与互补感测位线之间；以及(iv)第一偏移消除晶体管和第二偏移消除晶体管，第一偏移消除晶体管具有电连接到真位线的第一载流端子、电连接到互补感测位线的第二载流端子、以及对偏移消除信号进行响应的栅极端子，第二偏移消除晶体管具有电连接到互补位线的第一载流端子、电连接到真感测位线的第二载流端子、以及对偏移消除信号进行响应的栅极端子；以及
控制电路，被配置为在用于将存储器单元的逻辑状态读取到真位线上的操作之前的用于减少真位线和互补位线上的偏移噪声的操作期间生成偏移消除信号。
10.根据权利要求9所述的存储器装置，其中，控制电路被配置为使得用于减小真位线和互补位线上的偏移噪声的操作的持续时间响应于所述存储器装置内的内部电源电压的大小的改变而相反地变化。
11.一种存储器装置，包括：
存储器单元阵列，包括多个存储器单元；
电压检测电路，被配置为检测所述存储器装置的电源电压电平；
感测放大器，连接到存储器单元阵列的位线和互补位线，感测放大器被配置为执行：(i)偏移消除操作，以在位线与互补位线之间具有偏移电压差，(ii)对位线的电压改变进行采样和检测，并且(iii)基于检测到的电压改变来调整感测位线和互补感测位线的电压；以及
控制电路，被配置为基于检测到的电源电压的大小来改变偏移消除操作的持续时间。
12.根据权利要求11所述的存储器装置，其中，控制电路被配置为：当电压检测电路的电压信息是在所述存储器装置的规范中定义的典型的电源电压电平时，生成被激活达第一偏移消除时间的用于执行偏移消除操作的偏移消除信号。
13.根据权利要求12所述的存储器装置，其中，控制电路被配置为：响应于所述存储器装置的命令生成控制信号，并且使用对控制信号进行延迟的延迟单元来生成偏移消除信号。
14.根据权利要求13所述的存储器装置，其中，所述命令包括：施加到所述存储器装置的激活命令、读取命令或写入命令。
15.根据权利要求13所述的存储器装置，其中，控制电路被配置为：当电压检测电路的电压信息低于典型的电源电压电平时，将偏移消除信号设置为被激活达第二偏移消除时间，第二偏移消除时间比第一偏移消除时间长。
16.根据权利要求15所述的存储器装置，其中，控制电路被配置为：通过将体偏置电压施加到包括在延迟单元中的NMOS晶体管来改变第二偏移消除时间，并且根据改变后的第二偏移消除时间来激活偏移控制信号。
17.根据权利要求11所述的存储器装置，其中，控制电路包括：寄存器阵列，存储与电压信息的每个特定电压电平对应的偏移消除时间。
18.根据权利要求11所述的存储器装置，
其中，感测放大器还被配置为：使用具有内部电源电压电平的第一感测驱动信号和具有地电压电平的第二感测驱动信号来执行偏移消除操作；并且
其中，控制电路被配置为：通过基于电压检测电路的电压信息控制第一电源开关来改变偏移消除时间，第一电源开关连接在地电压线与第二感测驱动信号线之间。
19.根据权利要求18所述的存储器装置，其中，控制电路被配置为：通过控制第一电源开关来改变偏移消除时间，第一电源开关连接在内部电源电压线与第一感测驱动信号线之间。
20.根据权利要求11至19中任一项所述的存储器装置，还包括：
输入/输出I/O线感测放大器，被配置为响应于列选择信号，对加载在I/O线对中的数据进行放大，I/O线对连接到感测放大器的位线对；并且
其中，控制电路被配置为：通过基于电压检测电路的电压信息控制电源开关来改变偏移消除时间，电源开关连接到I/O线感测放大器。
CN202310912328.XA 2022-08-22 2023-07-24 存储器装置及操作其的方法 Pending CN117612583A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0104913 2022-08-22
KR1020220104913A KR20240026711A (ko) 2022-08-22 2022-08-22 오프셋 노이즈를 제거하는 감지 증폭기의 동작 타이밍을 제어하는 메모리 장치 및 방법

Publications (1)

Publication Number Publication Date
CN117612583A true CN117612583A (zh) 2024-02-27

Family

ID=89907166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310912328.XA Pending CN117612583A (zh) 2022-08-22 2023-07-24 存储器装置及操作其的方法

Country Status (3)

Country Link
US (1) US20240062806A1 (zh)
KR (1) KR20240026711A (zh)
CN (1) CN117612583A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117854557A (zh) * 2024-02-29 2024-04-09 浙江力积存储科技有限公司 存储阵列及驱动存储阵列的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117854557A (zh) * 2024-02-29 2024-04-09 浙江力积存储科技有限公司 存储阵列及驱动存储阵列的方法
CN117854557B (zh) * 2024-02-29 2024-05-07 浙江力积存储科技有限公司 存储阵列及驱动存储阵列的方法

Also Published As

Publication number Publication date
KR20240026711A (ko) 2024-02-29
US20240062806A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US11024365B1 (en) Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices
US8644101B2 (en) Local sense amplifier circuit and semiconductor memory device including the same
CN110675904B (zh) 存储器设备及其操作方法
US9076514B2 (en) Methods of copying a page in a memory device and methods of managing pages in a memory system
KR102070977B1 (ko) 감지 증폭기 및 그것을 포함하는 메모리 장치
US20210005243A1 (en) Semiconductor memory device and operating method thereof
US10726886B2 (en) Memory circuits precharging memory cell arrays and memory devices including the same
US8553484B2 (en) Semiconductor memory device for data sensing
CN106057231B (zh) 半导体器件和半导体系统
US4980863A (en) Semiconductor memory device having switching circuit for coupling together two pairs of bit lines
US9324408B2 (en) Semiconductor devices and semiconductor systems including the same
US9384802B2 (en) Bit line sensing methods of memory devices
CN117612583A (zh) 存储器装置及操作其的方法
US8208327B2 (en) Semiconductor memory device and data read method thereof
KR101223818B1 (ko) 비트 라인 등화 전압을 제공하기 위한 메모리 회로, 시스템, 및 방법
US9384796B2 (en) Semiconductor memory device and memory system including the same
KR20150052632A (ko) 반도체장치
WO2023142206A1 (zh) 放大电路、控制方法和存储器
US6115308A (en) Sense amplifier and method of using the same with pipelined read, restore and write operations
US8194486B2 (en) Semiconductor memory devices having bit lines
US20240105254A1 (en) Sense amplifier, operating method thereof, and volatile memory device including the same
US20240096402A1 (en) Sense amplifier, memory device including sense amplifier and operating method of memory device
US20240257862A1 (en) 2-step sensing sense amplifier and memory device including the same
WO2023142208A1 (zh) 放大电路、控制方法和存储器
US11830569B2 (en) Readout circuit, memory, and method of reading out data of memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication