CN117598047A - 具有静电定界的有源区的半导体器件 - Google Patents

Abstract

描述了一种半导体器件(100)，包括：具有表面的衬底(110)；布置在衬底的表面上的台地，台地具有周界；以及一个或多个栅极电极(142)。该台地能够通过选择性区域生长获得，并包括用于承载二维电子气或二维空穴气的半导体异质结构。该一个或多个栅极电极被配置为电耗尽半导体异质结构(122、124、126)的部分，以限定半导体异质结构的有源区的边界，该边界与台地的周界间隔开。通过使用选择性区域生长的台地并静电地限定有源区的边界，可以获得改进的电子特性，例如通过避免电荷载流子的扩散散射。还提供了一种用于制造该器件的方法，以及一个或多个栅极电极的限定半导体部件的有源区的用途。

Description

具有静电定界的有源区的半导体器件

背景技术

拓扑量子计算基于这样一种现象，即在半导体耦合到超导体的区域中可以形成“马约拉纳零模”(MZM)形式的非阿贝尔任意子。非阿贝尔峡谷是一种准粒子，意味着不是粒子本身，而是电子液体中的激发，其行为至少部分类似于粒子。MZM是这种准粒子的特定束缚状态。

在某些条件下，MZM可以靠近半导体和超导体之间的界面形成。例如，MZM可以形成在包括涂覆有超导体的半导体纳米线的器件中。纳米线的长度比其直径大很多倍，可以被认为是一维系统。MZM也可以形成在二维系统中，包括耦合到托管二维电子气的量子阱的超导体，例如由Suominen等人的Phys.Rev.Lett.119,176805(2017)和Nichele等人的Phys.Rev.Lett.119,136803(2017)描述。

当在结构中诱导MZM时，该结构被称为处于“拓扑状态”。为了诱导这一点，需要常规外部施加的磁场，以及将结构冷却到诱导超导材料中超导行为的温度。

拓扑器件可用于创建可用于量子计算目的的量子比特。量子比特，也称为量子比特，是可以执行具有两种可能结果的测量的元素，但在任何给定时间(未被测量时)实际上可以处于对应于不同结果的两种状态的量子叠加中。

为了诱导MZM，将器件冷却到超导体(例如铝)表现出超导行为的温度。超导体在相邻半导体中引起邻近效应，从而半导体与超导体界面附近的区域也表现出超导特性。即，在相邻半导体和超导体中诱导拓扑相位行为。正是在半导体的这个区域中形成了MZM。

诱导MZM可以形成的拓扑相的另一个条件是应用磁场以提升半导体中的自旋简并性。量子系统中的简并性是指不同量子态具有相同能级的情况。提升简并性意味着使这些状态采用不同的能级。自旋简并性是指不同自旋态具有相同能级的情况。自旋简并性可以通过磁场来提升，导致不同自旋极化电子之间的能级溢出。这被称为塞曼效应。通常，磁场由外部电磁铁施加。

发明内容

在一个方面中，本发明提供了一种半导体器件。该半导体器件包括：具有表面的衬底；布置在衬底的表面上的台地，该台地具有周界；以及一个或多个栅极电极。该台地能够通过选择性区域生长获得，并且包括用于承载二维电子气或二维空穴气的半导体异质结构。该一个或多个栅极电极被配置为电耗尽半导体异质结构的部分，以限定半导体异质结构的有源区的边界，该边界与台地的周界间隔开。

在另一方面中，本发明提供了一种制造半导体器件的方法。该方法包括：通过选择性区域生长在衬底的表面上生长台地，该台地包括适于承载二维电子气或二维空穴气的半导体异质结构；以及随后制造一个或多个栅极电极。该一个或多个栅极电极被配置为在使用时电耗尽半导体异质结构的部分，以限定半导体异质结构的有源区的边界，该边界与台地的周界间隔开。

在又一方面中，本发明提供了一个或多个栅极电极通过电耗尽半导体部件的有源区的边界来限定有源区的用途，其中半导体部件能够通过选择性区域生长获得，并且其中边界与半导体部件的边缘间隔开。

本发明内容部分旨在以简化的形式介绍下面在具体实施方式部分中进一步描述的概念选择。本发明内容部分不旨在标识所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护的主题的范围。所要求保护的主题也不限于解决本文所述的任何或所有缺点的实现。

附图说明

为了帮助理解本公开的实施例并展示如何实施这样的实施例，仅以示例的方式参考附图，其中：

图1是半导体器件的第一示例的示意性截面；

图2是半导体器件的第二示例的示意性平面图；

图3a是半导体器件的第三示例的示意性平面图；

图3b是图3a的器件的示意性截面；

图4是半导体器件的第四示例的示意性平面图；

图5是衬底上的半导体异质结构的扫描电子显微镜SEM显微照片；

图6是沿图5的线A…A的一部分拍摄的透射电子显微镜TEM显微照片；

图7是元素图，示出了在包括砷化铟镓的半导体部件中镓的分布；

图8是概述制造半导体器件的方法的流程图；以及

图9是概述操作半导体器件的方法的流程图。

具体实施方式

如本文所用，动词“包括”用作“包括或由组成”的简写。换句话说，尽管动词“包括”旨在是一个开放式术语，但明确考虑用封闭术语“由组成”替换该术语，特别是在与化学组合物有关的情况下。

为了便于描述，本文使用诸如顶部、底部、左侧、右侧、上方、下方、水平和垂直等方向术语，衬底被视为位于器件的底部。为了避免任何疑问，该术语不旨在限制器件在外部参考系中的方向。

缩写“2DEG”是指二维电子气。“2DHG”是指二维空穴气。

术语“超导体”是指当冷却到低于材料的临界温度Tc的温度时变为超导的材料。该术语的使用不旨在限制器件的温度。

“半导体-超导体混合结构”包括半导体部件和超导体部件，它们在某些操作条件下可以变为彼此耦合。特别地，该术语指的是能够显示诸如马约拉纳零模式的拓扑行为或其他对量子计算应用有用的激励的结构。操作条件通常包括将结构冷却到低于超导体部件的临界温度Tc的温度，向结构施加磁场，并向结构施加静电选通。通常，半导体部件的至少一部分与超导体部件紧密接触，例如超导体部件可以外延生长在半导体部件上。然而已经提出了在半导体部件和超导体部件之间具有一个或多个另外部件的某些器件结构。

用于形成半导体异质结构的比较技术包括生长半导体层的堆叠，每个半导体层覆盖衬底的整个表面，然后将层蚀刻成所需的形状。衬底可以具有几平方厘米的表面积。当使用这种比较技术时，相邻材料层之间非常好的晶格匹配对于获得足够质量的晶体至关重要。换句话说，相邻材料必须具有近似相等的晶格常数。这限制了可以使用的材料组合。

当应用于混合器件的制造时，比较技术的另一个限制与刻面(faceting)有关。通常，由于刻面形成的有利生长动力学，高质量平面半导体层生长在{001}晶体刻面上。

然而，最高质量的超导体生长在{111}刻面上。对于混合器件，期望在{111}刻面上生长高质量半导体。在选择性区域生长的情况下，生长动力学显著不同，允许在{111}刻面上生长高质量半导体，这反过来导致更高质量的混合器件。

本文提供了一种半导体器件，其被配置为允许利用更宽范围的材料组合，并且其能够在更宽范围的晶面上制造，同时具有良好的电子性能。

半导体器件100的第一示例在图1的截面中示出。示例器件100是半导体-超导体混合器件。示例器件100可用作拓扑量子比特的部件。

示例器件包括半导体异质结构122、124、126。半导体异质结构为台地的形式，其从衬底110的表面延伸。

衬底110提供半导体异质结构122、124、126生长于其上的基底。衬底110典型地包括晶片，即一块单晶材料。晶片材料的一个示例是磷化铟。晶片材料的其他示例包括砷化镓、锑化铟、砷化铟和硅。衬底可以是更精细的工件，还包括布置在晶片上或上方的附加结构。衬底可以包括两种或更多种材料的层。

衬底可以具有{111}晶面。因此，台地的顶部也可以具有{111}晶面。这在将在台地上形成超导体部件的实现方式中可能有用，因为诸如铅和铝之类的超导体在{111}刻面上生长最好。

半导体异质结构包括外延布置在衬底110上的下阻挡层122；外延布置在下阻挡层122上的量子阱124；以及外延布置在量子阱124上的上阻挡层层126。这种结构被称为异质结构，因为量子阱包括与下阻挡层和上阻挡层的材料不同的材料。下阻挡层层和上阻挡层层的材料可以各自独立选择。

下阻挡层122、量子阱124和上阻挡层126各自为层的形式。将理解的是，过度生长可能发生在台地的边缘。例如，上阻挡层126可以环绕台地的边缘。

量子阱124可包括半导体材料层，该半导体材料层与下阻挡层122和上阻挡层126的材料相比具有相对小的带隙。用于形成量子阱的说明性材料描述于例如Odoh和Njapba的“半导体量子阱器件综述(A Review of Semiconductor Quantum Well Devices)”，《物理学理论和应用进展》(Advances in Physics Theories and Applications)，第46卷，2015年，第26-32页；以及S.Kasap，P.Capper(Eds.)的“施普林格电子与光子材料手册(SpringerHandbook of Electronics and Photonic Materials)”，DOI 10.1007/978-3-319-48933-9_40。

量子阱124通常为几个原子层厚。例如，量子阱124可以具有2至7nm范围内的厚度。

上阻挡层和下阻挡层的构造没有特别限制，只要是可以在量子阱层中形成二维电子气(“2DEG”)或二维空穴气(“2DHG”)。下阻挡层可以包括一种或多种不同材料的一层或多层。上阻挡层可以包括一种或多种不同材料的一层或多层。由多层构造阻挡层可以提供缺陷过滤，即可以减少所用材料的晶体结构中位错的影响。

在使用中，在量子阱层124中形成2DEG或2DHG，更具体地，在有源区124a中形成2DEG或2DHG，下面将更详细地讨论。在2DEG中可以诱导感兴趣的激发，例如马约拉纳零模式。上和下阻挡层用作用于在量子阱124中定位电荷的绝缘组件。

本文提供的半导体异质结构是通过选择性区域生长来制造的。选择性区域生长涉及在衬底上形成非晶掩模，然后在掩模中的开口中生长半导体异质结构。换句话说，使用非晶掩模来控制半导体异质结构生长的位置。非晶掩模112通常保留在成品器件中并围绕台地的底部部分。

在选择性区域生长结构的周界处生长期间可以发生有效的应变弛豫。因此，相邻材料的晶格常数之间的差异是良好耐受的。因此，可以使用非常广泛的不同材料的组合。

当台地具有相对较小的宽度w时，应变弛豫特别有效。通常，台地的宽度w小于或等于2μm，更优选小于或等于1μm。

已经发现应变弛豫导致半导体材料在靠近台地边缘的区域中的不均匀性。半导体材料的化学计量可以变化。量子阱的厚度可以变化。不均匀性可以降低材料的电荷传输特性，例如通过在承载2DEG的结构的情况下引起电子的扩散散射，或者在承载2DHG的结构的情况下引起空穴的扩散散射。在远离周界的区域中，材料具有良好的均匀性。

通过静电地限定有源区124a的边界，而不是依赖材料边界，可以避免不均匀性的影响。在本示例中，通过使用栅极堆叠140、142结合超导体部件130来限定有源区124a的边界，超导体部件130屏蔽有源区124a免受栅极堆叠施加的静电场的影响。

超导体部件130布置在上阻挡层126上。超导体部件130的边缘与台地的边缘间隔开距离S1、S2。超导体部件可以被配置为与量子阱的半导体材料进行能级杂交。换句话说，该器件可以是半导体-超导体混合器件。上阻挡层层126可以用于调节超导体部件130与量子阱层124之间的相互作用强度，如US2021/0126181A1中所描述的。

超导体的性质没有特别限制，可以根据需要进行选择。超导体通常是s波超导体。可以使用本领域已知的各种s波超导体中的任何一种。示例包括铝、铟、锡和铅，在某些情况下铝是优选的。在使用铝的实现方式中，超导体部件可以例如具有3至20nm范围内的厚度。

栅极堆叠布置在台地上方，包括栅极电介质140和布置在栅极电介质140上的栅极电极142。栅极电介质用于防止栅极电极142与超导体部件130之间的电流流动。栅极电介质140还防止栅极电极142与半导体异质结构122、124、126之间的电流流动。

在操作中，栅极电极142用于施加静电场，该静电场电耗尽量子阱层142的区域124b、124c，从而限定有源区124a的边界。栅极电极142可被称为“耗尽栅极”。有源区124a未被耗尽。

在该示例中，超导体部件130从静电场屏蔽有源区124a。或者，栅极电极可以被配置为不在有源区124a上方延伸。

如将理解的，如果半导体异质结构承载2DEG，那么施加到栅极电极142的电压将是负电压；并且如果半导体异质结构承载2DHG，那么施加到栅极电极142的电压将是正电压。

有源区124a实际上通过耗尽区域124b、124c与器件的周界区域电隔离。周界区域中的材料比朝向台地中间的材料不太均匀，因此不用作器件的有源部分。这可以改善电性能，例如通过避免电荷载流子的扩散散射。

耗尽区域的配置没有特别限制，只要是有源区与台地边缘处的非均匀材料隔离。已经发现，由应变弛豫创建的非均匀区域具有相对较小的空间范围。台地的周界和有源区124a的边缘之间的间距可以是例如至少10nm，可选地在10nm至200nm的范围内，进一步可选地在100nm至200nm的范围内。耗尽区域可以延伸到台地的周界，如耗尽区域124b所示。或者，耗尽区域可以在有源区124a和台地的周界之间，而不一定一直延伸到周界，如耗尽区域124c所示。

现在将参考图2解释半导体器件200的第二示例。图2示出了该器件的平面图。

与图1的器件一样，图2器件包括布置在衬底上的选择性区域生长的台地形式的半导体异质结构。示例台地在平面上为矩形。台地狭窄，通常具有小于或等于2μm的宽度，以允许在台地的结晶层生长期间的应变弛豫。台地的长度L没有特别限制，并且可以比其宽度w大很多倍。

超导体部件230布置在台地的顶部表面上。超导体部件230包括位于一端的接触焊盘区域，以及在台地的长度方向L上延伸的细长部分。接触焊盘用于将超导体部件连接到另外的部件，例如经由接线键合。超导体部件可以包括多于一个的接触焊盘。例如，在超导体部件的两端可以存在接触焊盘。

图2的器件与图1器件不同之处在于栅极电极的配置方面。器件200包括多个耗尽栅极242a、242b、242c和242d。

耗尽栅极包括第一对栅极电极242a、242b，被配置为限定第一有源区224a的边界。第二对栅极电极242c、242d被配置为限定第二有源区224b的边界、通过向栅极电极施加电压来限定边界，以便在电极下方的区域中电耗尽量子阱。量子阱的有源区224在超导体部件下方。

本文提供的器件可以包括任意数目的有源区，每个有源区根据需要由任意数目的栅极电极限定。

在图示的示例中，两个有源区224彼此间隔开。间距提供有源区之间的接。这样的接可以服务于各种目的。例如，可以在接处提供用于注入电极的进一步电极。

在该示例中，栅极电极242不在超导体部件230上方延伸。这在一些实现方式中可以允许省略如图1所示的栅极电介质：半导体异质结构的上阻挡层可以起到防止电流从栅极电极流向量子阱的有源区的作用。通常，栅极电介质存在于栅极电极242和半导体异质结构的上阻挡层之间，因为包含栅极电介质可以更有效地防止栅极电极和量子阱之间的电流流动。

图3a中平面图示出了第三示例器件300，图3b中示出了截面。图3a和3b的器件可用作自旋量子比特器件或高迁移率场效应晶体管的部件。

与图1和图2的器件一样，示例器件300布置在衬底310上并且包括台地，台地包括半导体异质结构322、324、326。台地如前所述并且具有窄的宽度w，例如宽度小于或等于2μm。台地选择性区域生长并且被掩模312包围。

器件300还包括布置在台地的顶部表面上方的多个耗尽栅极电极342，用于限定器件的有源区的边界。可选的电介质340布置在耗尽栅极342和半导体异质结构的上阻挡层326之间。

在台地的一端，器件包括一对耗尽栅极342a、342b。另一对耗尽栅极342c、342d布置在台地的相对端。耗尽栅极342a、342b、342c、342d如参考图2的器件的电极242所描述的。

该器件还包括耗尽栅极342e至342n，其在使用时通过从半导体异质结构的部分耗尽电荷载流子324b来限定两个有源区324a的周界。第一有源区324a的周界由电极342e、342f、342g、342j、342k和324l限定。第二有源区324b的周界由电极342g、342h、342i、432l、342m和342n限定。有源区324a、324b为量子点的形式。

如图3b所示，该示例的器件包括布置在耗尽栅极上方的另外的电介质370，以及布置在另外的电介质370上方的附加电极372。在该示例中，另外的电极与耗尽栅极342f重叠并且还在第一有源区324a上方延伸。由于附加电极372在有源区上方延伸，所以附加电极372对于选通有源区是有用的。这说明本文提供的器件除了耗尽栅极之外还可以包括另外的电极。

为了使用量子点实现自旋量子比特，需要磁场来提升自旋简并性。该器件可以包括一个或多个用于向量子点施加磁场的铁磁部件。

例如，限定量子点的周界的栅极电极中的一个或多个可以包括铁磁材料，例如钴。在这样的实现方式中，一个或多个栅极电极可以充当铁磁部件。

可选地或附加地，该器件还可以包括不是栅极电极的铁磁部件。这在图4中示出，图4示出了器件400的示意性平面图。器件400与器件300不同之处在于包括专用铁磁体，以及使用栅极电极的不同布置来限定每个量子点。

器件400包括如先前参考图1至图3描述的半导体异质结构。

器件400还包括铁磁体460。该铁磁体460具有被选择为向器件的有源量子点区域424a、424b施加磁场的形状。该示例的铁磁体460包括铁磁金属，例如钴。

在包括多个有源区的器件中，将单独选择的磁场应用于有源区的单独区域可能是有用的。例如，为了实现自旋量子比特，可能需要在两个或多个量子点上施加非均匀磁场。在这个示例中，铁磁体460的与第一量子点区域424a对齐的部分具有比铁磁体460的与第二量子点区域对齐的部分更小的宽度。因此，两个量子点区域经历不同的磁场。

栅极电极442a、442b以条带的形式在铁磁体460的部分上方延伸，栅极电极442a、442b在宽度方向上提供电荷载流子的限制，即限定量子点424a、424b的横向边界。栅极电极442a、442b通过电介质与铁磁体460分离。电介质可以如参考图1的器件的电介质140所描述的。

由于栅极电极442a、442b在铁磁体上方延伸，并且该示例的铁磁体包括铁磁金属，因此铁磁体460屏蔽位于铁磁体下方的半导体部件的区域，使其免受栅极电极442a、442b施加的静电场的影响。这些屏蔽区域是器件400的有源区。铁磁体460还向有源区施加磁场。

在其中栅极电极不在有源区上方的替代实现方式中，铁磁体可以包括铁磁绝缘体材料。

示例器件400还包括隧道栅极470a、470b、470c。成对的隧道栅极限定了量子点424a、424b在纵向上的边界。第一量子点424a的横向边界由隧道栅极470a和470b限定。第二量子点424b的横向边界由隧道栅极470b和470c限定。隧道栅极还可用于控制器件的操作。

在所示示例中，隧道栅极470a、470b、470c与铁磁体460重叠。在重叠的区域中，铁磁体460具有相对较窄的宽度。重叠区域中的铁磁体的宽度被选择为允许当操作电压施加到隧道栅极时从铁磁体下方的量子阱中部分耗尽电荷载流子。通过施加操作电压，可以抑制这些区域中的电导率，从而形成隧道阻挡层。在变体中，可以省略隧道阻挡层。在这种变体中，铁磁体可以仅布置在器件的有源区上方。

将理解的是，示例器件300和400不包括被配置为与半导体异质结构的量子阱经历能级杂交的超导体部件。换句话说，示例器件300和400不是拓扑器件。这说明本文提供的概念可以应用于未必是半导体-超导体混合器件的器件。

可以对所示器件进行各种修改。

栅极电极的形状没有特别限制，只要是栅极电极可操作以限定半导体异质结构的有源区的边界。栅极电极可以包括线性部分和/或弯曲部分，以任何期望的配置。

耗尽栅极的数目没有特别限制。任何给定的有源区可以由单个栅极电极限定，或者由多个栅极电极限定。

器件可以包括任意数目的用于执行另外的功能的另外的电极。另外的电极可以与耗尽栅极同时制造，换句话说，可以布置在与耗尽栅极相同的层中。包括这样的进一步栅极是可选的。

替代地或附加地，可以在耗尽栅极上方提供电介质，并且可以在电介质上布置另外的电极。换句话说，该器件可以包括另外的电极层。在这样的实现方式中，另外的电极可以与耗尽电极重叠，并且可以通过电介质与耗尽电极分离。

在存在的情况下，另外的电极可以例如包括用于选通器件的有源区的电极。

台地的形状也没有特别的限制。所示台地在平面上是矩形的，然而其他形状是可行的，因为选择性区域生长允许制造任意形状的台地。例如，台地可以具有分支结构。电极可以布置在分支上。一种这样的分支结构在图5所示的扫描电子显微镜图像中示出。

台地宽度可以定义为从台地的周界上的一个点，经过有源区，到达台地的周界上的另一个点的最短线的长度。该宽度是平行于衬底的表面测量的。在远离有源区的区域中，台地可以具有任何形状。

所示示例显示了布置在台地顶部的栅极电极，换句话说，器件是顶部选通的。其他变体可以是侧面选通的，其具有布置在台地侧壁上的栅极堆叠。如将理解的，半导体被耗尽的深度取决于施加的选通电压而变化。栅极电极的操作电压可以被选择以选择性地耗尽量子阱层的边缘。底部选通器件也是预期的。

器件可以包括任意数目的附加电极，其可以提供多种功能。附加电极的示例包括用于选择性地选通有源区的电极；用于向有源区注入电子的电极；用于从有源区接收电子的电极；以及用于将器件的一个或多个部分连接到一个或多个另外的器件的电极。这样的附加电极可以以任何适当的组合存在。

特别地，有源区可以被配置为通过在有源区的相应端部提供源极电极和漏极电极来作为场效应晶体管的沟道操作。限定有源区边界的一个或多个栅极电极可以通过改变施加到栅极电极的电压来操作以选通沟道。当在具有大幅度的电压下操作时，栅极电极可以耗尽有源区。或者，可以提供用于选通沟道的单独栅极电极。特别地，图2中所示类型的器件可以被配置为场效应晶体管。

本文提供的器件可以并入电路中，并且可以耦合到另外的部件。例如，器件可以与放大器电路通信，以允许从器件读出信号。

在包括铁磁体的器件中，半导体异质结构的上阻挡层可以防止量子阱和铁磁体460之间的电流流动。附加电介质可以可选地布置在铁磁体和上阻挡层之间。附加电介质可以包括选自例如硅氧化物SiOx；硅氮化物SiNx；铝氧化物AlOx；和铪氧化物HfOx的材料层。

在包括铁磁部件的器件中，铁磁部件不一定被配置为屏蔽器件的有源区免受施加的静电场的影响。在这样的实现方式中，一个或多个栅极电极不在有源区上方延伸。这可以允许铁磁体由铁磁绝缘体材料形成，例如选自EuS、EuO、GdN、Y₃Fe₅O₁₂、Bi₃Fe₅O₁₂、YFeO₃、Fe₂O₃、Fe₃O₄、Sr₂CrReO₆、CrBr₃/CrI₃和YTiO₃的材料。

图4的示例包括单个铁磁体。还考虑了包括两个或更多铁磁体的器件。例如，单独的有源区可以与相应的单独的铁磁部件相关联。

一个或多个另外的部件可以布置在衬底的表面上。例如，衬底可以具有布置在其上的一个或多个阴影壁。阴影壁在用于控制材料沉积的器件制造期间是有用的。特别地，阴影壁可以允许诸如超导体部件和电极等金属部件的受控沉积。这可以允许在不利用蚀刻的情况下制造受控形状的金属部件。避免蚀刻可能有助于避免对器件的半导体部分的损坏，和/或可以允许部件之间更好的界面。阴影壁及其用途在例如US2020/0243742A1中详细讨论。

半导体异质结构的性质没有特别限制。现在将参考图6描述一个说明性示例。图6是沿图5的线A…A的一部分拍摄的透射电子显微镜TEM显微照片。

异质结构布置在衬底610上，在该示例中，衬底610包括磷化铟。衬底上布置了砷化铟镓层形式的下阻挡层622。在下阻挡层上布置了包括砷化铟层的量子阱和包括砷化铟镓层的上阻挡层。量子阱和上阻挡层一起被标记为628。上阻挡层被一层天然氧化物覆盖，在TEM显微照片中可见为深色条纹。上阻挡层的天然氧化物层被一层电介质640覆盖，在该示例中，电介质640包括铪氧化物HfOx。

下阻挡层、量子阱和上阻挡层的近似厚度分别为35nm、2nm和7nm。

可以理解，层厚度可以被适当地选择，并且材料的许多其它组合是可行的。

异质结构可以包括III-V半导体材料。III-V半导体材料可以是化合物或合金，每个包括至少一种选自铟、铝和镓的III族元素；和至少一种选自砷、磷和锑的V族元素。异质结构的材料可以例如各自独立地包括式1的材料：

Al_xIn_yGa_zAs

其中x、y和z的值是独立选择的，并且是范围0到1。x、y和z可以和为1。特别有用的材料的示例包括：砷化铟、砷化铝铟、砷化铟镓、砷化铝镓和砷化铝铟镓。如将理解的，异质结构材料的电子特性可以通过改变它们的组成和化学计量来控制。通常，当异质结构包括式1的材料时，异质结构将承载2DEG。

还可考虑利用其它类别的半导体材料。例如，异质结构可包括II-VI半导体材料。II-VI半导体材料的示例包括碲化镉、碲化汞、碲化铅和碲化锡。异质结构可包括IV族半导体材料。例如，异质结构可包括硅、锗和/或硅锗合金。包括IV族半导体材料的异质结构可以承载2DHG。

图7是显示示例选择性区域生长的半导体异质结构中镓分布的元素图。给定位置处的亮度与该位置处存在的镓量成比例。可以看出，异质结构左侧和右侧的区域与器件中部相比具有相对较高的镓浓度。这说明半导体部件中的元素分布可能是不均匀的，器件的边缘具有与器件的中部不同的组成。

现在将参考图8描述用于制造半导体器件的示例方法。图8是概述该方法的流程图。

在框801处，通过选择性区域生长在衬底的表面上生长包括适于承载2DEG的半导体异质结构的台地。

衬底可以如以上参考图1所描述的。特别地，衬底可以是磷化铟的晶片。

衬底的表面可以是{111}晶面，特别是在器件将包括超导体部件的实现方式中。已经发现诸如铝的超导体材料的晶体在{111}面上生长得特别好。

选择性区域生长包括在衬底的表面上形成掩模。该掩模具有限定台地将要生长的位置的开口。该掩模可以通过沉积一层掩模材料然后通过平版印刷和蚀刻形成开口来形成。

掩模可以包括在生长期间提供选择性的任何材料，并且特别地可以包括非晶电介质材料。可用于形成掩模的电介质材料的示例包括硅氧化物SiOx；硅氮化物SiNx；铝氧化物AlOx；和铪氧化物HfOx。

在形成掩模之后，在开口中的衬底的表面上外延生长台地。用于生长半导体部件的有用技术的示例包括诸如分子束外延(“MBE”)、金属-有机气相外延(“MOVPE”)等。由于台地包括异质结构，因此不同材料的层被顺序地构建。例如，生长台地可以包括在开口中生长下阻挡层；在下阻挡层上生长量子阱；以及在量子阱上生长上阻挡层。

掩模的开口构造成使得台地窄，例如具有小于或等于2μm的宽度。这允许生长的晶体中的应变弛豫。

可选地，在生长半导体异质结构之后，可以在半导体异质结构上形成超导体部件。这可以包括全局地沉积超导体材料层，然后例如使用选择性蚀刻图案化该层以获得超导体部件。

备选地，阴影壁可用于控制超导体材料的沉积，如US2020/0243742A1中所描述的。在这样的实现方式中，阴影壁可在衬底上生长台地之前形成。

可选地，在半导体异质结构上方沉积栅极电介质。在形成超导体部件的实现方式中，可以在制造超导体部件之后执行该操作。

在生长半导体异质结构之后，在框802，制造一个或多个栅极电极。可以使用任何适当的技术来制造栅极电极。

例如，可以在衬底的整个表面上方全局地沉积电极材料，然后随后图案化以形成栅极电极。图案化电极可以包括在电极材料上方形成掩模，然后选择性地蚀刻电极材料的部分。另一种可能性是使用剥离工艺来图案化栅极电极。

另一种可能性是在衬底的期望部分上方选择性地沉积电极材料。沉积可通过利用阴影壁控制，如例如US2020/0243742A1中所描述的。

该方法可以根据需要包括另外的步骤，例如，将器件的一个或多个部分连接到另外的部件。

在其中器件将包括不与栅极电极重叠的超导体部件的实现方式中，诸如图2的器件，栅极电极和超导体部件可以同时并且由相同材料制造。

操作半导体器件的示例方法在图9中示出。半导体器件可以是如本文所述的半导体器件。

在框901处，在布置在选择性区域生长的台地中的量子阱中生成二维电子气或二维空穴气。

在框902，使用一个或多个栅极电极向量子阱施加静电场，以选择性地耗尽量子阱的区域，从而限定量子阱的有源区的边界，有源区与周界台地间隔开。

将理解的是，以上实施例仅通过示例的方式进行了描述。

更一般地，根据本文公开的一个方面，提供了一种半导体器件，包括：具有表面的衬底；布置在衬底的表面上的台地，台地具有周界；以及一个或多个栅极电极。台地能够通过选择性区域生长获得，并且包括用于承载二维电子气或二维空穴气的半导体异质结构。一个或多个栅极电极被配置为电耗尽半导体异质结构的部分，以限定半导体异质结构的有源区的边界，边界与台地的周界间隔开。已经发现，通过使用选择性区域生长的台地，可以从广泛的材料组合中获得异质结构，这是由于应变的弛豫可以在生长期间朝向台地的周界发生。通过使用静电选通来限定台地的有源区的边界，而不是依赖材料边界，可以通过从有源区中排除靠近台地的周界的不均匀材料来改善器件的电特性。

取决于所选择的材料的选择，半导体异质结构可以被配置为承载二维电子气或二维空穴气。

栅极电极中的至少一个可以布置在台地的顶部表面上方。在这样的实现方式中，当栅极电极向台地施加静电场时，半导体异质结构的位于电极下方的那些区域被耗尽。

栅极电极中的至少一个可以布置在台地的侧面上。通过调节施加到一个或多个栅极电极的电压，可以电耗尽与栅极电极相距可选择的距离内的材料。

半导体异质结构可以包括布置在下阻挡层和上阻挡层之间的量子阱。

台地可以具有小于或等于2μm的宽度，并且可选地小于或等于1μm。台地的宽度没有特定的下限，只要是栅极电极能够以足够的精度被制造以限定有源区的边界。例如，台地可以至少100nm宽。

有源区的边界可以与台地的周界间隔开至少10nm，可选地至少25nm。生长期间的应变弛豫导致靠近台地的周界的材料组成的不均匀性。不均匀区域的空间范围通常较小。10nm或更大的间距对于从有源区排除所有不均匀材料可能是有效的。

半导体器件还可以包括布置在有源区上方的超导体部件。换句话说，半导体器件可以是半导体-超导体的混合器件，这种混合器件可以用作拓扑量子计算机的部件。

衬底的表面可以是{111}晶面。该器件还可以包括超导体部件，并且超导体部件在{111}晶面上生长特别好。由于台地是通过选择性区域生长来生长的，并且由于应变弛豫是可行的，因此台地可以形成在具有任何期望的晶体取向的衬底上。

在器件包括超导体部件的实现方式中，一个或多个栅极电极中的至少一个栅极电极可以在超导体部件上方延伸。半导体器件还可以包括布置在一个或多个栅极电极和超导体部件之间的栅极电介质。在这样的实现方式中，超导体部件可以屏蔽有源区免受由至少一个栅极电极施加的静电场的影响。在一个变体中，铁磁金属部件替代超导体部件。

有源区可以是纳米线的形式。换句话说，有源区可以是具有纳米尺度宽度和至少10、至少100或至少500或至少1000的长度与宽度比的细长区域。纳米线通常具有10至500纳米范围内的宽度，可选地50至100纳米、40至200纳米或75至125纳米。纳米线可以被视为一维系统，并且可以显示有趣的行为。

替代地，有源区可以是具有由一个或多个栅极电极限定的边界的量子点。量子点在自旋量子比特器件中有用。

该器件可以包括多个有源区，特别是在有源区是量子点的实施方式中。

器件可以包括铁磁部件。铁磁部件可以向器件的有源区施加磁场。特别地，当有源区是量子点时，器件可以包括铁磁部件。

栅极电极中的至少一个栅极电极可以被配置为铁磁部件。换句话说，栅极电极中的至少一个栅极电极可以包括铁磁材料。铁磁金属可以是钴。通过由铁磁材料形成一个或多个栅极电极，栅极电极除了静电限定有源区的边界之外，还向有源区施加磁场。

附加地或替代地，该器件可以包括不是栅极电极的铁磁部件。

铁磁部件可以包括铁磁绝缘体部件。在这样的实现方式中，栅极电极通常不与铁磁绝缘体部件重叠。

替代地，铁磁部件可以包括铁磁金属并且可以布置在至少一个栅极电极和有源区之间。铁磁金属可以将由栅极施加的电场与有源区屏蔽，以便限定量子点，同时向量子点施加磁场。

在其中器件包括两个或更多有源区的实现方式中，铁磁部件可以被配置为将单独选择的磁场施加到有源区的单独的有源区域。可以存在两个或更多铁磁部件。每个铁磁部件可以与相应的有源区相关联。

在另一方面，提供了一种量子比特器件，包括本文提供的多个半导体器件。该量子比特可以是拓扑量子比特或自旋量子比特。

在又方面，提供了一种制造半导体器件的方法。该方法包括：通过选择性区域生长在衬底的表面上生长台地，该台地包括适于承载二维电子气或二维空穴气的半导体异质结构；以及随后制造一个或多个栅极电极。该一个或多个栅极电极被配置为在使用时电耗尽半导体异质结构的部分，以限定半导体异质结构的有源区的边界，该边界与台地的周界间隔开。

选择性区域生长包括在衬底的表面上形成掩模，以及在掩模中的开口中生长半导体材料。该掩模控制半导体材料所生长的位置。

生长台地可包括在衬底的表面上生长下阻挡层；随后在下阻挡层上生长量子阱；以及随后在量子阱上方生长上阻挡层。

台地可以具有小于或等于2μm的宽度，并且可选地小于或等于1μm。这可以允许在半导体异质结构的生长期间更有效的应变弛豫。

该方法还可以包括制造超导体部件或铁磁体。超导体部件或铁磁体可以在生长台地之后并且在制造一个或多个栅极电极之前被制造。该方法还可以包括在制造一个或多个栅极电极之前制造覆盖超导体部件或铁磁体的栅极电介质。一个或多个栅极电极可以被制造在栅极电介质上以及超导体部件或铁磁体上方。在制造一个或多个栅极电极之前制造铁磁体并且一个或多个栅极电极在铁磁体上方延伸的实现方式中，铁磁体包括铁磁金属。

一个或多个栅极电极可以由铁磁材料制造。铁磁材料可以是钴。

再又一方面提供了一个或多个栅极电极通过电耗尽半导体异质结构的有源区的边界来限定有源区的用途，其中半导体异质结构能够通过选择性区域生长获得，并且其中边界与半导体异质结构的边缘间隔开。通过静电地限定有源区，而不是依赖物理的材料边界来界定有源区，可以改善有源区的电子传输特性。例如，可以避免电荷载流子，例如电子的扩散散射。

该用途可以在本文定义的器件的上下文中。

半导体异质结构可以具有小于或等于2μm、可选地1μm的宽度。

一个或多个栅极电极可以包括铁磁材料，在这样的实现方式中，一个或多个栅极电极进一步用于向有源区施加磁场。

相关方面提供了一种操作半导体器件，特别是本文定义的半导体器件的方法，该方法包括：在布置在选择性区域生长的台地中的量子阱中生成二维电子气或二维空穴气；以及向量子阱施加静电场以选择性地耗尽量子阱的区域，从而限定量子阱的有源区的边界，有源区与台地的周界间隔开。通过静电地限定有源区的边界，而不是依赖于量子阱的物理边缘处的材料边界，可以改善电荷传输特性。例如，可以避免由于接近材料边界的无序而导致的电子或空穴的扩散散射。

台地可以如上。特别地，台地可以具有小于或等于2μm的宽度。通过提供窄台地，台地生长期间的应变弛豫成为可能。应变弛豫可以允许获得更高质量的晶体结构。应变弛豫可以允许使用更广泛的材料组合。在不希望受理论约束的情况下，据信窄台地可以允许通过几何变形释放应变。在传统的平面结构中，应变通常是通过产生缺陷来释放的。缺陷的产生显著限制了传统系统可以容忍的晶格失配量。

该方法还可以包括向器件的至少有源区施加磁场。在这样的实现方式中，可以使用包括铁磁材料的栅极电极来施加静电场。以这种方式，栅极电极可以同时施加静电场和磁场。

半导体器件可以包括超导体部件。在这样的实现方式中，半导体器件在低于超导体部件的临界温度的温度下操作。

一旦给出本文的公开内容，所公开技术的其他变体或用例对于本领域技术人员来说可能变得明显。本公开内容的范围不受所描述的实施例的限制，而仅受随附的权利要求的限制。

Claims (15)

1.一种半导体器件，包括：

衬底，具有表面；

台地，布置在所述衬底的所述表面上，所述台地具有周界；以及

一个或多个栅极电极；

其中所述台地能够通过选择性区域生长获得，并且包括用于承载二维电子气或二维空穴气的半导体异质结构；以及

其中所述一个或多个栅极电极被配置为电耗尽所述半导体异质结构的部分，以限定所述半导体异质结构的有源区的边界，所述边界与所述台地的所述周界间隔开。

2.根据权利要求1所述的半导体器件，其中所述一个或多个栅极电极中的至少一个栅极电极布置在所述台地的顶部表面上方，和/或其中所述一个或多个栅极电极中的至少一个栅极电极布置在所述台地的侧面上。

3.根据权利要求1或权利要求2的半导体器件，其中所述台地具有小于或等于2μm的宽度，可选地，其中所述台地具有小于或等于1μm的宽度。

4.根据任一前述权利要求所述的半导体器件，其中所述有源区的所述边界与所述台地的所述周界间隔开至少10nm。

5.根据任一前述权利要求的半导体器件，其中所述衬底的所述表面是{111}晶面。

6.根据任一前述权利要求所述的半导体器件，还包括布置在所述有源区上方的超导体部件，可选地，其中所述一个或多个栅极电极中的至少一个栅极电极在所述超导体部件上方延伸，并且所述半导体器件还包括布置在所述一个或多个栅极电极和所述超导体部件之间的栅极电介质。

7.根据任一前述权利要求所述的半导体器件，其中所述有源区是纳米线的形式，或者其中所述有源区是量子点的形式。

8.根据任一前述权利要求所述的半导体器件，包括铁磁部件，可选地，其中：

i)所述一个或多个栅极电极中的至少一个栅极电极是铁磁部件并且包括铁磁金属；或者

ii)所述铁磁部件包括铁磁金属并且布置在至少一个所述栅极电极和所述有源区之间。

9.一种量子比特器件，包括多个根据任一前述权利要求所述的半导体器件。

10.一种制造半导体器件的方法，所述方法包括：

通过选择性区域生长在衬底的表面上生长台地，所述台地包括适于承载二维电子气或二维空穴气的半导体异质结构；以及

随后制造一个或多个栅极电极，

其中所述一个或多个栅极电极被配置为在使用时电耗尽所述半导体异质结构的部分，以限定所述半导体异质结构的有源区的边界，所述边界与所述台地的周界间隔开。

11.根据权利要求10所述的方法，其中所述台地具有小于或等于2μm的宽度，可选地，其中所述台地具有小于或等于1μm的宽度。

12.根据权利要求10或权利要求11所述的方法，还包括制造超导体部件，可选地，其中所述超导体部件在生长所述台地之后并且在制造所述一个或多个栅极电极之前被制造；其中所述方法还包括在制造所述一个或多个栅极电极之前制造覆盖所述超导体部件的栅极电介质；以及

其中所述一个或多个栅极电极被制造在所述栅极电介质上以及所述超导体部件上方。

13.根据权利要求10至12中任一项所述的方法，所述方法包括制造铁磁部件，可选地，其中所述一个或多个栅极电极中的至少一个栅极电极由铁磁金属制造。

14.一个或多个栅极电极通过电耗尽半导体部件的有源区的边界来限定有源区的用途，其中所述半导体部件能够通过选择性区域生长获得，并且其中所述边界与所述半导体部件的边缘间隔开，可选地，其中所述半导体部件是承载二维电子气或二维空穴气的半导体异质结构。

15.根据权利要求14所述的用途，其中：

所述半导体部件具有小于或等于2μm的宽度；和/或

所述一个或多个栅极电极包括铁磁材料，并且所述一个或多个栅极电极还用于向所述有源区施加磁场。