CN117594559A - 半导体模块及其制造方法 - Google Patents

半导体模块及其制造方法 Download PDF

Info

Publication number
CN117594559A
CN117594559A CN202311013308.5A CN202311013308A CN117594559A CN 117594559 A CN117594559 A CN 117594559A CN 202311013308 A CN202311013308 A CN 202311013308A CN 117594559 A CN117594559 A CN 117594559A
Authority
CN
China
Prior art keywords
circuit pattern
substrate
pattern
thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311013308.5A
Other languages
English (en)
Inventor
金德秀
金泰龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
LX Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LX Semicon Co Ltd filed Critical LX Semicon Co Ltd
Publication of CN117594559A publication Critical patent/CN117594559A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/1302—GTO - Gate Turn-Off thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请涉及半导体模块及其制造方法。根据本公开的半导体模块包括：第一基板，其包括具有两个或更多个不同厚度的多个图案；第一半导体器件，其设置在至少一个或更多个图案上；第二基板，其包括具有两个或更多个不同的厚度的多个图案，其中，第二基板的多个图案中的一个或更多个被放置在第一半导体器件上；第一端子图案和第二端子图案，其中的每个设置在第一基板和第二基板之间，其中，第一端子图案包括第一上端子图案和第一下端子图案，并且第二端子图案包括第二上端子图案和第二下端子图案；导电框架，其联接到第一端子图案和第二端子图案中的至少一个。

Description

半导体模块及其制造方法
技术领域
本公开涉及一种半导体模块，并且更具体地，涉及一种具有双侧散热结构的半导体模块。
背景技术
近来，随着半导体的需求在各个领域中增加，除了半导体的主要功能之外，已经进行了各种研究和开发以改进特定条件下的半导体功能。
通常，半导体模块可以在一个封装件中包括至少一个半导体器件。具体地，包括半导体器件的半导体模块可以包括用于散热的散热单元，该半导体器件的物理性质可能会因为由于高承受电压和高电流产生的热量的增加而发生改变。包括散热单元的半导体模块可以分为具有单侧散热结构的半导体模块和具有双侧散热结构的半导体模块。
具体地，已知具有双侧散热结构的半导体模块可以将热量耗散到每个半导体器件的上下两侧，因此在散热效果方面是有利的。
具有双侧散热结构的半导体模块使用单独用于每个半导体器件的间隔件来补偿半导体器件与双侧散热基板之间的厚度偏差，这种厚度偏差形成用于注入模制材料的空间以及半导体器件与散热基板之间的电连接。
然而，当使用间隔件时，可能会出现半导体器件与间隔件之间的接合期间的未对准问题，由于间隔件之间的高度偏差，可能会出现间隔件与双侧散热基板之间的接合失败的问题，并且另外，由于需要对半导体器件和间隔件进行接合以及对间隔件和双侧散热基板进行接合的处理，因此存在产量降低的问题。
发明内容
本公开旨在提供一种包括双侧散热基板的半导体模块及其制造方法，该双侧散热基板能够在不使用间隔件的情况下确保第一基板与第二基板之间的空间。
此外，本公开旨在提供一种提高了平整度的半导体模块及其制造方法。
根据本公开的一个方面的半导体模块包括：第一基板，所述第一基板包括具有两个或更多个不同厚度的多个图案；第一半导体器件，所述第一半导体器件设置在至少一个或更多个图案上；第二基板，所述第二基板包括具有两个或更多个不同的厚度的多个图案，其中，所述第二基板的所述多个图案中的一个或更多个被放置在所述第一半导体器件上；第一端子图案和第二端子图案，所述第一端子图案和所述第二端子图案中的每个设置在所述第一基板和所述第二基板之间，其中，所述第一端子图案包括第一上端子图案和第一下端子图案，并且所述第二端子图案包括第二上端子图案和第二下端子图案；导电框架，所述导电框架联接到所述第一端子图案和所述第二端子图案中的至少一个。
根据本公开的另一方面的半导体模块包括：第一基板，所述第一基板包括具有第一下部厚度的第一下电路图案和具有与所述第一下部厚度不同的第二下部厚度的第二下电路图案，所述第一下电路图案和所述第二下电路图案形成在所述第一基板的第一表面上；第二基板，所述第二基板设置为面对所述第一基板的所述第一表面，并且包括具有第一上部厚度的第一上电路图案和具有第二上部厚度的第二上电路图案，所述第一上电路图案形成在所述第二基板的第一表面上的与所述第一下电路图案相对应的区域中，并且所述第二上部电路图案形成在所述第二基板的所述第一表面上的与所述第二下电路图案相对应的区域中；第一半导体器件，所述第一半导体器件设置在所述第一下电路图案和所述第一上电路图案之间，并且具有电连接到所述第一下电路图案的第一表面和电连接到所述第一上电路图案的第二表面，第一电极形成在所述第一表面上，并且第二电极形成在所述第二表面上；以及第二半导体器件，所述第二半导体器件设置在所述第二下电路图案和所述第二上电路图案之间，并且具有电连接到所述第二上电路图案的第一表面和电连接到所述第二下电路图案的第二表面，所述第一电极形成在所述第一表面上，并且所述第二电极形成在所述第二表面上。
根据本公开又的一个方面的制造半导体模块的方法包括以下步骤：制备第一基板和第二基板，其中，第一基板包括形成有第一导电层的第一表面和形成有第一散热层的第二表面，并且所述第二基板包括形成有第二导电层的第一表面和形成有第二散热层的第一面；通过选择性地蚀刻第一导电层，在所述第一基板的所述第一表面上形成具有第一下部厚度的第一下电路图案和具有第二下部厚度的第二下电路图案；通过选择性地蚀刻第二导电层，在第二基板的第一表面上的与第一下电路图案相对应的区域中形成具有第一上部厚度的第一上电路图案，并且在与第二下电路图案相对应的区域中形成具有第二上部厚度的第二上电路图案；以第一基板的第一表面和第二基板的第一表面中的每一个彼此面对的方式设置第一基板和第二基板；使用第一下导电接合构件和第一上导电接合构件将第一半导体器件接合到第一下电路图案和第一上电路图案；以及使用第二下导电接合构件和第二上导电接合构件将第二半导体器件接合到第二下电路图案和第二上电路图案。
附图说明
附图被包括以提供对本公开的进一步理解并且被并入该说明书中并构成该说明书的一部分，附图例示了本公开的实施方式并且连同说明书一起用于解释本公开的原理。在附图中：
图1是示意性地例示了根据本公开的一个实施方式的具有双侧散热结构的半导体模块的图；
图2是示意性地例示了根据本公开的一个实施方式的半导体器件的配置的图；
图3至图5是示意性地例示了根据本公开的其它实施方式的具有双侧散热结构的半导体模块的图；
图6是根据本公开的一个实施方式的使用半导体模块配置的电力器件的电路图；以及
图7A至图7D是例示了根据本公开的一个实施方式的制造具有双侧散热结构的半导体模块的方法的过程的示意截面图。
具体实施方式
在本说明书中，应当注意，在其它附图中已经用于表示相同元件的相同附图标记用于任何地方可能的元件。在以下描述中，当本领域技术人员已知的功能和配置与本公开的基本元件无关时，将省略其详细描述。说明书中描述的术语应当理解如下。
本公开的优点和特征以及本公开的实现方法将通过以下参照附图描述的实施方式而被阐明。然而，本公开可以以许多不同的形式来实现，而不应限于本文阐述的实施方式。相反，提供这些实施方式是为了使本公开全面并且完整，并且将本公开的范围充分地传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
在附图中公开的用于描述本公开的实施方式的形状、尺寸、比率、角度和数量仅仅是示例，因此本公开不限于所例示的细节。贯穿全文，相似的附图标记指代相似的元件。在以下描述中，当确定相关已知功能或配置的详细描述会不必要地模糊本公开的重要点时，将省略详细描述。
在使用本说明书中描述的“包含”、“具有”和“包括”的情况下，除非使用了“仅～”，否则可以添加另一部件。除非相反地指出，否则单数形式的术语可以包括复数形式。
在构成元件时，尽管没有明确的描述，元件被解释为包括误差范围。
在描述位置关系时，例如，当两个部件之间的位置关系被描述为“在～上”、“在～上方”、“在～下方”、“在～侧上”等时，除非使用“恰好”或“直接”，否则一个或更多个其它部件可以位于所述两个部件之间。
在描述时间关系时，例如，当时间顺序被描述为“在～之后”、“后续”、“接下来”以及“在～之前”时，除非使用“恰好”或“直接”，否则可以包括不连续的情况。
将理解，尽管用语“第一”、“第二”等在本文中可以用于描述各种元件，但这些元件不应受这些用语的限制。这些用语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件。
用语“至少一个”应被理解为包括相关联的所列条目中的一个或更多个条目的任意和全部组合。例如，“第一条目、第二条目和第三条目中的至少一个”的含义表示从第一条目、第二条目和第三条目中的两个或更多个提出的所有条目的组合以及第一条目、第二条目或第三条目。
如本领域技术人员可以充分理解的，本公开的各种实施方式的特征可以部分地或全部地彼此联接或组合，并且可以各种彼此互操作并且在技术上驱动。本公开的实施方式可以彼此独立地实现，或者可以按照相互依存的关系一起执行。
在下文中，将参照附图详细描述本公开的实施方式。
图1是示意性地例示了根据本公开的一个实施方式的具有双侧散热结构的半导体模块的图。如图1所示，根据本公开的一个实施方式的具有双侧散热结构的半导体模块100包括一个或更多个半导体器件110a至110d、第一散热基板120A、第二散热基板130A以及引线框架140和150。
半导体器件110a至110d中的每一个是指通过晶圆级处理制造的半导体器件。在一个实施方式中，包括在半导体器件110a至110d中的每一个的半导体器件可以是电力半导体器件。电力半导体器件可以执行将从诸如电池等的电源提供的电力转换成用于通过开关操作驱动马达的电力并提供经转换的电力的操作。
例如，半导体器件110a至110d中的每一个可以包括诸如栅极通断晶闸管(GTO)、绝缘栅极双极型晶体管(IGBT)或金属氧化物半导体场效应晶体管(MOSFET)的电力半导体器件或诸如二极管的半导体器件。
在下文中，将参照图2更详细地描述根据本公开的半导体器件110a至110d中的每一个半导体器件的构造。
图2是示意性地例示了根据本公开的一个实施方式的半导体器件的配置的图。如图2所示，根据本公开的一个实施方式的半导体器件110a至110d中的每一者包括第一电极210、半导体层220以及第二电极230。
第一电极210设置在半导体层220上。在一个实施方式中，当半导体器件110a至110d中的每一者包括诸如MOSFET的电力半导体器件时，第一电极210可以包括栅电极212和源电极214。在这种情况下，栅电极212和源电极214形成为彼此电隔离。作为另一示例，当半导体器件110a至110d中的每一者包括诸如IGBT的电力半导体器件时，第一电极210可以包括栅电极212和发射电极214。在这种情况下，栅电极212和发射电极214形成为彼此电隔离。
第二电极230设置在半导体层220下方。在一个实施方式中，当半导体器件110a至110d中的每一者包括诸如MOSFET的电力半导体器件时，第二电极230可以包括漏电极。作为另一示例，当半导体器件110a至110d中的每一者包括诸如IGBT的电力半导体器件时，第二电极230可以包括集电电极。
在上述实施方式中，第一电极210可以由基于Al的金属构成，并且第二电极230可以由包括Ti层、Ni层和Ag层、NiV/Ag、V(钒)/Ni/Ag等的Ti/Ni/Ag金属构成，并且半导体层220可以由碳化硅(SiC)构成。
在一个实施方式中，半导体器件110a至110d可以包括相同类型的半导体器件。例如，第一半导体器件110a至第四半导体器件110d中的全部可以包括晶体管。作为另一示例，半导体器件110a至110d中的一些可以用不同类型的半导体器件来实现。例如，第一半导体器件110a和第四半导体器件110d可以包括晶体管，并且第二半导体器件110b和第三半导体器件110c可以包括二极管。
在下文中，为了便于描述，将描述假设第一半导体器件110a至第四半导体器件110d中的全部包括相同类型的半导体器件的情况。
如图1所示，第一半导体器件110a至第四半导体器件110d设置在第一基板120与第二基板130之间。在这种情况下，第一半导体器件110a和第二半导体器件110b可以被设置为使得第一电极210可以面向下侧并且第二电极230可以面向上侧。此外，第三半导体器件110c和第四半导体器件110d可以被设置为使得第一电极210可以面向上侧并且第二电极230可以面向下侧。
这将允许第一半导体器件110a的第二电极230和第四半导体器件110d的第一电极210电连接以使得第一半导体器件110a和第四半导体器件110d彼此串联连接，并且第二半导体器件110b的第二电极230和第三半导体器件110c的第一电极210电连接以使得第二半导体器件110b和第三半导体器件110c彼此串联连接。
在这种情况下，由于第一半导体器件110a的第一电极210和第二半导体器件110b的第一电极210彼此电连接，并且第一半导体器件110a的第二电极230和第二半导体器件110b的第二电极230彼此电连接，因此第一半导体器件110a和第二半导体器件110b可以并联连接。此外，由于第三半导体器件110c的第一电极210和第四半导体器件110d的第一电极210彼此电连接，并且第三半导体器件110c的第二电极230和第四半导体器件110d的第二电极230彼此电连接，因此第三半导体器件110c和第四半导体器件110d可以并联连接。
在另一实施方式中，第一半导体器件110a至第四半导体器件110d中的全部可以被设置在第一基板120与第二基板130之间以使得相同的电极面向相同方向。例如，第一半导体器件110a的第一电极210至第四半导体器件110d的第一电极210中的全部可以被设置为面向上侧，并且第一半导体器件110a的第二电极230至第四半导体器件110d的第二电极230中的全部可以设置为面向下侧。作为另一示例，第一半导体器件110a的第一电极210至第四半导体器件110d的第一电极210中的全部可以被设置为面向下侧，并且第一半导体器件110a的第二电极230至第四半导体器件110d的第二电极230可以被设置为面向上侧。
在下文中，为了便于描述，描述了第一半导体器件110a和第二半导体器件110b被设置为使得第一电极210面向下侧并且第二电极230面向上侧，并且第三半导体器件110c和第四半导体器件110d被设置为使得第一电极210面向上侧并且第二电极230面向下侧。
第一散热基板120A被设置在半导体器件110a至110d下方以将从半导体器件110a至110d生成的热量耗散到第一散热基板120A的外部。在一个实施方式中，第一散热基板120A可以包括由绝缘材料形成的第一基板120。第二散热基板130A设置在半导体器件110a至110d上方以将从半导体器件110a至110d生成的热量耗散到第二散热基板130A的外部。在一个实施方式中，第二散热基板130A可以包括由绝缘材料形成的第二基板130。第一基板120和第二基板130可以由具有优异导热性能和优异电绝缘性能的材料形成。在一个实施方式中，第一基板120和第二基板130可以由诸如Al2O3、AlN、ZTA、Si3N4等的陶瓷材料形成。
第一电路线路层124形成在第一基板120的一个表面上(例如，形成在第一基板120的上表面上)，并且第一散热层126形成在第一基板120的相反表面上(例如，形成在第一基板120的下表面上)。
第一电路线路层124包含多个下电路图案124a至124d以及多个下端子图案125a和125b，并且电连接至半导体器件110a至110d的电极或引线框架140和150。包括在第一电路线路层124中的下电路图案124a至124d和下端子图案125a和125b可以形成为具有不同厚度。在一个实施方式中，下电路图案124a至124d可以形成为具有根据半导体器件110a至110d之间的厚度差而针对每个位置不同的厚度。
具体地，如图1所示，多个下电路图案124a至124d包括第一下电路图案124a、第二下电路图案124b、第三下电路图案124c和第四下电路图案124d。下端子图案125a和125b包括第一下端子图案125a和第二下端子图案125b。
第一下电路图案124a连接至第一半导体器件110a的第一电极210。第二下电路图案124b连接至第二半导体器件110b的第一电极210。第一下电路图案124a和第二下电路图案124b形成为具有第一下部厚度LT1。第三下电路图案124c连接至第三半导体器件110c的第二电极230。第四下电路图案124d连接至第四半导体器件110d的第二电极230。第三下电路图案124c和第四下电路图案124d可以形成为具有不同于第一下部厚度LT1的第二下部厚度LT2。
第一下端子图案125a连接至引线框架140和150当中的第一引线框架140。第二下端子图案125b连接至第二引线框架150。第一下端子图案125a和第二下端子图案125b可以形成为具有与第一下部厚度LT1和第二下部厚度LT2不同的第三下部厚度LT3。
在一个实施方式中，第一下部厚度LT1、第二下部厚度LT2和第三下部厚度LT3可以根据第一基板120与第二基板130之间的间隔以及第一半导体器件110a至第四半导体器件110d的厚度而变化。第一下电路图案124a的第一下部厚度LT1和第二下电路图案124b的第一下部厚度LT1可以大于第三下电路图案124c的第二下部厚度LT2和第四下电路图案124d的第二下部厚度LT2，并且第一下端子图案125a的第三下部厚度LT3和第二下端子图案125b的第三下部厚度LT3可以小于第一下部厚度LT1并且大于第二下部厚度LT2。
与上述内容类似，在本公开中，通过去除设置在第一基板120与第二基板130之间的现有间隔件并且调整形成在第一基板120上的下电路图案124a至124d和下端子图案125a和125b的厚度，可以解决由于现有间隔件引起的诸如平整度问题、未对准问题、接合失败问题等的问题。
在一个实施方式中，第一下电路图案124a通过第一下接合构件160a联接至第一半导体器件110a的第一电极210，并且第二下电路图案124b通过第二下接合构件160b联接至第二半导体器件110b的第一电极210。此外，第三下电路图案124c通过第三下接合构件160c连接至第三半导体器件110c的第二电极230，并且第四下电路图案124d通过第四下接合构件160d连接至第四半导体器件110d的第二电极230。另外，第一下端子图案125a通过第五下接合构件160e联接至第一引线框架140，并且第二下端子图案125b通过第六下接合构件160f连接至第二引线框架150。
与上述内容类似，在本公开的情况下，由于半导体器件110a至110d和第一下电路图案124a至124d在没有单独的间隔件的情况下通过下接合构件160a至160d直接联接，因此可以提前防止由于现有间隔件与接合构件之间的热膨胀系数(CTE)失配而发生的裂纹问题。此外，由于不需要用于接合半导体器件和间隔件的接合构件，因此简化了半导体模块的制造过程，简化了半导体模块的结构，并且减少了半导体模块的制造成本，并因此提高了生产率。
第一散热层126可以形成在第一基板120的下表面上。第一散热层126可以通过其一个表面与第一基板120接触，并且可以向其另一表面散热。包括冷却介质的散热单元可以设置在第一散热层126的另一表面上。
在上述实施方式中，第一电路线路层124和第一散热层126可以由基于铜的金属形成。
第二电路线路层134形成在第二基板130的一个表面(例如，参照图1，第二基板130的下表面)上，并且第二散热层136形成在第二基板130的相反表面(例如，参照图1，第二基板130的上表面)上。
第二电路线路层134包括多个上电路图案134a至134d以及多个上端子图案135a和135b，并且电连接至半导体器件110a至110d的电极或引线框架140和150。包括在第二电路线路层134中的上电路图案134a至134d和上端子图案135a和135b可以形成为具有不同厚度。在一个实施方式中，上电路图案134a至134d可以形成为具有根据半导体器件110a至110d之间的厚度差而针对每个位置不同的厚度。
具体地，如图1所示，多个上电路图案134a至134d包括第一上电路图案134a、第二上电路图案134b、第三上电路图案134c和第四上电路图案134d，并且上端子图案135a和135b包括第一上端子图案135a和第二上端子图案135b。
在这种情况下，在第二基板130的第一表面上，第一上电路图案134a形成在与第一下电路图案124a相对应的区域中，第二上电路图案134b形成在与第二下电路图案124b相对应的区域中，第三上电路图案134c形成在与第三下电路图案124c相对应的区域中，并且第四上电路图案134d形成在与第四下电路图案124d相对应的区域中。此外，在第二基板130的第一表面上，第一上端子图案135a形成在与第一下端子图案125a相对应的区域中，并且第二上端子图案135b形成在与第二下端子图案125b相对应的区域中。
第一上电路图案134a连接至第一半导体器件110a的第二电极230，并且第二上电路图案134b连接至第二半导体器件110b的第二电极230。第一上电路图案134a和第二上电路图案134b形成为具有第一上部厚度UT1。第三上电路图案134c连接至第三半导体器件110c的第一电极210，并且第四上电路图案134d连接至第四半导体器件110d的第一电极210。第三上电路图案134c和第四上电路图案134d可以形成为具有第二上部厚度UT2。
第一上端子图案135a连接至引线框架140和150当中的第一引线框架140。第二上端子图案135b连接至第二引线框架150。第一上端子图案135a和第二上端子图案135b可以形成为具有第三上部厚度UT3。
在一个实施方式中，第一上部厚度UT1、第二上部厚度UT2和第三上部厚度UT3可以根据第一基板120与第二基板130之间的间隔以及第一半导体器件110a至第四半导体器件110d的厚度而变化。第一上电路图案134a的第一上部厚度UT1和第二上电路图案134b的第一上部厚度UT1可以小于第三上电路图案134c的第二上部厚度UT2和第四上电路图案134d的第二上部厚度UT2，并且第一上端子图案135a的第三上部厚度UT3和第二上端子图案135b的第三上部厚度UT3可以小于第一上部厚度UT1并且大于第二上部厚度UT2。
具体地，根据本公开，第二下部厚度LT2和第二上部厚度UT2可以确定为使得第二下部厚度LT2和第二上部厚度UT2之和等于第一下部厚度LT1和第一上部厚度UT1之和。例如，第二下部厚度LT2可以确定为等于第一上部厚度UT1，并且第二上部厚度UT2可以确定为等于第一下部厚度LT1。
与上述内容类似，在本公开中，可以通过根据半导体器件110a至110d的厚度调整下电路图案124a至124d、上电路图案134a至134d、下端子图案125a和125b以及上端子图案135a和135b的厚度来维持第一基板120与第二基板130之间的间隔恒定。
在这种情况下，为了在所有位置保持第一基板120与第二基板130之间的间隔，设置了具有第一下部厚度LT1的第一下电路图案124a和具有第一上部厚度UT1的第一上电路图案134a并且其间设置有第一半导体器件110a，并且设置了具有第一下部厚度LT1的第二下电路图案124b和具有第一上部厚度UT1的第二上电路图案134b并且其间设置有第二半导体器件110b。此外，设置了具有第二下部厚度LT2的第三下电路图案124c和具有第二上部厚度UT2的第三上电路图案134c并且其间设置有第三半导体器件110c，并且设置了具有第二下部厚度LT2的第四下电路图案124d和具有第二上部厚度UT2的第四上电路图案134d并且其间设置有第四半导体器件110d。
在一个实施方式中，第一上电路图案134a通过第一上接合构件170a联接至第一半导体器件110a的第二电极230，并且第二上电路图案134b通过第二上接合构件170b联接至第二半导体器件110b的第二电极230。此外，第三上电路图案134c通过第三上接合构件170c联接至第三半导体器件110c的第一电极210，并且第四上电路图案134d通过第四上接合构件170d联接至第四半导体器件110d的第一电极210。另外，第一上端子图案135a通过第五上接合构件170e联接至第一引线框架140，并且第二上端子图案135b通过第六上接合构件170f联接至第二引线框架150。
在上述实施方式中，第一下接合构件160a至第六下接合构件160f以及第一上接合构件170a至第六上接合构件170f可以由基于Sn-Ag的材料或基于Ag的材料构成。
第二散热层136可以形成在第二基板130的上表面上。第二散热层136可以通过其一个表面与第二基板130接触，并且可以向其另一表面散热。包括冷却介质的散热单元可以设置在第二散热层136的另一表面上。
在上述实施方式中，第二电路线路层134和第二散热层136可以由基于铜的金属形成。
与上述内容类似，在本公开中，增加了形成在第一基板120和第二基板130上的下电路图案124a至124d、上电路图案134a至134d、下端子图案125a和125b以及上端子图案的厚度，并且根据每个图案所在的区域来不同地调整每个图案的厚度以去除现有间隔件。因此，可以解决由于设置在第一基板120与第二基板130之间的现有间隔件引起的诸如平整度问题、未对准问题、接合失败问题等的问题。
此外，在本公开的情况下，由于第一半导体器件110a至第四半导体器件110d的第一表面和下电路图案124a至124d通过下接合构件160a至160d直接联接并且第一半导体器件110a至第四半导体器件110d的第二表面和上电路图案134a至134d通过上接合构件170a至170d直接接合而无需单独的间隔件，因此可以提前防止由于现有间隔件与接合构件之间的CTE失配而发生的裂纹问题。此外，由于不需要用于接合半导体器件和间隔件的接合构件，因此简化了半导体模块100的制造过程，简化了半导体模块100的结构，并且减少了半导体模块100的制造成本，并因此提高了生产率。
在上述实施方式中，当半导体器件110a至110d改变时，由于可以通过仅调整下电路图案124a至124d、上电路图案134a至134d、下端子图案125a和125b以及上端子图案135a和135b的厚度来调整平整度，因此可以校正由于半导体器件110a至110d之间的厚度偏差导致的阶梯差。
在一个实施方式中，第一散热基板120A和第二散热基板130A可以是使用直接接合铜(DBC)方法、活性材料钎焊(AMB)方法和直接电镀铜(DPC)方法中的任一者形成的。
引线框架140和150将半导体模块100电连接至外部负载。引线框架140和150包括第一引线框架140和第二引线框架150。
在第一引线框架140中，一端可以连接至半导体模块100，并且另一端可以暴露于半导体模块100的外部以电连接至外部负载(例如，马达、输入电源、逆变器控制器等)。
第一引线框架140由第一分支140a、第二分支140b、第一连接分支140c、第二连接分支140d和第三分支140e组成。第一分支140a通过第五下接合构件160e联接至第一下端子图案125a，并且第二分支140b通过第五上接合构件170e联接至第一上端子图案135a。在一个实施方式中，第一分支140a和第二分支140b可以形成为在与第一基板120和第二基板130垂直的方向上以预定间隔彼此间隔开，并且通过注入模制材料在第一分支140a与第二分支140b之间的空间中形成模制构件180。在这种情况下，可以根据第一下端子图案125a的厚度、第一上端子图案135a的厚度、第一基板120与第二基板130之间的所需间隔等来调整第一分支140a与第二分支140b之间的分开距离。
类似于上述内容，根据本公开，由于第一分支140a连接至的第一下端子图案125a的厚度和第二分支140b连接至的第一上端子图案135a的厚度可以通过按照使得第一分支140a和第二分支140b以预定间隔彼此间隔开的方式形成第一分支140a和第二分支140b而减小，因此可以减小半导体模块100的生产成本。
第一连接分支140c连接第一分支140a的一端和第三分支140e的一端，并且第二连接分支140d连接第二分支140b的一端和第三分支140e的一端。在一个实施方式中，第一连接分支140c和第二连接分支140d可以形成为各自具有预定倾斜度的倾斜表面。由于要在第一分支140a与第二分支140b之间的空间中注入以形成模制构件180的模制材料的量可以通过将第一连接分支140c和第二连接分支140d形成为倾斜表面而增加，所以可以增加第一散热基板120A与第二散热基板130A之间的绝缘特性。
第三分支140e的一端通过第一连接分支140c和第二连接分支140d连接至第一分支140a和第二分支140b中的每一者，并且另一端电连接至外部负载。
在上述实施方式中，描述了第一引线框架140包括第一分支140a和第二分支140b，但是在修改的实施方式中，第一引线框架140可以仅包括第一分支140a和第二分支140b中的一者。在这种情况下，第一引线框架140可以通过第一分支140a电连接至第一基板120或通过第二分支140b电连接至第二基板130。当第一引线框架140仅包括第一分支140a时，可以省略第二连接分支140d，并且当第一引线框架140仅包括第二分支140b时，可以省略第一连接分支140c。
在第二引线框架150中，一端可以连接至半导体模块100，并且另一端可以暴露于半导体模块100的外部以电连接至外部负载(例如，马达、输入电源、逆变器控制器等)。
如第一引线框架140一样，第二引线框架150由第一分支150a、第二分支150b、第一连接分支150c、第二连接分支150d和第三分支150e组成。第一分支150a通过第六下接合构件160f联接至第二下端子图案125b，并且第二分支150b通过第六上接合构件170f联接至第二上端子图案135b。在一个实施方式中，第一分支150a和第二分支150b可以形成为在与第一基板120和第二基板130垂直的方向上以预定间隔彼此间隔开，并且通过注入模制材料在第一分支150a与第二分支150b之间的空间中形成模制构件180。在这种情况下，可以根据第二下端子图案125b的厚度、第二上端子图案135b的厚度、第一基板120与第二基板130之间的所需间隔等来调整第一分支150a与第二分支150b之间的分离距离。
与上述内容类似，根据本公开，由于第一分支150a连接至的第二下端子图案125b的厚度和第二分支150b连接至的第二上端子图案135b的厚度可以通过按照使得第一分支150a和第二分支150b以预定间隔彼此间隔开的方式形成第一分支150a和第二分支150b而减小，因此可以减小半导体模块100的生产成本。
第一连接分支150c连接第一分支150a的一端和第三分支150e的一端，并且第二连接分支150d连接第二分支150b的一端和第三分支150e的一端。在一个实施方式中，第一连接分支150c和第二连接分支150d可以形成为各自具有预定倾斜度的倾斜表面。由于要在第一分支150a与第二分支150b之间的空间中注入以形成模制构件180的模制材料的量可以通过将第一连接分支150c和第二连接分支150d形成为倾斜表面而增加，所以可以增加第一基板120与第二基板130之间的绝缘特性。
第三分支150e的一端通过第一连接分支150c和第二连接分支150d连接至第一分支150a和第二分支150b中的每一者，并且另一端电连接至外部负载。
在上述实施方式中，描述了第二引线框架150包括第一分支150a和第二分支150b，但是在修改的实施方式中，第二引线框架150可以仅包括第一分支150a和第二分支150b中的一者。在这种情况下，第二引线框架150可以通过第一分支150a电连接至第一基板120或通过第二分支150b电连接至第二基板130。当第二引线框架150仅包括第一分支150a时，可以省略第二连接分支150d，并且当第二引线框架150仅包括第二分支150b时，可以省略第一连接分支150c。
在上述实施方式中，在第一引线框架140中，第一分支140a、第二分支140b、第一连接分支140c、第二连接分支140d和第三分支140e可以形成为一体。在第二引线框架150中，第一分支150a、第二分支150b、第一连接分支150c、第二连接分支150d和第三分支150e可以形成为一体。在这种情况下，第一引线框架140和第二引线框架150中的每一者可以作为整体形成为Y形形状。
模制构件180形成在第一基板120与第二基板130之间的空间中。在一个实施方式中，模制构件180可以由环氧模制化合物(EMC)形成。模制构件180增加了第一基板120与第二基板130之间的绝缘距离以及半导体器件110a至110d之间的绝缘距离。此外，模制构件180可以保护半导体器件110a至110d免受氧化材料的影响，并且执行固定半导体器件110a至110d的功能。
具体地，当第一基板120与第二基板130之间的空间窄时，可能发生如下问题：模制构件180未被适当地形成或适当分布，并且在一些位置形成气泡。另一方面，在本公开的情况下，由于较厚地形成的电路线路层124和134可以替代现有间隔件，因此第一基板120和第二基板130可以以预定距离或更大的距离彼此间隔开。
此外，可以存在形成在第一基板120上的电路图案和形成在第二基板130上的电路图案应当根据需要彼此直接连接的情况。为此，根据本公开的第一电路线路层124还可以包括下导电虚设图案128，第二电路线路层134还可以包括上导电虚设图案138。
在一个实施方式中，下导电虚设图案128可以形成为具有第四上部厚度UT4，并且上导电虚设图案138可以形成为具有第四上部厚度UT4。第四下部厚度LT4和第四上部厚度UT4可以具有相同的值，但是可以具有不同的值。
在这种情况下，第四下部厚度LT4可以具有与第一下部厚度LT1至第三下部厚度LT3中的至少一者不同的值，并且第四上部厚度UT4可以具有与第一上部厚度UT1至第三上部厚度UT3中的至少一者不同的值。例如，第四下部厚度LT4可以具有与第一下部厚度LT1至第三下部厚度LT3全都不同的值，并且第四上部厚度UT4可以具有与第一上部厚度UT1至第三上部厚度UT3全都不同的值。
下导电虚设图案128和上导电虚设图案138可以通过第七接合构件190彼此联接，并且在这种情况下，第七接合构件190可以由导电材料形成。
在上述实施方式中，描述了半导体模块100包括下导电虚设图案128和上导电虚设图案138，但是在另一实施方式中，半导体模块100可以在第一基板120与第二基板130之间仅包括具有第五厚度的一个导电图案(未示出)。
在图1中，为了便于描述，描述了半导体模块100包括四个半导体器件110a至110d，但是该描述仅是示例，并且可以根据使用半导体模块100的应用、半导体模块100的类型等来不同地改变半导体器件的数量。例如，如图3所示，半导体模块300可以仅包括一个半导体器件110a。由于除了半导体器件的数量为1之外，图3所示的半导体模块300的配置与图1所示的半导体模块100的配置相同，因此将省略对半导体模块300的详细描述。
作为另一示例，如图4所示，半导体模块400可以包括在相反方向上设置的两个半导体器件110a和110d。由于除了图1中所示的半导体模块100包括在相反方向上设置的两对半导体器件110a和110d以及半导体器件110b和110c，而图4中的半导体模块400包括在相反方向上设置的一对半导体器件110a和110d之外，图4所示的半导体模块400的配置与图1所示的半导体模块100的配置相同，因此将省略对半导体模块400的详细描述。
作为又一示例，如图5所示，半导体模块500可以包括在相同方向上设置的两个半导体器件110a和110d。由于除了图1中的半导体模块100包括在相同方向上设置的两对半导体器件110a和110d以及半导体器件110b和110c，而图5中的半导体模块500包括在相同方向上设置的一对半导体器件110a和110d之外，图5所示的半导体模块500的配置与图1所示的半导体模块100的配置相同，因此将省略对半导体模块500的详细描述。
作为又一示例，半导体模块100可以包括六个半导体器件。在这种情况下，半导体模块100可以构成如图6所示的电力器件。如图6所示，电力器件600可以包括逆变器610和马达620。
马达620向电动车辆、燃料电池车辆等提供电力。马达620可以通过接收三相交流(AC)电力来驱动。
逆变器610向马达620提供AC电力。逆变器610可以从电池或燃料电池接收直流(DC)电力并且将DC电力转换为AC电力，然后将经转换的AC电力输出至马达620。如图6所示，逆变器610可以包括六个半导体器件610a至610f，并且本公开的包括六个半导体器件610a至610f的半导体模块可以用作电力器件600的逆变器610。
在下文中，将参照图7A至图7D描述根据本公开的制造具有双侧散热结构的半导体模块的方法。图7A至图7D是例示了根据本公开的一个实施方式的制造具有双侧散热结构的半导体模块的方法的过程的示意截面图。
首先，如图7A所示，在第一基板120的第一表面上形成包括多个下电路图案124a至124d和多个下端子图案125a和125b的第一电路线路层124，并且在第一基板120的第二表面上形成第一散热层。通过这样做，完成第一散热基板120A的制造。
在一个实施方式中，多个下电路图案124a至124d包括第一下电路图案124a至第四下电路图案124d。在这种情况下，可以根据要包括在半导体模块100中的半导体器件的数量来确定电路图案的数量。此外，多个下端子图案125a和125b包括第一下端子图案125a和第二下端子图案125b。
根据该实施方式，下电路图案124a至124d和下端子图案125a和125b可以形成为具有不同的厚度，并且下电路图案124a至124d可以形成为具有根据半导体器件110a至110d之间的厚度差而针对每个位置不同的厚度。
具体地，如图7A所示，第一下电路图案124a和第二下电路图案124b可以形成为具有第一下部厚度LT1，并且第三下电路图案124c和第四下电路图案124d可以形成为具有与第一下部厚度LT1不同的第二下部厚度LT2。此外，第一下端子图案125a和第二下端子图案125b可以形成为具有与第一下部厚度LT1和第二下部厚度LT2不同的第三下部厚度LT3。在一个实施方式中，第一下部厚度LT1、第二下部厚度LT2和第三下部厚度LT3可以根据第一基板120与第二基板130之间的间隔以及要包括在半导体模块100中的半导体器件的厚度而变化。第一下电路图案124a和第二下电路图案124b的第一下部厚度LT1可以大于第三下电路图案124c和第四下电路图案124d的第二下部厚度LT2，并且第一下端子图案125a和第二下端子图案125b的第三下部厚度LT3可以小于第一下部厚度LT1并且大于第二下部厚度LT2。
与形成第一散热基板120A的过程类似，在第二基板130的第一表面上形成包括多个上电路图案134a至134d和多个上端子图案135a和135b的第二电路线路层134，并且在第二基板130的第二表面上形成第二散热层136。通过这样做，完成第二散热基板130A的制造。
在一个实施方式中，多个上电路图案134a至134d包括第一上电路图案134a至第四上电路图案134d。在这种情况下，可以根据要包括在半导体模块100中的半导体器件的数量来确定上电路图案134a至134d的数量。此外，多个上端子图案135a和135b包括第一上端子图案135a和第二上端子图案135b。
根据该实施方式，上电路图案134a至134d和上端子图案135a和135b可以形成为具有不同的厚度，并且上电路图案134a至134d可以形成为具有根据半导体器件110a至110d之间的厚度差而针对每个位置不同的厚度。
具体地，如图7A所示，第一上电路图案134a和第二上电路图案134b可以形成为具有第一上部厚度UT1，并且第三上电路图案134c和第四上电路图案134d可以形成为具有第二上部厚度UT2。此外，第一上端子图案135a和第二上端子图案135b可以形成为具有第三上部厚度UT3。
在一个实施方式中，当设置具有形成有第一导电层(未示出)的第一表面和形成有第一散热层126的第二表面的第一基板120以及具有形成有第二导电层(未示出)和形成有第二散热层136的第一表面的第二基板130时，通过使用半色调掩模的选择性地蚀刻第一导电层，可以在第一基板120上形成具有不同厚度的下电路图案124a至124d以及下端子图案125a和125b，并且通过使用半色调掩模的选择性地蚀刻第二导电层，可以在第二基板130上形成具有不同厚度的上电路图案134a至134d以及上端子图案135a和135b。
作为另一示例，通过使用印刷技术，可以在第一基板120上形成具有不同厚度的下电路图案124a至124d以及下端子图案125a和125b，并且可以在第二基板130上形成具有不同厚度的上电路图案134a至134d和上端子图案135a和135b。
除了上述方法之外，还可以使用各种方法(例如，根据下电路图案124a至124d、下端子图案125a和125b、上电路图案134a至134d以及上端子图案135a和135b的厚度来改变蚀刻次数)，只要下电路图案124a至124d、下端子图案125a和125b、上电路图案134a至134d以及上端子图案135a和135b可以具有不同的厚度即可。
在这种情况下，当第一基板120和第二基板130联接时，第一上电路图案134a在第二基板130的第一表面上形成在与第一下电路图案124a相对应的区域中。当第一基板120和第二基板130联接时，第二上电路图案134b在第二基板130的第一表面上形成在与第二下电路图案124b相对应的区域中。当第一基板120和第二基板130联接时，第三上电路图案134c在第二基板130的第一表面上形成在与第三下电路图案124c相对应的区域中。当第一基板120和第二基板130联接时，第四上电路图案134d在第二基板130的第一表面上形成在与第四下电路图案124d相对应的区域中。此外，当第一基板120和第二基板130联接时，第一上端子图案135a在第二基板130的第一表面上形成在与第一下端子图案125a相对应的区域中。当第一基板120和第二基板130联接时，第二上端子图案135b在第二基板130的第一表面上形成在与第二下端子图案125b相对应的区域中。
与上述内容类似，在本公开中，通过去除设置在第一基板120与第二基板130之间的现有间隔件并且调整形成在第一基板120上的下电路图案124a至124d和下端子图案125a和125b的厚度以及形成在第二基板130上的上电路图案134a至134d和上端子图案135a和135b的厚度，可以解决诸如平整度问题、未对准问题、接合失败问题等的多个问题。
在上述实施方式中，第一散热基板120A和第二散热基板130A可以是使用直接接合铜(DBC)方法、活性材料钎焊(AMB)方法、直接电镀铜(DPC)方法等形成的。直接接合铜(DBC)方法是指通过高温氧化处理在陶瓷基板的两个表面上形成铜层并且调节氮环境中的温度以将铜联接至在陶瓷基板中使用的氧化物的方法。活性材料钎焊(AMB)方法是指使用中间材料在陶瓷基板与金属层之间进行钎焊的方法。直接电镀铜(DPC)方法是指在陶瓷基板上直接沉积并形成镀铜的方法。
此外，可以存在形成在第一基板120上的电路图案和形成在第二基板130上的电路图案应当根据需要彼此直接连接的情况。为此，可以在第一基板120上附加地形成下导电虚设图案128，并且可以在第二基板130上附加地形成上导电虚设图案138。
在一个实施方式中，下导电虚设图案128可以形成为具有第四下部厚度LT4并且上导电虚设图案138可以形成为具有第四上部厚度UT4。在这种情况下，第四下部厚度LT4可以具有与第一下部厚度LT1至第三下部厚度LT3中的至少一者不同的值，并且第四上部厚度UT4可以具有与第一上部厚度UT1至第三上部厚度UT3中的至少一者不同的值。例如，第四下部厚度LT4可以具有与第一下部厚度LT1至第三下部厚度LT3全都不同的值，并且第四上部厚度UT4可以具有与第一上部厚度UT1至第三上部厚度UT3全都不同的值。
在上述实施方式中，描述了半导体模块100包括下导电虚设图案128和上导电虚设图案138，但是在另一实施方式中，半导体模块100可以仅包括具有第五厚度的一个导电图案(未示出)。
然后，如图7B所示，使用第一下接合构件160a至第四下接合构件160d将第一半导体器件110a至第四半导体器件110d联接至第一下电路图案124a至124d，并且使用第五下接合构件160e和第六下接合构件160f将第一下端子图案125a和第二下端子图案125b分别联接至第一引线框架140和第二引线框架150。
然后，如图7C所示，在将第二散热基板130A倒置以将第二散热基板130A设置成面向第一散热基板120A之后，使用第一上接合构件170a至第四上接合构件170d将第一上电路图案134a至第四上电路图案134d联接至第一半导体器件110a至第四半导体器件110d，并且使用第五上接合构件170e和第六上接合构件170f将第一上端子图案135a和第二上端子图案136b分别联接至第一引线框架140和第二引线框架150。
与上述内容类似，在本公开的情况下，由于半导体器件110a至110d和下电路图案124a至124d通过下接合构件160a至160d直接联接并且半导体器件110a至110d和上电路图案134a至134d通过上接合构件170a至170d直接联接而无需单独的间隔件，因此可以提前防止由于现有间隔件与接合构件之间的CTE失配而发生的裂纹问题。此外，由于不需要用于接合半导体器件和间隔件的接合构件，因此简化了半导体模块的制造过程，简化了半导体模块的结构，并且减少了半导体模块的制造成本，并因此提高了生产率。
此外，当下导电虚设图案128附加地形成在第一基板120上并且上导电虚设图案138附加地形成在第二基板130上时，下导电虚设图案128和上导电虚设图案138可以通过第七接合构件190联接，并且在这种情况下，第七接合构件190可以由导电材料形成。
在上述实施方式中，第一半导体器件110a至第四半导体器件110d可以通过焊接技术联接至第一基板120和第二基板130。具体地，可以通过向设置在第一半导体器件110a至第四半导体器件110d下的下接合构件160a至160d以及设置在第一半导体器件110a至第四半导体器件110d上的上接合构件170a至170d施加热来将第一半导体器件110a至第四半导体器件110d焊接至第一基板120和第二基板130。
作为另一示例，第一半导体器件110a至第四半导体器件110d可以通过向由微米级或纳米尺寸的颗粒的基于Ag的材料构成的上接合构件170a至170d和下接合构件160a至160d施加热和压力或热的烧结处理来将第一半导体器件110a至第四半导体器件110d联接至第一基板120和第二基板130。
然后，如图7D所示，在第一基板120与第二基板130之间的空间中形成模制构件180。在一个实施方式中，可以通过注入环氧模制化合物(EMC)来形成模制构件180。模制构件180可以增大第一基板120与第二基板130之间的绝缘距离、保护第一半导体器件110a至第四半导体器件110d免受氧化材料的影响，并且执行固定第一半导体器件110a至第四半导体器件110d的功能。
根据本公开，由于可以通过增加形成在第一基板和第二基板上的电路图案的厚度来替换现有间隔件，因此不需要接合间隔件的附加处理，并因此简化了半导体模块的制造处理，并且也简化了半导体模块的结构，因此，存在降低成本并因此提高生产率的效果。
此外，根据本公开，由于半导体器件分别联接至的电路图案根据第一基板与第二基板之间的所需空间或要插置在第一基板与第二基板之间的半导体器件的厚度而以不同厚度的直接形成在第一基板和第二基板上，所以具有在确保第一基板与第二基板之间的空间的同时提高半导体模块的平整度的效果。
另外，根据本公开，由于不需要间隔件，因此具有不需要用于接合间隔件的昂贵的接合构件并因此使成本降低最大化的效果。
另外，由于间隔件被去除，因此可以提前防止由于间隔件与接合件之间的热膨胀系数差引起的裂纹的发生，因此，具有提高半导体模块的可靠性的效果。
可以理解，本领域技术人员可以在不改变技术精神或基本特征的情况下，以其它具体形式修改本发明。
因此，上述实施方式应被理解为是示例性的而不是在每个方面进行限制。本公开的范围将由所附权利要求而不是以上详细描述来限定，并且从权利要求及其等同物的含义和范围获得的所有改变和修改应被理解为被包括在本公开的范围内。
相关申请的交叉引用
本申请要求于2022年8月12日提交的韩国专利申请No.10-2022-0101258的权益，该韩国专利申请通过引用并入本文，如同在本文中完全阐述一样。

Claims (10)

1.一种半导体模块，所述半导体模块包括：
第一基板，所述第一基板包括具有两个或更多个不同厚度的多个图案；
第一半导体器件，所述第一半导体器件设置在至少一个或更多个图案上；
第二基板，所述第二基板包括具有两个或更多个不同的厚度的多个图案，其中，所述第二基板的所述多个图案中的一个或更多个被放置在所述第一半导体器件上；
第一端子图案和第二端子图案，所述第一端子图案和所述第二端子图案中的每个设置在所述第一基板和所述第二基板之间，其中，所述第一端子图案包括第一上端子图案和第一下端子图案，并且所述第二端子图案包括第二上端子图案和第二下端子图案；以及
导电框架，所述导电框架联接到所述第一端子图案和所述第二端子图案中的至少一个。
2.根据权利要求1所述的半导体模块，其中，所述导电框架包括：
第一分支，所述第一分支电连接到所述第一上端子图案和所述第一下端子图案中的至少一个；以及
第二分支，所述第二分支具有与所述第一分支的一端连接的一端和延伸到所述第一基板和所述第二基板的外部的另一端。
3.根据权利要求2所述的半导体模块，其中，所述导电框架还包括：
连接分支，所述连接分支形成为具有第一倾角的斜面，所述连接分支的一端连接到所述第一分支并且所述连接分支的另一端连接到所述第二分支。
4.根据权利要求1所述的半导体模块，所述半导体模块还包括：
具有第一下部厚度的第一下电路图案，所述第一下电路图案形成在所述第一基板上；以及
具有第一上部厚度的第一上电路图案，所述第一上电路图案形成在所述第二基板上的与所述第一下电路图案相对应的区域中，
其中，所述第一半导体器件通过第一下导电接合构件联接到所述第一下电路图案，并且通过第一上导电接合构件联接到所述第一上电路图案。
5.根据权利要求4所述的半导体模块，所述半导体模块还包括：
具有第二下部厚度的第二下电路图案，所述第二下电路图案形成在所述第一基板上；
具有第二上部厚度的第二上电路图案，所述第二上电路图案形成在所述第二基板上的与所述第二下电路图案相对应的区域；以及
第二半导体器件，所述第二半导体器件设置在所述第二下电路图案和所述第二上电路图案之间，并且具有连接到所述第二上电路图案的第一表面并且具有连接到所述第二下电路图案的第二表面，第一电极形成在所述第一表面上，并且第二电极形成在所述第二表面上，
其中，所述第二半导体器件通过第二下导电接合构件联接到所述第二下电路图案，并且通过第二上导电接合构件联接到所述第二上电路图案，并且
其中，所述导电框架通过第三下导电接合构件联接到所述第一下端子图案，并且通过第三上导电接合构件联接到所述第一上端子图案。
6.根据权利要求1所述的半导体模块，所述半导体模块还包括：
具有第三下部厚度的下导电虚设图案，所述下导电虚设图案形成在所述第一基板上；以及
具有第三上部厚度的上导电虚设图案，所述上导电虚设图案形成在所述第二基板上的与所述下导电虚设图案相对应的区域中，
其中，所述下导电虚设图案和所述上导电虚设图案通过第四导电接合构件彼此联接。
7.一种半导体模块，所述半导体模块包括：
第一基板，所述第一基板包括具有第一下部厚度的第一下电路图案和具有与所述第一下部厚度不同的第二下部厚度的第二下电路图案，所述第一下电路图案和所述第二下电路图案形成在所述第一基板的第一表面上；
第二基板，所述第二基板被设置为面对所述第一基板的所述第一表面，并且包括具有第一上部厚度的第一上电路图案和具有第二上部厚度的第二上电路图案，所述第一上电路图案形成在所述第二基板的第一表面上的与所述第一下电路图案相对应的区域中，并且所述第二上部电路图案形成在所述第二基板的所述第一表面上的与所述第二下电路图案相对应的区域中；
第一半导体器件，所述第一半导体器件设置在所述第一下电路图案和所述第一上电路图案之间，并且具有电连接到所述第一下电路图案的第一表面和电连接到所述第一上电路图案的第二表面，第一电极形成在所述第一表面上，并且第二电极形成在所述第二表面上；以及
第二半导体器件，所述第二半导体器件设置在所述第二下电路图案和所述第二上电路图案之间，并且具有电连接到所述第二上电路图案的第一表面和电连接到所述第二下电路图案的第二表面，所述第一电极形成在所述第一表面上，并且所述第二电极形成在所述第二表面上。
8.根据权利要求7所述的半导体模块，其中，
所述第一半导体器件通过第一下导电接合构件联接到所述第一下电路图案，并且通过第一上导电接合构件联接到所述第一上电路图案，并且
所述第二半导体器件通过第二下导电接合构件联接到所述第二下电路图案，并且通过第二上导电接合构件联接到所述第二上电路图案。
9.根据权利要求7所述的半导体模块，其中，
所述第一电极包括栅电极和与所述栅电极电分离的源电极，
所述第二电极包括漏电极，并且
所述第一半导体器件的漏电极与所述第二半导体器件的所述源电极是电连接的。
10.根据权利要求7所述的半导体模块，所述半导体模块还包括多个第一半导体器件和多个第二半导体器件，其中，
在所述第一基板上针对所述多个第一半导体器件中的每一个形成所述第一下电路图案并且针对所述多个第二半导体器件中的每一个形成所述第二下电路图案，并且
在所述第二基板上针对所述多个第一半导体器件中的每一个形成所述第一上电路图案并且针对所述多个第二半导体器件中的每一个形成所述第二上电路图案。
CN202311013308.5A 2022-08-12 2023-08-11 半导体模块及其制造方法 Pending CN117594559A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0101258 2022-08-12
KR1020220101258A KR20240022790A (ko) 2022-08-12 2022-08-12 양면 방열 구조의 반도체 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN117594559A true CN117594559A (zh) 2024-02-23

Family

ID=87557771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311013308.5A Pending CN117594559A (zh) 2022-08-12 2023-08-11 半导体模块及其制造方法

Country Status (5)

Country Link
US (1) US20240055316A1 (zh)
EP (1) EP4325560A1 (zh)
JP (1) JP2024025754A (zh)
KR (1) KR20240022790A (zh)
CN (1) CN117594559A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016005570T5 (de) * 2016-01-05 2018-10-25 Hitachi Automotive Systems, Ltd. Leistungshalbleitervorrichtung
SG10201904605WA (en) * 2019-05-23 2020-12-30 Delta Electronics Int’L Singapore Pte Ltd Package structure
US20220199502A1 (en) * 2020-12-18 2022-06-23 Semiconductor Components Industries, Llc Multiple substrate package systems and related methods

Also Published As

Publication number Publication date
US20240055316A1 (en) 2024-02-15
EP4325560A1 (en) 2024-02-21
JP2024025754A (ja) 2024-02-26
KR20240022790A (ko) 2024-02-20

Similar Documents

Publication Publication Date Title
EP3886307A1 (en) Component structure, power module and power module assembly structure
KR20090005221A (ko) 전력 반도체 모듈
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
US20230056722A1 (en) Power module with improved electrical and thermal characteristics
US20150035132A1 (en) Method for manufacturing semiconductor device and semiconductor device
CN110506330A (zh) 功率电子模块以及包含该模块的电功率变换器
JP7428017B2 (ja) 半導体モジュール
US11335660B2 (en) Semiconductor module
US10896864B2 (en) Power semiconductor chip module
CN113316844A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
CN117594559A (zh) 半导体模块及其制造方法
US20240096720A1 (en) Semiconductor module having a double-sided heat dissipation structure and A Method for fabricating the same
US11652032B2 (en) Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
US20220238426A1 (en) Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
US20240038733A1 (en) Semiconductor module and method for fabricating the same
US20240096730A1 (en) Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same
US11145616B2 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
US20240136309A1 (en) Semiconductor device, power conversion device, and method of manufacturing semiconductor device
CN117917765A (zh) 半导体装置、电力变换装置及半导体装置的制造方法
CN116314070A (zh) 双侧散热功率半导体模块及其制造方法
KR20230092516A (ko) 양면 방열 전력반도체모듈 및 그 제조방법
CN114725055A (zh) 一种功率模块、电力系统和电子设备
CN116130443A (zh) 一种用于高温环境的碳化硅功率模块双面散热封装结构
CN114927494A (zh) 双面散热模块的封装结构和包括该封装结构的电动汽车

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication