CN117594076A - 存储器器件 - Google Patents

存储器器件 Download PDF

Info

Publication number
CN117594076A
CN117594076A CN202311028076.0A CN202311028076A CN117594076A CN 117594076 A CN117594076 A CN 117594076A CN 202311028076 A CN202311028076 A CN 202311028076A CN 117594076 A CN117594076 A CN 117594076A
Authority
CN
China
Prior art keywords
memory
chip
power mode
mode
memory chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311028076.0A
Other languages
English (en)
Inventor
赵东植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117594076A publication Critical patent/CN117594076A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器器件，包括：包括多个存储器芯片的存储器块；访问地址解码器，被配置为：基于存储器访问请求解码访问地址，并且基于解码后的访问地址以存储器芯片为单位输出指示访问请求是否已经发生的芯片选择信号；存储器功率模式控制器，被配置为：读取芯片选择信号，基于访问请求在预定时段内没有对于第一存储器芯片发生，控制第一存储器芯片的功率模式为低功率模式，并且基于访问请求在预定时段中对于第二存储器芯片发生，控制第二存储器芯片的功率模式为正常模式；以及存储器芯片功率控制器配置寄存器，被配置为存储用于控制功率模式的设置信息。

Description

存储器器件
相关申请的交叉引用
本申请基于2022年8月18日向韩国知识产权局提交的韩国专利申请No.10-2022-0103326并要求该申请的优先权，该申请的公开内容通过引用整体并入本文。
技术领域
本公开涉及一种存储器器件，并且更具体地涉及一种能够进行细致电力管理的存储器器件。
背景技术
静态随机访问存储器(SRAM)是半导体存储器器件的示例。与需要周期性被更新的动态随机访问存储器(DRAM)不同，只要供应了电力，就可以维持SRAM的内容，并且输入和输出所花费的时间可以是恒定的，而与数据被读取或写入的地址无关。SRAM可以具有相对复杂的电路，因此其集成度低且价格高，并且可以主要用于小容量存储器或高速缓冲存储器。
发明内容
提供了一种能够进行细致电力管理的存储器器件。
附加方面将部分在以下描述中阐述，部分地，将根据描述市清楚的、或者可以通过对所呈现的实施例的实践来获知。
根据本公开的一个方面，一种存储器器件包括存储器块，该存储器块包括多个存储器芯片；访问地址解码器，被配置为：基于存储器访问请求解码访问地址，并且基于解码后的访问地址以存储器芯片为单位输出指示访问请求是否已经发生的芯片选择信号；存储器功率模式控制器，被配置为：读取芯片选择信号，基于在预定时段内访问请求没有针对第一存储器芯片发生，控制第一存储器芯片的功率模式为低功率模式，并且基于在预定时段内访问请求针对第二存储器芯片发生，控制第二存储器芯片的功率模式为正常模式；以及存储器芯片功率控制器配置寄存器，被配置为存储用于控制功率模式的设置信息。
根据本公开的一个方面，一种存储器器件包括第一存储器块，该第一存储器块包括第一存储器芯片和第二存储器芯片；存储器功率模式控制器，被配置为控制第一存储器芯片的功率模式和第二存储器芯片的功率模式；以及电压控制器，被配置为控制第一存储器块的单元电压，其中，该存储器功率模式控制器还被配置为向电压控制器发送指示第一存储器块的功率状态的第一存储器状态信号，并且其中，该电压控制器还被配置为基于第一存储器状态信号向第一存储器块发送用于控制单元电压的第一单元电压控制信号。
根据本公开的一个方面，一种存储器器件包括第一存储器块，该第一存储器块包括第一存储器芯片和第二存储器芯片；存储器功率模式控制器，被配置为控制第一存储器芯片的功率模式和第二存储器芯片的功率模式；以及时钟控制器，被配置为控制与第一存储器块相对应的第一时钟，其中，该存储器功率模式控制器还被配置为向时钟控制器发送指示第一存储器块的功率状态的第一存储器状态信号，并且其中，该时钟控制器还被配置为基于第一存储器状态信号向第一存储器块发送用于控制时钟的第一时钟控制信号。
根据本公开的一个方面，一种存储器器件的操作方法包括基于存储器访问请求解码访问地址；基于解码后的访问地址，以存储器芯片为单位确定访问请求是否发生；对访问请求尚没有发生的存储器芯片的空闲时间进行计数；以及基于与计得的空闲时间相对应的计数值超过阈值，将存储器芯片的功率模式切换到低功率模式。
根据本公开的一个方面，一种存储器器件包括：包括多个存储器芯片的存储器块；访问地址解码器，被配置为：基于存储器访问请求解码访问地址，并且基于解码后的访问地址输出指示访问请求是否已经针对多个存储器芯片中的存储器芯片发生的芯片选择信号；以及存储器功率模式控制器，被配置为：读取芯片选择信号，确定在预定时段内访问请求是否针对该存储器芯片发生，以及基于该确定的结果，控制第一存储器芯片的功率模式为低功率模式和正常模式之一。
附图说明
通过以下结合附图的描述，本公开的某些实施例的上述和其他方面、特征和优点将更加清楚，其中：
图1示出了根据实施例的存储器器件的框图。
图2示出了根据实施例的存储器器件的框图。
图3示出了根据实施例的存储器器件的框图。
图4示出了根据实施例的存储器器件的框图。
图5示出了根据另一实施例的存储器器件的操作方法的流程图。
图6示出了根据实施例的存储器器件的操作。
图7示出了示出根据实施例的存储器器件的操作的波形图。
图8示出了示出根据实施例的存储器器件的框图。
图9示出了示出根据另一实施例的存储器器件的操作方法的流程图。
图10示出了示出根据实施例的存储器器件的框图。
图11示出了示出根据另一实施例的存储器器件的操作方法的流程图。
图12示出了示出根据实施例的存储器器件的框图。
图13示出了用于描述根据实施例的半导体系统的视图。
图14示出了用于描述根据实施例的半导体系统的视图。
具体实施方式
在以下详细描述中，仅通过图示方式示出和描述了某些实施例。如本领域技术人员将认识到的，所描述的实施例可以以各种不同的方式修改，所有这些都不脱离本公开的精神或范围。
因此，附图和描述应被视为说明性的，而非限制性的。在整个公开中，相同的附图标记通常表示相同的元件。
此外，除非使用了明确的表达，诸如“一个”或“单个”，否则以单数书写的表达可以被理解为单数或复数。包括诸如第一、第二等序数的术语仅用于描述各种组件，而不应被解释为限制这些组件。这些术语可以用于将一个组成元件与其他组成元件区分开来的目的。
图1示出了根据实施例的存储器器件的框图。
参考图1，根据实施例的存储器器件1000可以包括存储器控制器10、存储器功率模式控制器20、存储器30和存储器芯片功率控制器配置寄存器40。
存储器控制器10可以控制存储器器件1000的整体操作。例如，当存储器访问请求通过总线发生时，存储器控制器10可以执行存储器访问操作。例如，当读取存储器访问请求发生时，存储器控制器10可以读取被写入存储器块300中的数据，并且通过总线将读取的数据传送到另一个元件。作为另一示例，当写入存储器访问请求发生时，通过存储器控制器10的总线提供的数据可以被写入到存储器块300。
在本实施例中，存储器控制器10可以包括访问地址解码器100。访问地址解码器100可以根据存储器访问请求解码访问地址。访问地址可以是用于执行存储器访问请求的操作的地址信息。例如，访问地址可以指示当读存储器访问请求发生时将在存储器块300上执行数据读取操作的位置、或者可以指示当写入存储器访问请求发生时将在存储器块300上执行数据写入操作的位置。
访问地址解码器100可以基于其解码结果输出芯片选择信号。这里，芯片选择信号可以是以存储器芯片为单位指示访问请求是否发生或已经发生的信号。例如，访问地址解码器100可以分析访问地址以确定或识别存储器块300中包括的多个存储器芯片302至308中的哪个存储器芯片应该被访问，并且可以输出标识所确定的存储器芯片的信息作为芯片选择信号。在这种情况下，芯片选择信号可以由多达存储器芯片302至308的数量的存储器芯片生成。
存储器功率模式控制器20可以读取由访问地址解码器100生成的芯片选择信号，以控制存储器芯片302至308中的、在预定时段内访问请求尚没有针对其发生的存储器芯片的功率模式处于低功率模式，并且可以控制访问请求针对其发生或已经发生的存储器芯片的功率模式处于正常模式。
预定时段可以取决于具体实现目的确定。存储器功率模式控制器20可以使用计数器220来确定访问请求是否在预定时段内没有发生。
例如，存储器功率模式控制器20可以通过使用计数器220对访问请求没有针对其发生的存储器芯片的空闲时间进行计数、直到计数值超过阈值为止，可以将访问请求没有针对其发生的存储器芯片的功率模式维持在正常模式，并且当计数值超过阈值时，可以将访问请求没有针对其发生的存储器芯片的功率模式切换到低功率模式。当在执行计数时访问请求发生时，即，当在计数值达到阈值之前芯片选择信号被改变为指示访问请求已经发生的值时，存储器功率模式控制器20可以初始化计数器220，并且可以维持正常模式。取决于实现方法，计数器220可以向存储器芯片功率模式控制器200和210提供对访问请求没有针对其发生的存储器芯片的空闲时间进行计数的值，并且存储器芯片功率模式控制器200和210可以将计数值与阈值进行比较，使得在预定时段内针对其没有访问请求发生的存储器芯片的功率模式可以被切换到低功率模式。当然，实施例不限于此，并且实现方法可以变化。
低功率模式可以取决于存储器中存储的数据是否要被维持而被分为保持模式(retention mode)和断电模式(power down mode)。保持模式仍可以例如施加单元电压，使得存储器已经切换到低功率模式，但是可以维持存储器单元中存储的数据。在断电模式下，因为当存储器切换到低功率模式时，存储器单元中存储的数据可以不被维持，所以例如可以不施加单元电压。
因此，通过针对存储器芯片302至308中的每一个控制功率模式，细致的电力管理是可能的。具体地，在静态随机访问存储器(SRAM)的情况下，随着容量增加，与逻辑电路相比，SRAM消耗的功率的比例增加，但是可能无法根据以存储器块为单位控制功率的方法，针对每个存储器芯片执行细致的控制。例如，在以存储器为单位来控制功率的方法中，只有当一个存储器块中包括的所有存储器芯片都没有活动时，存储器块才可以切换到低功率模式。然而，根据本实施例，功率控制可以对于一个存储器块中包括的每个存储器芯片是可能的，并且此外，即使在相同的低功率模式下，可以在保持模式下控制一个存储器块中的一些存储器芯片，并且对于一些其他的存储器芯片，诸如在断电模式下进行控制的细致控制是可能的，从而最大化省电效果。
存储器功率模式控制器20可以包括一个或多个存储器芯片功率模式控制器200和210。此外，一个或多个存储器芯片功率模式控制器200和210可以由多达存储器芯片302至308的数量的存储器芯片来提供。例如，存储器芯片功率模式控制器200可以控制存储器芯片302的功率模式，并且存储器芯片功率模式控制器210可以控制存储器芯片304的功率模式。当然，在本文中，所提供的存储器芯片功率模式控制器200和210的数量可以不指示物理元件的数量，而是可以指示经逻辑划分的数量，而不管物理上实现的方法。在一些实施例中，一个存储器芯片功率模式控制器可以控制多个存储器芯片的功率模式。例如，存储器芯片功率模式控制器200可以被实现为控制存储器芯片302和304的功率模式，并且存储器芯片功率模式控制器210可以被实现为控制存储器芯片306和308的功率模式。
因此，例如，存储器芯片功率模式控制器200可以读取由访问地址解码器100生成的芯片选择信号，并且当在预定时段内没有对存储器芯片302做出访问请求时，可以控制存储器芯片302的功率模式处于低功率模式，并且当访问请求发生时，可以控制存储器芯片302的功率模式处于正常模式。此外，存储器芯片功率模式控制器210可以读取由访问地址解码器100生成的芯片选择信号，并且当在预定时段内没有对存储器芯片304做出访问请求时，可以控制存储器芯片304的功率模式处于低功率模式，并且当访问请求发生时，可以控制存储器芯片304的功率模式处于正常模式。对于此操作，存储器芯片功率模式控制器200可以从访问地址解码器100接收指示对存储器芯片302的访问请求是否发生或已经发生的芯片选择信号，并且存储器芯片功率模式控制器210可以从访问地址解码器100接收指示对存储器芯片304的访问请求是否发生或已经发生的芯片选择信号。
在实施例中，存储器芯片功率模式控制器200可以包括存储器芯片访问监视器202和存储器芯片功率控制器204。存储器芯片访问监视器202可以接收和读取由访问地址解码器100生成的芯片选择信号，以取决于在预定时段内是否已经对存储器芯片302做出了访问请求来确定是将存储器芯片302的功率模式控制在低功率模式还是正常模式。存储器芯片功率控制器204可以取决于存储器芯片访问监视器202的确定，通过与存储器芯片302的接口，向存储器芯片302发送命令以控制存储器芯片302的功率模式。同样，存储器芯片功率模式控制器210可以包括存储器芯片访问监视器212和存储器芯片功率控制器214，并且以上描述可以类似地应用于这些元件。
存储器30可以包括至少一个存储器块300，并且存储器块300可以包括多个存储器芯片302至308。如上所述，存储器功率模式控制器20可以针对存储器芯片302至308中的每一个控制功率模式。这里，一个存储器芯片可以例如以64KB为单位划分，但是实施例不限于此。
如本文所使用的，“存储器芯片”可以被包括在“存储器块”中，并且可以与存储器单元阵列有关。因为一个存储器块可以被分为多个存储器芯片，所以存储器芯片的尺寸可以小于存储器块的尺寸。在一些实施例中，存储器芯片可以指由访问地址解码器100生成的芯片选择信号识别的存储器区域。例如第一存储器区域，其可以连接到总线以处于可能进行存储器访问的状态、或者可以从总线断开以处于不可能进行存储器访问的状态，并且取决于第一芯片选择信号的状态，可以区别于其中存储器访问由不同于第一芯片选择信号的第二芯片选择信号的状态确定的第二存储器区域，并且在本文中，第一存储器区域可以被称为第一存储器芯片，第二存储器区域可以被称为第二存储器芯片。在一些其他实施例中，存储器芯片可以指编译的SRAM。例如，其中诸如写入驱动器和读取驱动器的逻辑通过由RAM编译器合成而被定义的编译的SRAM可以是与存储器芯片相对应的概念。
存储器芯片功率控制器配置寄存器40可以存储可以用于控制功率模式的设置信息。例如，存储器芯片功率控制器配置寄存器40可以是存储使得存储器控制器10、存储器功率模式控制器20和存储器块300能够按预期操作的设置值或控制值的寄存器组。设置信息包括例如与为存储器芯片302至308中的每一个设置的空闲时间的阈值相关的信息、或者当存储器芯片302至308中的每一个切换到低功率模式时，可以包括用于确定是切换到保持模式还是断电模式的设置信息。这种设置信息可以通过软件在存储器芯片功率控制器配置寄存器40中设置。
例如，当供应到存储器器件1000的电力无法得到充分保证、因此可能需要主动执行电力管理时，空闲时间的阈值可以被设置为低于在存储器芯片功率控制器配置寄存器40中预定的参考值的值，以在即使计数值不大时，也将针对其没有访问请求发生的存储器芯片的功率模式快速切换到低功率模式。在实施例中，当供应给存储器器件1000的电力被充分保证以侧重于提高存储器器件1000的性能而不是电力管理时，空闲时间的阈值也可以被设置为高于在存储器芯片功率控制器配置寄存器40中预定的参考值的值，以仅在计数值非常大时，将针对其没有访问请求发生的存储器芯片的功率模式快速切换到低功率模式。
作为另一示例，当取决于存储器芯片的目的切换到低功率模式时，可以指定默认切换到保持模式、或者在存储器芯片功率控制器配置寄存器40中写入默认切换到断电模式的设置值。例如，与多个存储器芯片中的、用于其中保持模式必要的用途的特定存储器芯片相对应的设置值，以及当切换到低功率模式时，用于切换到保持模式的控制信息可以被写入存储器芯片功率控制器配置寄存器40中。在实施例中，与存储器芯片中的、用于其中保持模式非必要的用途的另一特定存储器芯片相对应的设置值，以及当切换到低功率模式时，用于立即切换到断电模式的控制信息可以被写入存储器芯片功率控制器配置寄存器40中。
图2示出了根据实施例的存储器器件的框图。
参考图2，存储器芯片功率模式控制器200的存储器芯片访问监视器202可以接收和读取由访问地址解码器100生成的芯片选择信号CS1。在实施例中，芯片选择信号CS1可以包括指示对存储器芯片302的访问请求是否发生或已经发生的值。
存储器芯片访问监视器202可以取决于在预定时段内是否已经向存储器芯片302做出访问请求，来确定是控制存储器芯片302的功率模式处于低功率模式还是正常模式，并且可以向存储器芯片功率控制器204发送请求REQ，以向存储器芯片302发送控制命令。存储器芯片访问监视器202可以通过使用计数器220来对存储器芯片302的空闲时间进行计数，可以在计数值超过阈值之前将存储器芯片302的功率模式维持在正常模式，并且当计数值超过阈值时，可以将存储器芯片302的功率模式切换到低功率模式。当在执行计数时访问请求发生时，例如当在计数值达到阈值之前芯片选择信号CS1被改变为指示访问请求已经发生的值时，存储器芯片访问监视器202可以初始化计数器220，并且可以维持正常模式。
存储器芯片功率控制器204可以向存储器芯片访问监视器202发送对请求REQ的响应ACK，并且可以取决于存储器芯片访问监视器202的确定向存储器芯片302发送用于控制存储器芯片302的功率模式的芯片功率控制信号PDE1。
在实施例中，存储器芯片功率模式控制器200可以通过信号MCS1向存储器控制器10提供与存储器芯片302的状态相关的信息。这里，信号MCS1可以包括诸如存储器芯片302是否处于就绪状态和当前设置的功率模式的信息。
图3示出了根据实施例的存储器器件的框图。
参考图3，存储器芯片功率控制器204可以向存储器芯片302发送用于控制存储器芯片302的功率模式的芯片功率控制信号PDE1，并且因此，可以切换存储器芯片302的功率模式。例如，当芯片功率控制信号PDE1包括用于将存储器芯片302的功率模式设置为低功率模式的命令时，接收到该命令的存储器芯片302可以进入低功率模式。此外，当芯片功率控制信号PDE1包括用于将存储器芯片302的功率模式设置为正常模式的命令时，接收到该命令的存储器芯片302可以进入正常模式。
当进入低功率模式时，存储器芯片302可以取决于从第一存储器芯片功率模式控制器200接收到的或从存储器芯片功率控制器204接收到的第一保持控制信号RET1或取决于从第一存储器芯片功率模式控制器200外部接收到的第三保持控制信号RET3，被设置为保持模式或被设置为断电模式。
在实施例中，存储器芯片功率模式控制器200可以从存储器芯片302接收指示当前设置的功率模式是什么的信号PRN1，并且可以使用该信号配置信号MCS1，并将其发送到存储器控制器10。
图4示出了根据实施例的存储器器件的框图。
参考图4，在根据实施例的存储器器件中，存储器控制器10的访问地址解码器100可以输出指示对第一存储器芯片302的访问请求是否发生或已经发生的第一芯片选择信号CS1和指示对第二存储器芯片304的访问请求是否发生或已经发生的第二芯片选择信号CS2。
第一存储器芯片功率模式控制器200可以从访问地址解码器100接收第一芯片选择信号CS1，并且可以读取第一芯片选择信号CS1以控制第一存储器芯片302的功率模式。为此，第一存储器芯片访问监视器202可以取决于在预定时段内是否已经对第一存储器芯片302做出了访问请求来确定是将第一存储器芯片302的功率模式控制在低功率模式还是正常模式，并且可以将请求REQ发送到第一存储器芯片功率控制器204以将控制命令发送到第一存储器芯片302。
第一存储器芯片功率控制器204可以向第一存储器芯片访问监视器202发送对请求REQ的响应ACK，并且可以取决于第一存储器芯片访问监视器202的确定向第一存储器芯片302发送用于控制第一存储器芯片302的功率模式在正常模式和低功率模式之间切换的第一芯片功率控制信号PDE1。取决于从第一存储器芯片功率模式控制器200接收到的或从第一存储器芯片功率控制器204接收到的第一保持控制信号RET1或者取决于从第一存储器芯片功率模式控制器200的外部接收到的第三保持控制信号RET3，切换到低功率模式的第一存储器芯片302可以被设置为保持模式或者被设置为断电模式。
第二存储器芯片功率模式控制器210可以从访问地址解码器100接收第二芯片选择信号CS2，并且可以读取第二芯片选择信号CS2以控制第二存储器芯片304的功率模式。为此，第二存储器芯片访问监视器212可以取决于在预定时段内是否已经对第二存储器芯片304做出了访问请求来确定是将第二存储器芯片304的功率模式控制在低功率模式还是正常模式，并且可以将请求REQ发送到第二存储器芯片功率控制器214以将控制命令发送到第二存储器芯片304。
第二存储器芯片功率控制器214可以向第二存储器芯片访问监视器212发送对请求REQ的响应ACK，并且可以取决于第二存储器芯片访问监视器212的确定向第二存储器芯片302发送用于控制第二存储器芯片302的功率模式在正常模式和低功率模式之间切换的第二芯片功率控制信号PDE2。切换到低功率模式的第二存储器芯片304可以取决于从第二存储器芯片功率模式控制器210接收到的或从第二存储器芯片功率控制器214接收到的第二保持控制信号RET2或者取决于从第二存储器芯片功率模式控制器210的外部接收到的第四保持控制信号RET4而被设置为保持模式或者被设置为断电模式。
在一些实施例中，可以在正常模式下控制第一存储器芯片302和第二存储器芯片304两者。在这种情况下，第一芯片功率控制信号PDE1和第二芯片功率控制信号PDE2的值可以相同。
在一些实施例中，可以在低功率模式下控制第一存储器芯片302，并且可以在正常模式下控制第二存储器芯片304。在这种情况下，第一芯片功率控制信号PDE1和第二芯片功率控制信号PDE2的值可以彼此不同。
在一些实施例中，可以在低功率模式下控制第一存储器芯片302和第二存储器芯片304两者。在这种情况下，第一芯片功率控制信号PDE1和第二芯片功率控制信号PDE2的值可以相同。
在一些实施例中，当在低功率模式下控制第一存储器芯片302和第二存储器芯片304两者时，可以在保持模式下控制第一存储器芯片302和第二存储器芯片304两者。在这种情况下，第一芯片功率控制信号PDE1和第二芯片功率控制信号PDE2的值可以相同，并且第一保持控制信号RET1和第二保持控制信号RET2的值也可以相同。
当在低功率模式下控制第一存储器芯片302和第二存储器芯片304两者时，在一些实施例中，可以在断电模式下控制第一存储器芯片302和第二存储器芯片304两者。在这种情况下，第一芯片功率控制信号PDE1和第二芯片功率控制信号PDE2的值可以相同，并且第一保持控制信号RET1和第二保持控制信号RET2的值也可以相同。
在一些实施例中，当在低功率模式下控制第一存储器芯片302和第二存储器芯片304两者时，可以在保持模式下控制第一存储器芯片302，并且可以在断电模式下控制第二存储器芯片304。在这种情况下，第一芯片功率控制信号PDE1和第二芯片功率控制信号PDE2的值可以不同，并且第一保持控制信号RET1和第二保持控制信号RET2的值也可以不同。
第一保持控制信号RET1和第二保持控制信号RET2的值可以以多种方式确定。例如，第一保持控制信号RET1和第二保持控制信号RET2的值可以取决于在存储器芯片功率控制器配置寄存器40中设置的信息来确定，并且可以通过使用存储在分离的存储器或存储装置中的信息来确定、或者可以由另外的控制电路来提供。
图5示出了根据另一实施例的操作存储器器件的过程500的流程图。
参考图5，在过程500中，在操作S501中，可以以存储器芯片为单位确定访问请求是否发生或已经发生。操作S501可以基于根据存储器访问请求解码访问地址的结果来执行。
在操作S503中，可以对访问请求尚未针对其发生的存储器芯片的空闲时间进行计数。然后，在操作S505中，当计得的空闲时间超过阈值时，过程500可以进行到操作S507，并且当计得的空闲时间没有超过阈值时，过程500可以进行到操作S503。
在过程500中，当计数值超过阈值时，访问请求尚未针对其发生的存储器芯片的功率模式可以切换到低功率模式，例如，在操作S507中，存储器芯片访问监视器202可以用于请求低功率模式。接下来，取决于此方法，在操作S509中，可以检查保持控制信号RET。当保持控制信号RET包括对保持模式的请求或命令时，过程500可以进行到操作S517，以控制访问请求尚未针对其发生的存储器芯片的功率模式处于保持模式。
在实施例中，当保持控制信号RET不包括对保持模式的请求或命令、或者包括对断电模式的请求或命令时，过程500可以进行到操作S519，以控制访问请求尚未针对其发生的存储器芯片的功率模式处于断电模式。
在实施例中，当在操作S501中访问请求发生或已经发生时，过程500可以进行到操作S511，以使用存储器芯片访问监视器202请求正常模式。在操作S513中，可以检查当前状态是否是正常模式，在当前状态已经处于正常模式时，可以维持对应的模式，并且在当前状态处于低功率模式时，可以通过进行到操作S515将功率模式切换到正常模式。
图6示出了根据实施例的存储器器件的操作，并且图7示出了示出根据实施例的存储器器件的操作的波形图。
参考图6和图7，用于向存储器芯片发送用于控制存储器芯片的功率模式的命令的存储器芯片功率控制器可以包括状态机，并且该状态机可以执行图6所示的状态转换。然后，在图7中示出了取决于状态转换的信号波形。
存储器芯片在时间t1之前的时段A和时间t7之后的时段C期间可以处于就绪状态，并且在时间t3至时间t5的时段B期间可以处于未就绪状态。
在区段A段期间，其对应于状态0(“RUNNING”)，芯片选择信号CSN、芯片功率控制信号PDE、计数器到期信号PDE_counter_expire和指示当前功率模式的信号PRN维持逻辑低，而保持控制信号RET可以维持逻辑高。
当芯片选择信号CSN转换为逻辑高时，可以发生从状态0到状态1(“CSN_DOWN”)的转换。状态1可以对应于时间t1到时间t2。芯片选择信号CSN到逻辑高的转换可以指示已经找到了访问请求尚未针对其发生的存储器芯片。
当芯片功率控制信号PDE转换为逻辑高时，可以发生从状态1到状态2(“RET_DOWN”)的转换。状态2可以对应于时间t2到时间t4。芯片功率控制信号PDE向逻辑高的转换可以指示存储器芯片已经开始对针对其没有访问请求发生的存储器芯片的空闲时间进行计数。
在状态2下，在时间t3，存储器芯片可以在计数器到期信号PDE_counter_expire转换为逻辑高时进入低功率模式。因此，指示当前功率模式的信号PRN也可以转换为指示低功率模式的逻辑高。
在时间t4，当计数器到期信号PDE_counter_expire转换为逻辑低时，可以发生从状态2到状态3(“MEMPG”)的转换。状态3可以对应于时间t4到时间t5。计数器到期信号PDE_counter_expire向逻辑低的转换可以指示计数器被重置。因为存储器芯片可以从时间t3进入低功率模式，所以存储器芯片可以处于未就绪状态直到时间t5为止。
当芯片功率控制信号PDE转换为逻辑低时，可以发生从状态3到状态4(“RET_UP”)的转换。状态4可以对应于时间t5到时间t6。芯片功率控制信号PDE到逻辑低的转换可以指示控制存储器芯片的功率模式处于正常模式。然而，在这种状态下，芯片选择信号CSN可能仍然处于逻辑高。因此，在芯片功率控制信号PDE转换为逻辑低并且表示当前功率模式的信号PRN切换到指示正常模式的逻辑低之后计数器可以操作。
当芯片选择信号CSN转换为逻辑低时，可以发生从状态4到状态5(“CSN_UP”)的转换。状态5可以对应于时间t6到时间t7。此后，状态5可以转换回状态0，芯片选择信号CSN、芯片功率控制信号PDE、计数器到期信号PDE_counter_expire和指示当前功率模式的信号PRN维持逻辑低，而保持控制信号RET维持逻辑高。
当在状态1找到针对其没有访问请求发生的存储器芯片，并且芯片选择信号CSN转换为逻辑高且针对对应的存储器芯片的存储器访问请求发生时(MEMPG_REQ＝＝1)，状态机可以立即转换为状态5，并且可以不经过状态2至4(包括未就绪状态)，不进入低功率模式。
存储器芯片功率控制器可以通过使用这样的状态机来控制存储器芯片的功率模式，但实施例不限于上述状态机的配置，并且可以进行改变以使得取决于特定实现目的而发生不同的状态和状态转换。
图8示出了根据实施例的存储器器件的框图。
参考图8，根据实施例的存储器器件2000可以包括存储器控制器10、存储器功率模式控制器20、存储器30、存储器芯片功率控制器配置寄存器40和电压控制器50。关于存储器控制器10、存储器功率模式控制器20、存储器块300和存储器芯片功率控制器配置寄存器40的细节，可以参考上面关于图1至图7的描述，因此下面针对图8主要描述电压控制器50。
电压控制器50可以控制用于存储器块300的单元电压。例如，存储器功率模式控制器20可以向电压控制器50发送指示存储器块300的功率状态的存储器状态信号MS，并且电压控制器50可以向存储器块300发送取决于存储器状态信号MS的用于控制单元电压的单元电压控制信号VDS。
在一些实施例中，当存储器块300的所有存储器芯片都被设置为保持模式时，电压控制器50可以通过存储器状态信号MS来辨识这种情况，并且可以将单元电压控制信号VDS发送到存储器块300。施加到存储器块300的单元电压可以取决于单元电压控制信号VDS而降低，使得省电效果可以加倍。
在一些实施例中，当存储器块300的所有存储器芯片都被设置为断电模式时，电压控制器50可以通过存储器状态信号MS来辨识这种情况，并且可以将单元电压控制信号VDS发送到存储器块300。单元电压向存储器块300的施加可以取决于单元电压控制信号VDS而停止，使得省电效果可以加倍。
图9示出了示出根据另一实施例的操作存储器器件的过程900的流程图。
参考图9，在操作S901中，可以确定是否所有的存储器芯片都已经进入了低功率模式。当确定所有的存储器芯片都已经进入了低功率模式时，在操作S903中，过程900可以确定是否所有的存储器芯片都处于保持模式。
当确定所有的存储器芯片都处于保持模式时，取决于此方法，过程900可以进行到操作S905，以降低施加到存储器块300的单元电压。在实施例中，当确定所有的存储器芯片都处于断电模式时，根据此方法，过程900可以进行到操作S907，以停止向存储器块300施加单元电压。
图10示出了示出根据实施例的存储器器件的框图。
参考图10，根据实施例的存储器器件3000可以包括存储器控制器10、存储器功率模式控制器20、存储器30、存储器芯片功率控制器配置寄存器40和时钟控制器60。关于存储器控制器10、存储器功率模式控制器20、存储器块300和存储器芯片功率控制器配置寄存器40的细节，可以参考上面关于图1至图7的描述，因此下面针对图10主要描述时钟控制器60。
时钟控制器60可以对存储器块300执行时钟门控。例如，存储器功率模式控制器20可以向时钟控制器60发送指示存储器块300的功率状态的存储器状态信号MS，并且时钟控制器60可以向存储器块300发送取决于存储器状态信号MS的用于控制时钟的时钟控制信号CDS。
在一些实施例中，当存储器块300的所有存储器芯片都被设置为低功率模式时，时钟控制器60可以通过存储器状态信号MS来辨识这种情况，并且可以向存储器块300发送时钟控制信号CDS。可以取决于时钟控制信号CDS对存储器块300执行时钟门控，使得省电效果可以加倍。
图11示出了示出根据另一实施例的操作存储器器件的过程1100的流程图。
参考图11，在操作S1101中，可以确定是否所有的存储器芯片都已经进入了低功率模式。当确定所有的存储器芯片都已经进入了低功率模式时，过程1100可以进行到操作S1103，以对存储器块300执行时钟门控。
图12示出了示出根据实施例的存储器器件的框图。
参考图12，根据实施例的存储器器件4000与图8所示实施例的不同之处在于，存储器30可以包括多个存储器块300和310。
电压控制器50可以控制第一存储器块300和第二存储器块310中的每一个的单元电压。例如，存储器功率模式控制器20可以将指示第一存储器块300和第二存储器块310的功率状态的存储器状态信号MS发送到电压控制器50，并且电压控制器50可以取决于存储器状态信号MS将第一单元电压控制信号VDS1和第二单元电压控制信号VDS2分别发送到第一存储器块300和第二存储器块310。
在一些实施例中，当第一存储器块300的所有存储器芯片都被设置为保持模式并且第二存储器块310的所有存储器芯片都被设置为断电模式时，施加到第一存储器块300的单元电压可以取决于第一单元电压控制信号VDS1而降低，并且单元电压向第二存储器块310的施加可以取决于第二单元电压控制信号VDS2而停止。
在一些实施例中，当第一存储器块300的所有存储器芯片都被设置为正常模式并且第二存储器块310的所有存储器芯片都被设置为保持模式时，施加到第一存储器块300的单元电压可以取决于第一单元电压控制信号VDS1而维持不变，并且施加到第二存储器块310的单元电压可以取决于第二单元电压控制信号VDS2而降低。
在一些实施例中，当第一存储器块300的所有存储器芯片都被设置为正常模式并且第二存储器块310的所有存储器芯片都被设置为断电模式时，施加到第一存储器块300的单元电压可以取决于第一单元电压控制信号VDS1而维持不变，并且单元电压向第二存储器块310的施加可以取决于第二单元电压控制信号VDS2而停止。
图11的实施例也可以按上述相同方式应用。例如，当存储器30包括存储器块300和310时，时钟控制器60可以针对第一存储器块300和第二存储器块310中的每一个控制时钟。例如，存储器功率模式控制器20可以向时钟控制器60发送指示第一存储器块300和第二存储器块310的功率状态的存储器状态信号MS，并且时钟控制器60可以取决于存储器状态信号MS分别向第一存储器块300和第二存储器块310发送第一时钟控制信号CDS1和第二时钟控制信号CDS2。
在一些实施例中，当第一存储器块300的所有存储器芯片都被设置为正常模式并且第二存储器块310的所有存储器芯片都被设置为低功率模式时，施加到第一存储器块300的时钟可以取决于第一时钟控制信号CDS1而维持不变，并且可以取决于第二单元电压控制信号CDS2对第二存储器块310执行时钟门控。
在一些实施例中，可以对每个存储器块或对每个存储器芯片执行使用单元电压控制信号VDS的单元电压降低或单元电压施加停止或者使用时钟控制信号CDS的时钟门控。例如，当包括多个存储器芯片的一个存储器块被设置为低功率模式时，可以仅对存储器芯片中的一些存储器芯片执行使用单元电压控制信号VDS的单元电压降低或单元电压施加停止。类似地，可以仅对存储器芯片中的一些存储器芯片执行使用时钟控制信号CDS的时钟门控。
图13示出了根据实施例的用于描述半导体系统5000的视图。
参考图13，根据实施例的半导体系统5000可以包括处理器700、存储器器件710、显示器720和输入输出(I/O)接口730。处理器700、存储器器件710、显示器720和I/O接口730可以通过总线790彼此交换数据。半导体系统5000还可以包括其他通用组件，并且可以省略一些示出的元件。
处理器700可以控制半导体系统5000的每个组件的整体操作。处理器700可以被实现为各种处理单元中的至少一种，诸如中央处理单元(CPU)、应用处理器(AP)和图形处理单元(GPU)。
存储器器件710可以存储各种数据和命令。存储器器件710可以包括诸如SRAM、DRAM的易失性存储器和/或诸如闪存的非易失性存储器。例如，存储器器件710可以被实现为上面参考图1至图12描述的存储器器件。
根据上述实施例的存储器控制器10可以在存储器器件710中实现，以通过总线790与处理器700交换数据。在实施例中，根据上述实施例的存储器控制器10可以被安装在处理器700上，以通过总线790向包括存储器单元的存储器器件710发送数据和从包括存储器单元的存储器器件710接收数据。
显示器720可以在面板上显示通过总线790应用的图像数据。输入和输出接口730可以连接到半导体系统5000内部或外部的输入或输出设备，以执行输入或输出。
在实施例中，尽管根据本公开的实施例的存储器器件和存储器器件的操作方法主要针对SRAM进行了描述，但实施例不限于此，根据本公开的实施例的存储器器件和存储器器件的操作方法可以应用于要求低功率操作的任何存储器器件。例如，即使在DRAM的情况下，也可以通过应用在本公开的实施例中描述的思想来以存储器芯片为单位控制功率模式。
图14示出了用于描述根据实施例的半导体系统的视图。
参考图14，根据实施例的半导体系统6000可以包括存储器控制器810、存储器功率模式控制器820、存储器830、存储器芯片功率控制器配置寄存器840和总线接口860。
存储器控制器810可以包括访问地址解码器8100和内部存储器接口8200。访问地址解码器8100可以根据存储器访问请求解码访问地址。此外，访问地址解码器8100可以基于其解码结果向存储器功率模式控制器820输出芯片选择信号SEL_iMEM。内部存储器接口8200可以通过总线接口860将从诸如主机的外部设备发生的存储器访问请求传送到访问地址解码器8100，并且可以包括控制和管理这种请求的请求控制器8210。
存储器功率模式控制器820可以读取由访问地址解码器8100生成的芯片选择信号SEL_iMEM，以控制存储器芯片8310a和8310b中的、在预定时段内访问请求尚未针对其发生的存储器芯片的功率模式处于低功率模式，并且可以控制访问请求针对其发生或已经发生的存储器芯片的功率模式处于正常模式。例如，存储器功率模式控制器820可以通过使用计数器8220对访问请求没有针对其发生的存储器芯片的空闲时间进行计数、直到计数值超过阈值为止，可以维持访问请求没有针对其发生的存储器芯片的功率模式处于正常模式，并且当计数值超过阈值时，可以将访问请求尚未针对其发生的存储器芯片的功率模式切换到低功率模式。当在执行计数时访问请求发生时，即，当在计数值达到阈值之前芯片选择信号被改变为指示访问请求已经发生的值时，存储器功率模式控制器820可以初始化计数器8220，并且可以维持正常模式。
存储器功率模式控制器820可以包括至少一个存储器芯片功率模式控制器8200，并且该存储器芯片功率模式控制器8200可以包括存储器芯片访问监视器8204和存储器芯片功率控制器8202。存储器芯片功率控制器8202可以向存储器芯片传送用于控制存储器芯片的功率模式的芯片功率控制信号PDE，因此，可以切换存储器芯片的功率模式。例如，当芯片功率控制信号PDE包括用于将存储器芯片的功率模式设置为低功率模式的命令时，接收到该命令的存储器芯片可以进入低功率模式。此外，当芯片功率控制信号PDE包括用于将存储器芯片的功率模式设置为正常模式的命令时，接收到该命令的存储器芯片可以进入正常模式。在实施例中，存储器芯片功率模式控制器8200可以从存储器芯片接收指示当前设置的功率模式是什么的信号PRN，并且可以将其传送到存储器控制器810。
存储器830可以包括至少一个存储器块，并且该存储器块可以包括多个存储器芯片8310a和8310b。如上所述，存储器功率模式控制器820可以针对存储器芯片8310a和8310b中的每一个控制功率模式。这里，存储器芯片8310a和8310b中的每一个可以对应于编译的SRAM。
存储器芯片功率控制器配置寄存器840可以连接到半导体系统6000外部的总线。存储器芯片功率控制器配置寄存器840可以存储用于存储器控制器810的控制或操作的设置信息，并且可以将其提供给存储器控制器810。此外，存储器芯片功率控制器配置寄存器840可以存储用于控制功率模式的设置信息，并且可以将其提供给存储器功率模式控制器820。在这种情况下，设置信息包括例如与为存储器芯片8310a和8310b中的每一个设置的空闲时间的阈值相关的信息、或者当存储器芯片8310a和8310b中的每一个切换到低功率模式时，可以包括用于确定是切换到保持模式还是断电模式的设置信息。
总线接口860可以在存储器控制器810和半导体系统6000外部的总线之间提供接口。例如，在本实施例中，总线接口860可以提供高级可扩展接口(AXI)、高级外围总线(APB)和q通道接口。例如，存储器控制器810可以通过总线接口860连接到半导体系统6000外部的总线。
关于存储器控制器810、存储器功率模式控制器820、存储器830和存储器芯片功率控制器配置寄存器840的更多细节，可以参考上文参考图1至图12描述的存储器控制器10、存储器功率模式控制器20、存储器30和存储器芯片功率控制器配置寄存器40。
尽管已经结合了各种实施例对本公开进行了描述，但应当理解，本公开不限于所公开的实施例，相反，本公开旨在涵盖所附权利要求的精神和范围内包括的各种修改和等效布置。

Claims (20)

1.一种存储器器件，包括：
存储器块，包括多个存储器芯片；
访问地址解码器，被配置为：
基于存储器访问请求解码访问地址，以及
基于解码后的访问地址以存储器芯片为单位输出指示访问请求是否已经发生的芯片选择信号；
存储器功率模式控制器，被配置为：
读取芯片选择信号，
基于访问请求在预定时段内尚未针对第一存储器芯片发生，控制第一存储器芯片的功率模式为低功率模式，以及
基于访问请求在预定时段中已经针对第二存储器芯片发生，控制第二存储器芯片的功率模式为正常模式；以及
存储器芯片功率控制器配置寄存器，被配置为存储用于控制功率模式的设置信息。
2.根据权利要求1所述的存储器器件，其中，所述存储器功率模式控制器还被配置为：
使用计数器对第一存储器芯片的空闲时间进行计数，
在计数器的计数值超过阈值之前，将第一存储器芯片的功率模式维持为正常模式，以及
基于计数值超过阈值，将第一存储器芯片的功率模式切换到低功率模式。
3.根据权利要求2所述的存储器器件，其中，所述存储器功率模式控制器还被配置为：
基于在计数值达到阈值之前芯片选择信号改变为指示访问请求已经针对第一存储器芯片发生的值，初始化计数器并维持正常模式。
4.根据权利要求1所述的存储器器件，其中，所述芯片选择信号包括指示访问请求是否已经针对第一存储器芯片发生的第一芯片选择信号和指示访问请求是否已经针对第二存储器芯片发生的第二芯片选择信号，并且
其中，所述存储器功率模式控制器包括：
第一存储器芯片功率模式控制器，被配置为从访问地址解码器接收第一芯片选择信号，并读取第一芯片选择信号以控制第一存储器芯片的功率模式；以及
第二存储器芯片功率模式控制器，被配置为从访问地址解码器接收第二芯片选择信号，并读取第二芯片选择信号以控制第二存储器芯片的功率模式。
5.根据权利要求4所述的存储器器件，其中，第一存储器芯片功率模式控制器还被配置为向第一存储器芯片发送用于在正常模式和低功率模式之间切换第一存储器芯片的功率模式的第一芯片功率控制信号，并且
第二存储器芯片功率模式控制器还被配置为向第二存储器芯片发送用于在正常模式和低功率模式之间切换第二存储器芯片的功率模式的第二芯片功率控制信号。
6.根据权利要求5所述的存储器器件，其中，切换到低功率模式的第一存储器芯片基于从第一存储器芯片功率模式控制器或存储器器件的外部接收到的第一保持控制信号而被设置为保持模式或断电模式，并且
其中，切换到低功率模式的第二存储器芯片基于从第二存储器芯片功率模式控制器或存储器器件的外部接收到的第二保持控制信号而被设置为保持模式或断电模式。
7.根据权利要求6所述的存储器器件，其中，第一保持控制信号和第二保持控制信号的值是基于在存储器芯片功率控制器配置寄存器中设置的信息来确定的。
8.一种存储器器件，包括：
第一存储器块，包括第一存储器芯片和第二存储器芯片；
存储器功率模式控制器，被配置为控制第一存储器芯片的功率模式和第二存储器芯片的功率模式；以及
电压控制器，被配置为控制第一存储器块的单元电压，
其中，所述存储器功率模式控制器还被配置为向电压控制器发送指示第一存储器块的功率状态的第一存储器状态信号，并且
其中，所述电压控制器还被配置为基于第一存储器状态信号，将用于控制所述单元电压的第一单元电压控制信号发送到第一存储器块。
9.根据权利要求8所述的存储器器件，其中，基于第一存储器块的所有存储器芯片被设置为保持模式，施加到第一存储器块的单元电压根据第一单元电压控制信号降低。
10.根据权利要求8所述的存储器器件，其中，基于第一存储器块的所有存储器芯片被设置为断电模式，单元电压向第一存储器块的施加根据第一单元电压控制信号停止。
11.根据权利要求8所述的存储器器件，还包括第二存储器块，第二存储器块包括第三存储器芯片和第四存储器芯片，
其中，所述存储器功率模式控制器还被配置为控制第三存储器芯片的功率模式和第四存储器芯片的功率模式，
其中，所述电压控制器还被配置为控制第二存储器块的单元电压，
其中，所述存储器功率模式控制器还被配置为向电压控制器发送指示第二存储器块的功率状态的第二存储器状态信号，并且
其中，所述电压控制器还被配置为基于第二存储器状态信号，将第二单元电压控制信号发送到第二存储器块。
12.根据权利要求11所述的存储器器件，其中，基于第一存储器块的所有存储器芯片被设置为保持模式并且第二存储器块的所有存储器芯片被设置为断电模式，施加到第一存储器块的第一单元电压根据第一单元电压控制信号降低，并且第二单元电压向第二存储器块的施加根据第二单元电压控制信号停止。
13.根据权利要求11所述的存储器器件，其中，基于第一存储器块的所有存储器芯片被设置为正常模式并且第二存储器块的所有存储器芯片被设置为保持模式，施加到第一存储器块的第一单元电压根据第一单元电压控制信号而被维持，并且施加到第二存储器块的第二单元电压根据第二单元电压控制信号而降低。
14.根据权利要求11所述的存储器器件，其中，基于第一存储器块的所有存储器芯片被设置为正常模式并且第二存储器块的所有存储器芯片被设置为断电模式，施加到第一存储器块的第一单元电压根据第一单元电压控制信号而被维持，并且第二单元电压向第二存储器块的施加根据第二单元电压控制信号而停止。
15.一种用于存储器器件的操作方法，所述操作方法包括：
基于存储器访问请求解码访问地址；
基于解码后的访问地址，以存储器芯片为单位确定访问请求是否发生；
对访问请求尚未针对其发生的存储器芯片的空闲时间进行计数；以及
基于与计得的空闲时间相对应的计数值超过阈值，将存储器芯片的功率模式切换到低功率模式。
16.根据权利要求15所述的操作方法，还包括
基于访问请求在计数值达到阈值之前发生，初始化计数器并将存储器芯片的功率模式维持在正常模式。
17.根据权利要求15所述的操作方法，其中，将存储器芯片的功率模式切换到低功率模式包括：基于保持控制信号，将存储器芯片的功率模式设置为保持模式或断电模式。
18.根据权利要求17所述的操作方法，还包括：基于存储器块中包括的所有存储器芯片被设置为保持模式，降低施加到存储器块的单元电压。
19.根据权利要求17所述的操作方法，还包括：基于存储器块中包括的所有存储器芯片被设置为断电模式，停止向存储器块施加单元电压。
20.根据权利要求17所述的操作方法，还包括：基于存储器块中包括的所有存储器芯片被设置为低功率模式，对存储器块执行时钟门控。
CN202311028076.0A 2022-08-18 2023-08-15 存储器器件 Pending CN117594076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220103326A KR20240025293A (ko) 2022-08-18 2022-08-18 메모리 장치
KR10-2022-0103326 2022-08-18

Publications (1)

Publication Number Publication Date
CN117594076A true CN117594076A (zh) 2024-02-23

Family

ID=87571193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311028076.0A Pending CN117594076A (zh) 2022-08-18 2023-08-15 存储器器件

Country Status (4)

Country Link
US (1) US20240061591A1 (zh)
EP (1) EP4325491A1 (zh)
KR (1) KR20240025293A (zh)
CN (1) CN117594076A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818458B1 (en) * 2015-09-23 2017-11-14 Intel Corporation Techniques for entry to a lower power state for a memory device
US20170206031A1 (en) * 2016-01-15 2017-07-20 Samsung Electronics Co., Ltd. Fine grain level memory power consumption control mechanism

Also Published As

Publication number Publication date
US20240061591A1 (en) 2024-02-22
EP4325491A1 (en) 2024-02-21
KR20240025293A (ko) 2024-02-27

Similar Documents

Publication Publication Date Title
US11604606B2 (en) Prefetch signaling in memory system or subsystem
CN108228492B (zh) 一种多通道ddr交织控制方法及装置
US11915788B2 (en) Indication in memory system or sub-system of latency associated with performing an access command
US20190198081A1 (en) Selective refresh with software components
US8433835B2 (en) Information processing system and control method thereof
KR20190142415A (ko) 메모리로 에너지 정보를 제공하는 방법
US20110035537A1 (en) Multiprocessor system having multi-command set operation and priority command operation
US8484418B2 (en) Methods and apparatuses for idle-prioritized memory ranks
CN115668377A (zh) 用于dram的刷新管理
JP2008009817A (ja) 半導体装置及びデータ転送方法
US20030005215A1 (en) Method and apparatus for allocating data usages within an embedded dynamic random access memory device
US10739839B2 (en) Efficient power management stand-by modes for multiple dies in a storage device
CN206331414U (zh) 一种固态硬盘
CN117594076A (zh) 存储器器件
CN112711548B (zh) 内存装置、图像处理芯片以及内存控制方法
CN115687196B (zh) 用于对多通道存储器进行控制的方法和装置
US20230090567A1 (en) Device and method for two-stage transitioning between reduced power states
US20230205434A1 (en) Microcontroller and memory control method thereof
EP4231162A1 (en) Memory system including memory device and memory controller, and operating method thereof
CN112908381A (zh) 避免多余存储器存取的系统单晶片模块
CN116627317A (zh) 含存储器设备和存储器控制器的存储器系统及其操作方法
CN115605826A (zh) 动态低功耗模式
KR101423867B1 (ko) L2 이상의 레벨 캐쉬 캐시를 관리하는 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication