CN117591454A - 基于emif总线FPGA上mocb的实现系统及方法 - Google Patents

基于emif总线FPGA上mocb的实现系统及方法 Download PDF

Info

Publication number
CN117591454A
CN117591454A CN202410077702.3A CN202410077702A CN117591454A CN 117591454 A CN117591454 A CN 117591454A CN 202410077702 A CN202410077702 A CN 202410077702A CN 117591454 A CN117591454 A CN 117591454A
Authority
CN
China
Prior art keywords
mocb
signal
data
module
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410077702.3A
Other languages
English (en)
Other versions
CN117591454B (zh
Inventor
周敬权
张珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Xieying Technology Co ltd
Original Assignee
Chengdu Xieying Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Xieying Technology Co ltd filed Critical Chengdu Xieying Technology Co ltd
Priority to CN202410077702.3A priority Critical patent/CN117591454B/zh
Publication of CN117591454A publication Critical patent/CN117591454A/zh
Application granted granted Critical
Publication of CN117591454B publication Critical patent/CN117591454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请属于软件无线电通信技术领域，涉及基于emif总线FPGA上mocb的实现系统及方法，包括分为发起方和目的方的FPGA，发起方与目的方之间采用mocb接口协议；发起方：用于实现与DSP处理器的数据交互及mocb的时序产生；用于配置与DSP进行数据交互的emif接口；用于配置与波形组件进行数据交互的mocb接口，选择mocb基本信号及部分扩展信号组成固定信号，并对发起方输出的信号进行命名；目的方：用于模拟波形组件；用于配置与发起方进行数据交互的mocb接口，并对目的方输出的信号进行命名；本发明通过mocb接口为波形应用和跨平台波形移植提供一致的通信接口环境，减小了波形移植的难度，增加了开发效率。

Description

基于emif总线FPGA上mocb的实现系统及方法
技术领域
本申请属于软件无线电通信装备技术领域，更具体地说，涉及基于emif总线FPGA上mocb的实现系统及方法。
背景技术
SCA（software communication architecture）定义了一种开放式体系架构，提出了一种方法，该方法对在无线电硬件上运行的波形应用进行实例化，以便进行标准化的配置和管理；SCA将不同软件波形运行在通用硬件平台上，以实现波形软件的重构；MOCB API向软件开发者提供MOCB的接口信息；该接口支持部署在通用处理器（GPP）、数字信号处理器（DSP）和/或现场可编程门阵列（FPGA）上的波形组件间通信，为军用软件无线电平台上基于共享内存通信机制的波形应用和跨平台波形移植提供一致的通信接口环境。
该接口使用灵活，能够满足应用软件各种需求，但数据可靠交互由应用软件自行协商，接口信号复杂，实现难度大，容易出错。
发明内容
本发明提供了基于emif总线FPGA上mocb的实现系统及方法，拟解决目前接口在数据交互由应用软件自行协商，信号复杂，实现难度大，容易出错的问题。
基于emif总线FPGA上mocb的实现系统，包括分为发起方模块和目的方模块的FPGA，其中发起方模块与目的方模块之间的通信采用mocb接口协议；
所述发起方模块：用于实现与DSP处理器的数据交互及mocb的时序产生；
用于配置与DSP进行数据交互的emif接口；
用于配置与波形组件进行数据交互的mocb接口，选择mocb基本信号及部分扩展信号组成固定信号，并对发起方模块输出的信号进行命名；
所述目的方模块：用于模拟波形组件；
用于配置与发起方模块进行数据交互的mocb接口，并对目的方模块输出的信号进行命名。
优选的，所述目的方模块和发起方模块均建立有随机存取存储器，为发起方模块和目的方模块各分配一块连续的内存空间，随机存取存储器为各内存空间分配逻辑地址；
emif接口为地址线和数据线并行的数据传输方式，将物理地址与逻辑地址相互映射后，直接实现FPGA内部存储器和DSP处理器的存储器之间的数据传输。
优选的，所述的发起方模块的随机存取存储器的内存空间分为参数内存映射空间、平台内存映射空间、波形内存映射空间，各内存映射空间不相互重叠。
优选的，所述参数内存映射空间用于存储从emif接口接收的参数及需要发送至emif接口的返回参数；
所述平台内存映射空间用于存储从emif接口发送至目的方模块的数据；
所述波形内存映射空间用于存储从目的方模块返回至emif接口的数据。
优选的，所述目的方模块的随机存取存储器的内存空间用于存储发起方模块写入的数据并在读取时返回。
基于emif总线FPGA上mocb的实现方法，采用上述基于emif总线FPGA上mocb的实现系统实现数据读写的步骤：
DSP处理器通过emif接口发送读写命令至FPGA的发起方模块；
发起方模块接收命令并解析参数，根据解析结果对FPGA的目的方模块发起mocb写操作或读操作；
若为写操作，则发起方模块向目的方模块写入数据；若为读操作，则发起方模块从目的方模块读出返回数据；
FPGA执行mocb读写操作结束后，目的方模块向发起方模块发送一个事件信号作为操作结束信号；
FPGA的发起方模块接收到事件信号后，向内部的随机存取存储器中写入返回参数；写入完毕后，有效外部接口中断信号，等待DSP处理器将参数及数据读出。
优选的，所述DSP处理器通过emif接口发送读写命令至FPGA的发起方模块，所述读写命令分为读命令和写命令；
读命令包括参数和结束信号；写命令包括参数、数据及结束信号；
所述参数和结束信号地址映射到随机存取存储器中参数内存映射空间，参数包括：平台内存映射空间内各数据存储区域逻辑地址、数据起始地址偏移量、一包数据的长度以及发送事件，其中发送事件包括读事件和写事件；
所述结束信号表示一次写命令或读命令结束，在命令的最后写入；
所述数据是指写命令发下来的数据，存到平台内存映射空间对应的地址中。
优选的，mocb写操作按照mocb基本突发写入协议驱动相关信号，其中相关信号包括：
基本信号：写使能信号、地址信号、写数据信号以及事件信号；
mocb扩展信号：传输大小信号以及传输大小有效信号；
所述mocb写操作除事件信号外，其余信号均由FPGA的发起方模块驱动。
优选的，mocb读操作按照mocb基本突发读取协议驱动相关信号，所述相关信号包括：
发起方模块驱动信号：读使能信号、地址信号以及数据接收信号；
目的方模块驱动信号：读数据信号以及读数据有效信号以及事件信号；
所述地址信号在mocb读写操作中分时复用；
所述事件信号在读写操作结束后由目的方模块驱动至发起方模块，表示一次mocb读操作或写操作结束。
优选的，所述返回数据指从目的方随机存取存储器中读出的数据，发起方模块将其存储到内部存储器波形内存映射空间中；
所述外部接口中断信号指GPIO信号，用以指示DSP处理器，FPGA一次读写命令执行完成。
本发明的有益效果包括：
本发明选用mocb接口协议中基本信号及部分扩展信号组成mocb固定总线信号，简化了接口设计。
本发明选用emif总线作为FPGA与DSP处理器的消息通信传输机制，FPGA内目标存储器的接口可与emif接口和mocb接口实现一对一映射，减小了实现难度。
确定与外部处理器进行数据交互及事件通知的命令形式，通过mocb接口为波形应用和跨平台波形移植提供一致的通信接口环境，减小波形移植的难度，增加开发效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的系统总体框图。
图2是本发明实施例提供的发起方模块的随机存取存储器内存空间映射表。
图3是本发明实施例提供的模块间信号传输图。
图4是本发明实施例提供的读写命令格式。
图5是本发明实施例提供的mocb基本突发写入时序图。
图6是本发明实施例提供的mocb基本读时序图。
图7是本发明实施例提供的FPGA发起方模块工作流程图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
实施例1
参见图1，基于emif总线FPGA上mocb的实现系统，包括分为发起方模块和目的方模块的FPGA，其中发起方模块与目的方模块之间的通信采用mocb接口协议；
所述发起方模块：用于实现与DSP处理器的数据交互及mocb的时序产生；
用于配置与DSP进行数据交互的emif接口；
用于配置与波形组件进行数据交互的mocb接口，选择mocb基本信号及部分扩展信号组成固定信号，并对发起方输出的信号进行命名；
所述目的方模块：用于模拟波形组件；
用于配置与发起方模块进行数据交互的mocb接口，并对目的方模块输出的信号进行命名。
作为本实施例中的一种实现方式，所述目的方模块和发起方模块均建立有随机存取存储器，为发起方模块和目的方模块各分配一块连续的内存空间，随机存取存储器为各内存空间分配逻辑地址；
emif接口为地址线和数据线并行的数据传输方式，将物理地址与逻辑地址相互映射后，直接实现FPGA内部存储器和DSP处理器的存储器之间的数据传输。
作为本实施例中的一种实现方式，所述的发起方模块的随机存取存储器的内存空间分为参数内存映射空间、平台内存映射空间、波形内存映射空间，各内存映射空间不相互重叠。
作为本实施例中的一种实现方式，所述参数内存映射空间用于存储从emif接口接收的参数及需要发送至emif接口的返回参数；
所述平台内存映射空间用于存储从emif接口发送至目的方模块的数据；
所述波形内存映射空间用于存储从目的方模块返回至emif接口的数据。
作为本实施例中的一种实现方式，所述目的方模块的随机存取存储器的内存空间用于存储发起方模块写入的数据并在读取时返回。
实施例2
参见图3所示，基于emif总线FPGA上mocb的实现方法，采用实施例1所述的基于emif总线FPGA上mocb的实现系统进行数据读写的具体步骤如下所述：
DSP处理器通过emif接口发送读写命令至FPGA的发起方模块；
发起方模块接收命令并解析参数，根据解析结果对FPGA的目的方模块发起mocb写操作或读操作；
若为写操作，则发起方模块向目的方模块写入数据；若为读操作，则发起方模块从目的方模块读出返回数据；
FPGA执行mocb读写操作结束后，目的方模块向发起方模块发送一个事件信号作为操作结束信号；
FPGA的发起方模块接收到事件信号后，向内部的随机存取存储器写入返回参数；写入完毕后，有效外部接口中断信号，等待DSP处理器将参数及数据读出。
作为本实施例中的一种实现方式，所述DSP处理器通过emif接口发送读写数据至FPGA的发起方模块，所述读写命令分为读命令和写命令；
读命令包括参数和结束信号；写命令包括参数、数据及结束信号；
所述参数和结束信号地址映射到随机存取存储器中参数内存映射空间，参数包括：平台内存映射空间内各数据存储区域逻辑地址、数据起始地址偏移量、一包数据的长度以及发送事件，其中发送事件包括读事件和写事件；
所述结束信号表示一次写命令或读命令结束，在命令的最后写入；
所述数据是指写命令发下来的数据，存到平台内存映射空间对应的地址中。
作为本实施例中的一种实现方式，mocb写操作按照mocb基本突发写入协议驱动相关信号，其中相关信号包括：
基本信号：写使能信号、地址信号、写数据信号以及事件信号；
mocb扩展信号：传输大小信号以及传输大小有效信号；
所述mocb写操作除事件信号外，其余信号均由FPGA的发起方模块驱动。
作为本实施例中的一种实现方式，mocb读操作按照mocb基本突发读取协议驱动相关信号，所述相关信号包括：
发起方模块驱动信号：读使能信号、地址信号以及数据接收信号；
目的方模块驱动信号：读数据信号、读数据有效信号以及事件信号；
所述地址信号在mocb读写操作中分时复用；
所述事件信号在读写操作结束后由目的方模块驱动至发起方模块，表示一次mocb读操作或写操作结束。
作为本实施例中的一种实现方式，所述返回数据指从目的方随机存取存储器中读出的数据，发起方模块将其存储到内部存储器波形内存映射空间中；
所述外部接口中断信号指GPIO信号，用以指示DSP处理器，FPGA一次读写命令执行完成。
实施例3
参见图1所示，本发明所提供的基于emif总线在FPGA上mocb的实现系统，包括：
型号为FT_M6678N的DSP，型号为JFM7VX690T36-AS的FPGA；
将FPGA分为发起方模块和目的方模块；
所述发起方模块用于实现与DSP处理器的数据交互及mocb的时序产生；
目的方模块用于模拟波形组件，发起与目的方模块之间采用的mocb接口协议。
在FPGA侧发起方模块配置有用于与DSP进行数据交互的emif接口，将其抽象为外部接口；
在FPGA侧发起方模块配置有用于与波形组件进行数据交互的mocb接口，选择mocb基本信号及部分扩展信号组成固定信号，固定信号命名包含MOCBI，表示信号从发起方模块输出。
在FPGA侧目的方模块配置有用于与发起方模块进行数据交互的mocb接口，信号命名包含MOCBT，表示信号从目的方模块输出。
作为本实施例的一种实现方式：在发起方模块和目的方模块建立随机存取存储器，为发起方模块和目的方模块分配一块连续的内存空间，随机存取存储器为各内存空间分配逻辑地址；
emif接口为地址线与数据线并行的数据传输方式，将物理地址与逻辑地址相互映射后，直接实现随机存取存储器与DSP处理器的存储器之间的数据传输；
所述随机存取存储器选用真双端口RAM，A口用于与emif接口相互映射进行参数和数据的收发，B口与mocb接口映射以实现与波形平台的连接。
参见图2，作为本实施例的一种实现方式，发起方模块的随机存取存储器的内存空间分为参数内存映射空间、平台内存映射空间以及波形内存映射空间，需要保证每个内存映射空间之间不重叠。
作为本实施例的一种实现方式，所述参数内存映射空间用于存储从emif接口接收的参数及需要发送至emif接口的返回参数。
作为本实施例的一种实现方式，所述平台内存映射空间用于存储从emif接口发送至目的方模块的数据。
作为本实施例的一种实现方式，所述波形内存映射空间用于存储从目的方模块返回至emif接口的数据。
作为本实施例的一种实施方式，目的方模块的随机存取存储器内存空间用于存储发起方模块写入的数据并在读取时返回。
实施例4
基于emif总线在FPGA上mocb的实现方法，采用实施例3所述的基于emif总线在FPGA上mocb的实现系统实现数据读写的步骤如下：
DSP向FPGA写入数据包括如下步骤：
步骤1：DSP通过emif接口发送写命令至FPGA的发起方模块，发起方模块接收命令并解析参数；
步骤2：发起方模块根据解析结果对FPGA的目的方模块发起mocb写操作，将有效数据通过mocb时序写入目的方模块；
步骤3：FPGA执行mocb写操作结束后，目的方模块向发起方模块发送mocb事件信号作为操作结束信号；
步骤4：发起方模块接收到事件信号后，向随机存取存储器对应地址写入返回参数；
步骤5：发起方模块参数写入完毕后，有效外部接口中断信号，等待DSP将参数读出。
DSP从FPGA中读出数据包括如下步骤：
步骤1：DSP通过emif接口发送读命令至FPGA的发起方模块，发起方模块接收命令并解析参数；
步骤2：发起方模块根据解析结果对FPGA的目的方模块发起mocb读操作，将有效地址通过mocb时序写入目的方模块，同时接收目的方模块返回的数据并存入内部随机存取存储器中的波形内存映射区域；
步骤3：FPGA执行mocb读操作结束后，目的方模块向发起方模块发送mocb事件信号作为操作结束信号；
步骤4：发起方模块接收到事件信号后，向随机存取存储器对应地址写入返回参数；
步骤5：发起方模块参数写入完毕后，有效外部接口中断信号，等待DSP将参数及数据读出。
在所述DSP向FPGA读写数据的步骤1中，所述读命令和写命令的格式如图4所示：
写命令包括参数、数据以及结束信号，读命令包括参数和结束信号；
上述参数和结束信号的逻辑地址映射到参数内存映射空间，参数包括LD，OFFSET，SIZE以及EVENT：
其中LD表示平台内存映射空间内各数据存储区域逻辑地址；
OFFSET表示数据起始地址偏移量；
SIZE表示一包数据的长度；
EVENT表示发送的事件，分为读事件、写事件；
所述结束信号表示一次读/写命令结束，在命令最后写入；
所述数据存储到平台内存映射空间，具体逻辑地址由参数解析确定。
在DSP向FPGA读写数据的步骤2中，所述mocb读操作和写操作包括：
参见图5所示，mocb写操作按照mocb基本突发写入时序驱动相关信号，所述相关信号包括：
Mocb基本信号：写使能信号、地址信号、写数据信号以及事件信号；
Mocb扩展信号：传输大小信号以及传输大小有效信号。
所述mocb写操作除事件信号外，其余信号均由FPGA的发起方模块驱动。
参见图6所示，所述mocb读操作按照mocb基本突发读取时序驱动相关信号；
所述读操作对应的相关信号包括：
发起方驱动信号：读使能信号、地址信号以及数据接受信号；
目的方驱动信号：读数据信号、读数据有效信号以及事件信号。
所述mocb地址信号在读写操作中分时复用。
作为本实施例的一种实现方式：在DSP向FPGA读写数据的步骤3中，所述事件信号指mocbt_event信号，返回值与参数EVENT对应，在读写操作结束后由目的方模块驱动至发起方模块，表示一次mocb读写操作结束。
作为本实施例的一种实现方式：在DSP向FPGA读写数据的过程中，FPGA发起方模块的工作流程如图7所示。
作为本实施例的一种实现方式：在DSP向FPGA读写数据的步骤5中，所述外部接口中断信号指GPIO信号，用以指示DSP处理器，FPGA一次读写命令执行完成。
本发明提供了一种基于emif总线FPGA上mocb的实现方法，选用mocb接口协议中基本信号及部分扩展信号组成mocb固定总线信号，简化了接口设计；选用emif总线作为FPGA与DSP处理器的消息通信传输机制，FPGA内目标存储器的接口可与emif接口和Mocb接口实现一对一映射，减小了实现难度；确定与外部处理器进行数据交互及事件通知的命令形式，通过mocb接口为波形应用和跨平台波形移植提供一致的通信接口环境，减小波形移植的难度，增加了开发效率。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.基于emif总线FPGA上mocb的实现系统，其特征在于，包括分为发起方模块和目的方模块的FPGA，其中发起方模块与目的方模块之间的通信采用mocb接口协议；
所述发起方模块：用于实现与DSP处理器的数据交互及mocb的时序产生；
用于配置与DSP处理器进行数据交互的emif接口；
用于配置与波形组件进行数据交互的mocb接口，选择mocb基本信号及部分扩展信号组成固定信号，并对发起方模块输出的信号进行命名；
所述目的方模块：用于模拟波形组件；
用于配置与发起方模块进行数据交互的mocb接口，并对目的方模块输出的信号进行命名。
2.根据权利要求1所述的基于emif总线FPGA上mocb的实现系统，其特征在于，所述目的方模块和发起方模块均建立有随机存取存储器，为发起方模块和目的方模块各分配一块连续的内存空间，随机存取存储器为各内存空间分配逻辑地址；
emif接口为地址线和数据线并行的数据传输方式，将物理地址与逻辑地址相互映射后，直接实现FPGA内部存储器和DSP处理器中的存储器之间的数据传输。
3.根据权利要求2所述的基于emif总线FPGA上mocb的实现系统，其特征在于，所述的发起方模块的随机存取存储器的内存空间分为参数内存映射空间、平台内存映射空间、波形内存映射空间，各内存映射空间不相互重叠。
4.根据权利要求3所述的基于emif总线FPGA上mocb的实现系统，其特征在于，所述参数内存映射空间用于存储从emif接口接收的参数及需要发送至emif接口的返回参数；
所述平台内存映射空间用于存储从emif接口发送至目的方模块的数据；
所述波形内存映射空间用于存储从目的方模块返回至emif接口的数据。
5.根据权利要求2所述的基于emif总线FPGA上mocb的实现系统，其特征在于，所述目的方模块的随机存取存储器的内存空间用于存储发起方模块写入的数据并在读取时返回。
6.基于emif总线FPGA上mocb的实现方法，其特征在于，基于权利要求1到权利要求5任意一项权利要求所述的基于emif总线FPGA上mocb的实现系统实现数据读写的步骤：
DSP处理器通过emif接口发送读写命令至FPGA的发起方模块；
发起方模块接收命令并解析参数，根据解析结果对FPGA的目的方模块发起mocb写操作或读操作；
若为写操作，则发起方模块向目的方模块写入数据；若为读操作，则发起方模块从目的方模块读出返回数据；
FPGA执行mocb读写操作结束后，目的方模块向发起方模块发送一个事件信号作为操作结束信号；
FPGA的发起方模块接收到事件信号后，向内部的随机存取存储器中写入返回参数；写入完毕后，有效外部接口中断信号，等待DSP处理器将参数及数据读出。
7.根据权利要求6所述的基于emif总线FPGA上mocb的实现方法，其特征在于，所述DSP处理器通过emif接口发送读写命令至FPGA的发起方模块，所述读写命令分为读命令和写命令；
读命令包括参数和结束信号；写命令包括参数、数据及结束信号；
所述参数和结束信号地址映射到随机存取存储器中参数内存映射空间，参数包括：平台内存映射空间内各数据存储区域逻辑地址、数据起始地址偏移量、一包数据的长度以及发送事件，其中发送事件包括读事件和写事件；
所述结束信号表示一次写命令或读命令结束，在命令的最后写入；
所述数据是指写命令发下来的数据，存到平台内存映射空间对应的地址中。
8.根据权利要求7所述的基于emif总线FPGA上mocb的实现方法，其特征在于，mocb写操作按照mocb基本突发写入协议驱动相关信号，其中相关信号包括：
基本信号：写使能信号、地址信号、写数据信号以及事件信号；
mocb扩展信号：传输大小信号以及传输大小有效信号；
所述mocb写操作除事件信号外，其余信号均由FPGA的发起方模块驱动。
9.根据权利要求7所述的基于emif总线FPGA上mocb的实现方法，其特征在于，mocb读操作按照mocb基本突发读取协议驱动相关信号，所述相关信号包括：
发起方模块驱动信号：读使能信号、地址信号以及数据接收信号；
目的方模块驱动信号：读数据信号、读数据有效信号以及事件信号；
所述地址信号在mocb读写操作中分时复用；
所述事件信号在读写操作结束后由目的方模块驱动至发起方模块，表示一次mocb读操作或写操作结束。
10.根据权利要求6所述的基于emif总线FPGA上mocb的实现方法，其特征在于，所述返回数据指从目的方随机存取存储器中读出的数据，发起方模块将其存储到内部存储器波形内存映射空间中；
所述外部接口中断信号指GPIO信号，用以指示DSP处理器，FPGA一次读写命令执行完成。
CN202410077702.3A 2024-01-19 2024-01-19 基于emif总线FPGA上mocb的实现系统及方法 Active CN117591454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410077702.3A CN117591454B (zh) 2024-01-19 2024-01-19 基于emif总线FPGA上mocb的实现系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410077702.3A CN117591454B (zh) 2024-01-19 2024-01-19 基于emif总线FPGA上mocb的实现系统及方法

Publications (2)

Publication Number Publication Date
CN117591454A true CN117591454A (zh) 2024-02-23
CN117591454B CN117591454B (zh) 2024-04-23

Family

ID=89920548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410077702.3A Active CN117591454B (zh) 2024-01-19 2024-01-19 基于emif总线FPGA上mocb的实现系统及方法

Country Status (1)

Country Link
CN (1) CN117591454B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965802A (zh) * 2015-06-11 2015-10-07 哈尔滨工程大学 基于corba标准的多功能射频综合一体化装置和系统
US10015087B1 (en) * 2015-12-17 2018-07-03 Rockwell Collins, Inc. Modem hardware abstraction layer (MHAL) on-chip bus packet router
CN109446132A (zh) * 2018-12-04 2019-03-08 青岛方寸微电子科技有限公司 一种接口总线装置及数据通信协议
CN113760813A (zh) * 2021-08-30 2021-12-07 凯迈(洛阳)电子有限公司 一种数字信号处理器启动控制的方法
CN115269221A (zh) * 2022-07-11 2022-11-01 上海介方信息技术有限公司 基于共享内存机制的fpga硬件抽象层设计方法、系统
CN116166610A (zh) * 2022-11-29 2023-05-26 中国电子科技集团公司第七研究所 基于异构多核soc处理器sca波形动态局部重配置的方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965802A (zh) * 2015-06-11 2015-10-07 哈尔滨工程大学 基于corba标准的多功能射频综合一体化装置和系统
US10015087B1 (en) * 2015-12-17 2018-07-03 Rockwell Collins, Inc. Modem hardware abstraction layer (MHAL) on-chip bus packet router
CN109446132A (zh) * 2018-12-04 2019-03-08 青岛方寸微电子科技有限公司 一种接口总线装置及数据通信协议
CN113760813A (zh) * 2021-08-30 2021-12-07 凯迈(洛阳)电子有限公司 一种数字信号处理器启动控制的方法
CN115269221A (zh) * 2022-07-11 2022-11-01 上海介方信息技术有限公司 基于共享内存机制的fpga硬件抽象层设计方法、系统
CN116166610A (zh) * 2022-11-29 2023-05-26 中国电子科技集团公司第七研究所 基于异构多核soc处理器sca波形动态局部重配置的方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JEFFERY WILDMAN等: ""Towards Rapid Waveform Design and Deployment via Modular Signal Processing Frameworks"", 《MILCOM 2018-2018 IEEE MILITARY COMMUNICATIONS CONFERENCE》, 3 January 2019 (2019-01-03) *
黄忠凡等: ""基于FPGA 的硬件抽象层设计"", 《通信技术》, vol. 54, no. 7, 31 July 2021 (2021-07-31), pages 1774 - 1779 *

Also Published As

Publication number Publication date
CN117591454B (zh) 2024-04-23

Similar Documents

Publication Publication Date Title
CN105335326A (zh) 一种基于fpga的pcie转sata接口阵列的装置
CN112286746B (zh) 针对axi从设备接口的通用验证平台及方法
CN211376201U (zh) 一种命令读写装置、存储器
CN106662895B (zh) 计算机设备和计算机设备数据读写的方法
CN114416630A (zh) 基于pcie的通信方法、装置、计算机设备和可读存储介质
CN117591454B (zh) 基于emif总线FPGA上mocb的实现系统及方法
CN109522194B (zh) 针对axi协议从设备接口的自动化压力测试系统及方法
US20230385064A1 (en) Register update method
CN116401900B (zh) 一种软件仿真多系统间通信的方法和装置
CN115883022B (zh) Dma传输控制方法、装置、电子设备及可读存储介质
CN110765060B (zh) Mdio总线到并行总线转换方法及装置、设备、介质
CN117539807A (zh) 一种数据传输方法、相关设备及存储介质
JPS63215134A (ja) 通信制御装置
CN110209358B (zh) 一种基于FPGA的NVMe设备存储速度提升方法
WO2018039855A1 (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
CN111858444A (zh) Windows系统下基于双口RAM通信的CAN总线驱动设计方法
CN103905420B (zh) 一种协议栈和应用程序间传输数据的方法及装置
CN108153485B (zh) 一种多设备协同访问sram的方法及系统
CN101488119B (zh) 地址译码方法、装置及单板
CN101833063B (zh) 对spi控制芯片进行测试的方法及装置
CN105739919A (zh) 资料存取系统及方法
JP2003122624A (ja) 積層メモリモジュール
CN114546925B (zh) 一种适用于高速相机的多设备通信装置及方法
CN113220238B (zh) 一种通用sas控制器接口实现方法
CN109614359A (zh) 一种基于axi总线的数据发送方法、装置和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant