CN117577626A - 镶嵌在互连结构中的电容器及其形成方法 - Google Patents

镶嵌在互连结构中的电容器及其形成方法 Download PDF

Info

Publication number
CN117577626A
CN117577626A CN202210938552.1A CN202210938552A CN117577626A CN 117577626 A CN117577626 A CN 117577626A CN 202210938552 A CN202210938552 A CN 202210938552A CN 117577626 A CN117577626 A CN 117577626A
Authority
CN
China
Prior art keywords
nitride
electrode layer
electrode
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210938552.1A
Other languages
English (en)
Inventor
王晓东
邹晓东
钱蔚宏
王西宁
曲俊凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210938552.1A priority Critical patent/CN117577626A/zh
Publication of CN117577626A publication Critical patent/CN117577626A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种镶嵌在互连结构中的电容器及其形成方法，其中电容器包括：衬底；位于衬底上的第一电极层，第一电极层包括第一区、第二区和交界区；位于第一电极层上的高K介电层；位于高K介电层上的第二电极层，第二电极层包括第一电极部和第二电极部；位于第一电极层上的第一引线结构，第一引线结构与交界区连接。通过将第一引线结构与第一电极层的中间位置连接，能够有效降低流经第一电极层的电阻，使得电容器的品质因数增加。而且电容器的整体结构呈对称结构，使得电容器的容值趋于稳定，而且能够有效降低损耗，使得电容器的品质因数提升。另外在第二电极板尺寸固定的情况下，无需额外增加第一电极层的面积，进而不会使得器件结构的集成度降低。

Description

镶嵌在互连结构中的电容器及其形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种镶嵌在互连结构中的电容器及其形成方法。
背景技术
在现今的超大规模集成电路(Very Large Scale Integration，简称VLSI)中，电容器是常用的无源器件。通常来讲，模拟电容器已经从先前的多晶硅-绝缘体-多晶硅(Polysilicon-Insulator-Polysilicon，简称PIP)转向金属-绝缘体-金属(Metal-Insulator-Metal，简称MIM)，这是因为在模拟射频电路中，需要更大电容密度的电容器。
提高电容密度的方法之一是降低电介质的厚度，然而电介质的厚度过低，导致电场强度过高而引发漏电流和降低击穿电压。高K介质的金属-绝缘体-金属(High K Metal-Insulator-Metal，简称HK MIM)电容器因为具有单位电容密度大的特点，所以具有良好的应用前景。
然而，现有技术形成的HK MIM电容器仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种镶嵌在互连结构中的电容器及其形成方法，以提升电容器的性能。
为解决上述技术问题，本发明的技术方案提供一种镶嵌在互连结构中的电容器，包括：衬底；位于所述衬底上的互连层，所述互连层包括电容区；位于所述电容区的第一电极层，所述第一电极层包括沿水平方向排布的第一区、第二区和交界区，所述交界区位于所述第一区和所述第二区之间，所述第一区具有沿水平方向的第一长度尺寸，所述第二区具有沿水平方向的第二长度尺寸，所述第一长度尺寸等于所述第二长度尺寸；位于所述第一电极层上的高K介电层；位于所述高K介电层上的第二电极层，所述第二电极层包括沿水平方向相互分立的第一电极部和第二电极部，所述第一电极部和所述第二电极部之间具有开口；位于所述第一电极层上的第一引线结构，所述第一引线结构沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接；位于所述第二电极层上的第二引线结构，所述第二引线结构分别与所述第一电极部和所述第二电极部连接。
可选的，所述第一引线结构包括：若干第一导电插塞、以及位于若干所述第一导电插塞上的第一导电层；若干所述第一导电插塞分别沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接。
可选的，所述第二引线结构包括：若干第二导电插塞、若干第三导电插塞、以及位于若干所述第二导电插塞和若干所述第三导电插塞上的第二导电层；若干所述第二导电插塞分别与所述第一电极部连接，若干所述第三导电插塞分别与所述第二电极部连接。
可选的，所述高K介电层的材料包括：氧化铪、氧化锆、氮氧硅铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪或氧化铝。
可选的，所述第一电极层的材料为金属氮化物；所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
可选的，所述第二电极层的材料为金属氮化物；所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
可选的，所述第一引线结构的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
可选的，所述第二引线结构的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
可选的，所述第一电极部具有沿水平方向的第三长度尺寸，所述第二电极部具有沿水平方向的第四长度尺寸，所述第三长度尺寸和所述第四长度尺寸相等。
可选的，所述衬底包括：基底、以及位于所述基底上的器件结构、隔离结构和导电层。
相应的，本发明技术方案中还提供一种镶嵌在互连结构中的电容器的形成方法，包括：提供衬底；在所述衬底上形成互连层，所述互连层包括电容区；在所述电容区形成第一电极层，所述第一电极层包括沿水平方向排布的第一区、第二区和交界区，所述交界区位于所述第一区和所述第二区之间，所述第一区具有沿水平方向的第一长度尺寸，所述第二区具有沿水平方向的第二长度尺寸，所述第一长度尺寸等于所述第二长度尺寸；在所述第一电极层上形成高K介电层；在所述高K介电层上形成第二电极层，所述第二电极层包括沿水平方向相互分立的第一电极部和第二电极部，所述第一电极部和所述第二电极部之间具有开口；在所述第一电极层上形成第一引线结构、以及在所述第二电极层上形成第二引线结构，所述第一引线结构沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接，所述第二引线结构分别与所述第一电极部和所述第二电极部连接。
可选的，所述第一引线结构包括：若干第一导电插塞、以及位于若干所述第一导电插塞上的第一导电层；若干所述第一导电插塞分别沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接。
可选的，所述第二引线结构包括：若干第二导电插塞、若干第三导电插塞、以及位于若干所述第二导电插塞和若干所述第三导电插塞上的第二导电层；若干所述第二导电插塞分别与所述第一电极部连接，若干所述第三导电插塞分别与所述第二电极部连接。
可选的，所述高K介电层的材料包括：氧化铪、氧化锆、氮氧硅铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪或氧化铝。
可选的，所述第一电极层的材料为金属氮化物；所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
可选的，所述第二电极层的材料为金属氮化物；所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
可选的，所述第一引线结构的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
可选的，所述第二引线结构的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
可选的，在所述高K介电层上形成所述第二电极层的方法包括：在所述高K介电层上形成初始第二电极层；对所述初始第二电极层进行图形化处理，形成所述第二电极层。
可选的，所述第一电极部具有沿水平方向的第三长度尺寸，所述第二电极部具有沿水平方向的第四长度尺寸，所述第三长度尺寸和所述第四长度尺寸相等。
可选的，所述衬底包括：基底、以及位于所述基底上的器件结构、隔离结构和导电层。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的镶嵌在互连结构中的电容器中，包括：位于所述第一电极层上的第一引线结构，所述第一引线结构沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接。由于所述第一引线结构与所述第一电极层的中间位置连接，当电路导通时电流会由所述第一电极层的交界区分别流向第一区和第二区，因此此时的流经所述第一电极层的电阻为两个所述第一电极层整体电阻的一半进行并联，其电阻值为所述第一电极层整体电阻的四分之一，进而使得所述电容器的品质因数提升。而且所述电容器整体结构呈对称结构，使得所述电容器在高频电路中的容值趋于稳定，而且能够有效降低损耗，使得所述电容器的品质因数提升。另外，由于所述第一电极层仅有一处位置与所述第一引线结构连接，在所述第二电极板尺寸固定的情况下，无需额外增加所述第一电极层的面积，进而不会使得器件结构的集成度降低。
本发明技术方案提供的镶嵌在互连结构中的电容器的形成方法中，所述第一引线结构沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接。由于所述第一引线结构与所述第一电极层的中间位置连接，当电路导通时电流会由所述第一电极层的交界区分别流向第一区和第二区，因此此时的流经所述第一电极层的电阻为两个所述第一电极层整体电阻的一半进行并联，其电阻值为所述第一电极层整体电阻的四分之一，进而使得所述电容器的品质因数提升。而且所述电容器整体结构呈对称结构，使得所述电容器在高频电路中的容值趋于稳定，而且能够有效降低损耗，使得所述电容器的品质因数提升。另外，由于所述第一电极层仅有一处位置与所述第一引线结构连接，在所述第二电极板尺寸固定的情况下，无需额外增加所述第一电极层的面积，进而不会使得器件结构的集成度降低。
附图说明
图1和图2是一种电容器的结构示意图；
图3和图4是另一种镶嵌在互连结构中的电容器的结构示意图；
图5至图10是本发明实施例镶嵌在互连结构中的电容器的形成方法中各步骤结构示意图。
具体实施方式
如背景技术所述，现有技术形成的HK MIM电容器仍存在诸多问题。现结合附图进行具体说明。
图1和图2是一种电容器的结构示意图。
请参考图1和图2，图2是图1中沿A-A线截面示意图，一种电容器10，包括：衬底100；位于所述衬底100上的第一电极层101；位于所述第一电极层101上的高K介电层102；位于所述高K介电层102上的第二电极层103，所述第二电极层103暴露出部分所述高K介电层102的顶部表面；位于所述第一电极层101上的第一引线结构104，所述第一引线结构104沿竖直方向贯穿所述高K介电层102，且与所述第一电极层101连接；位于所述第二电极层103上的第二引线结构105，所述第二引线结构105与所述第二电极层103连接。
在本实施例中，由于所述第一引线结构104与所述第一电极层101的一侧连接，因此在电路导通时流经所述第一电极层101的电阻为整体电阻，该电阻的阻值较大，进而使得所述电容器10的品质因数降低。而且所述电容器10的整体结构呈非对称结构，当在高频电路时，所述电容器10的性能是根据散射矩阵计算的，所述电容器10的电容值实际包括四个，即由端口1进出的电容值C11，由端口1进端口2出的电容值C12，由端口2进端口1出的电容值C21，由端口2进出的电容值C22。若所述电容器10的结构不对称，会使得电容值C11和电容值C22相差较多，同时也会导致所述电容器10的损耗增加，品质因数降低。
为了解决上述问题，现有技术中还提供了另一种电容器，以下将结合附图进行具体说明。
图3和图4是一种电容器的结构示意图。
请参考图3和图4，图4是图3中沿B-B线截面示意图，一种电容器20，包括：衬底200；位于所述衬底200上的第一电极层201，所述第一电极层201包括沿水平方向排布的第一线区I、第二区II和第三区III，所述第二区II位于所述第一区I和所述第三区III之间；位于所述第一电极层201上的高K介电层202；位于所述高K介电层202上的第二电极层203，所述第二电极层203暴露出部分所述高K介电层202的顶部表面；位于所述第一电极层201上的第一引线结构204，所述第一引线结构204沿竖直方向贯穿所述高K介电层202，且与所述第一区I和所述第三区III连接；位于所述第二电极层203上的第二引线结构205，所述第二引线结构205与所述第二电极层203连接。
在本实施例中，所述第一引线结构204分别与所述第一电极层201的第一区I和第三区III连接，因此在电路导通时流经所述第一电极层201的电阻为两个所述第一电极层201整体电阻的一半进行并联，其电阻值为所述第一电极层201整体电阻的四分之一，进而使得所述电容器20的品质因数提升。而且所述电容器20的整体结构呈对称结构，使得所述电容器20在高频电路中的容值趋于稳定，而且能够有效降低损耗，使得所述电容器20的品质因数提升。
然而，在所述第二电极板203的尺寸固定的情况下，需要额外增加所述第一电极层201的面积以供所述第一引脚结构204进行连接，使得器件结构的集成度降低。而且增加的所述第一电极层201的面积并不会使得所述第一电极层201和所述第二电极层203的正对面积增加，进而几乎不会增加所述电容器20的容值。
为了解决上述问题，本发明提供一种镶嵌在互连结构中的电容器及其形成方法，通过将所述第一引线结构与所述第一电极层的中间位置连接，能够有效降低流经所述第一电极层的电阻，使得电容器的品质因数增加。而且所述电容器的整体结构呈对称结构，使得所述电容器的容值趋于稳定，而且能够有效降低损耗，使得所述电容器的品质因数提升。另外在所述第二电极板尺寸固定的情况下，无需额外增加所述第一电极层的面积，进而不会使得器件结构的集成度降低。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图10是本发明实施例镶嵌在互连结构中的电容器及其形成方法中各步骤结构示意图。
请参考图5，提供衬底300。
在本实施例中，所述衬底300包括：基底、以及位于所述基底上的器件结构、隔离结构和导电层(未图示)。
在本实施例中，所述器件结构包括：晶体管、电容结构、电阻结构或电感结构。
请参考图6，在所述衬底300上形成互连层(未标示)，所述互连层包括电容区(未标示)；在所述电容区形成第一电极层301，所述第一电极层301包括沿水平方向排布的第一区I、第二区II和交界区A，所述交界区A位于所述第一区I和所述第二区II之间，所述第一区I具有沿水平方向的第一长度尺寸d1，所述第二区II具有沿水平方向的第二长度尺寸d2，所述第一长度尺寸d1等于所述第二长度尺寸d2。
在本实施例中，所述第一电极层301的材料为金属氮化物。所述金属氮化物材料形成的所述第一电极层301的电学性能较好，从而形成的电容器的可靠性较高。
所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。在本实施例中，所述第一电极层301的材料为氮化钛。
所述第一电极层301的形成工艺包括：原子层沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。在本实施例中，所述第一电极层301的形成工艺采用原子层沉积工艺。
所述第一电极层301的厚度为100埃～1000埃。选择所述厚度范围的第一电极层301的意义在于：若所述第一电极层301的厚度大于1000埃，则形成的电容器整体厚度太厚，不利于后期整合工艺；若所述第一电极层301的厚度小于100埃，则容易发生器件击穿，产生漏电流，形成的电容器件的可靠性较差。
请参考图7，在所述第一电极层301上形成高K介电层302。
在本实施例中，由于所述高K介电层302具有很高的介电常数，因此能够使得电容器的存储密度增加。
所述高K介电层302包括：氧化铪、氧化锆、氮氧硅铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪或氧化铝。在本实施例中，所述高K介电层302的材料采用氧化铪。
请参考图8，在所述高K介电层302上形成第二电极层303，所述第二电极层303包括沿水平方向相互分立的第一电极部303a和第二电极部303b，所述第一电极部303a和所述第二电极部303b之间具有开口(未标示)。
在本实施例中，在所述高K介电层302上形成所述第二电极层303的方法包括：在所述高K介电层302上形成初始第二电极层(未图示)；对所述初始第二电极层进行图形化处理，形成所述第二电极层303。
在本实施例中，所述第一电极部303a具有沿水平方向的第三长度尺寸d3，所述第二电极部303b具有沿水平方向的第四长度尺寸d4，所述第三长度尺寸d3和所述第四长度尺寸d4相等。
在本实施例中，所述第二电极层303的材料为金属氮化物。所述金属氮化物材料形成的所述第二电极层303的电学性能较好，从而形成的电容器的可靠性较高。
所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。在本实施例中，所述第二电极层303的材料为氮化钛。
所述第二电极层303的形成工艺包括：原子层沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。在本实施例中，所述第二电极层303的形成工艺采用原子层沉积工艺。
所述第二电极层303的厚度为100埃～1000埃。选择所述厚度范围的第二电极层303的意义在于：若所述第二电极层303的厚度大于1000埃，则形成的电容器整体厚度太厚，不利于后期整合工艺；若所述第二电极层303的厚度小于100埃，则容易发生器件击穿，产生漏电流，形成的电容器的可靠性较差。
请参考图9和图10，图10是图9中沿C-C线截面示意图，在所述第一电极层301上形成第一引线结构304、以及在所述第二电极层303上形成第二引线结构305，所述第一引线结构304沿竖直方向贯穿所述开口暴露出的所述高K介电层302，且与所述交界区A连接，所述第二引线结构305分别与所述第一电极部303a和所述第二电极部303b连接。
在本实施例中，所述第一引线结构304沿竖直方向贯穿所述开口暴露出的所述高K介电层302，且与所述交界区A连接。由于所述第一引线结构304与所述第一电极层301的中间位置连接，当电路导通时电流会由所述第一电极层301的交界区A分别流向第一区I和第二区II，因此此时的流经所述第一电极层301的电阻为两个所述第一电极层301整体电阻的一半进行并联，其电阻值为所述第一电极层301整体电阻的四分之一，进而使得电容器的品质因数提升。而且电容器整体结构呈对称结构，使得电容器在高频电路中的容值趋于稳定，而且能够有效降低损耗，使得电容器的品质因数提升。另外，由于所述第一电极层301仅有一处位置与所述第一引线结构304连接，在所述第二电极板303尺寸固定的情况下，无需额外增加所述第一电极层301的面积，进而不会使得器件结构的集成度降低。
在本实施例中，所述第一引线结构304包括：若干第一导电插塞304a、以及位于若干所述第一导电插塞304a上的第一导电层304b；若干所述第一导电插塞304a分别沿竖直方向贯穿所述开口暴露出的所述高K介电层302，且与所述交界区A连接。
在本实施例中，所述第二引线结构305包括：若干第二导电插塞305a、若干第三导电插塞305b、以及位于若干所述第二导电插塞305a和若干所述第三导电插塞305b上的第二导电层305c；若干所述第二导电插塞305a分别与所述第一电极部303a连接，若干所述第三导电插塞305b分别与所述第二电极部303b连接。
所述第一引线结构304的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。在本实施例中，所述第一引线结构304的材料采用铜。
所述第二引线结构305的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。在本实施例中，所述第二引线结构305的材料采用铜。
相应的，本发明实施例中还提供了一种镶嵌在互连结构中的电容器，请继续参考图9和图10，包括：衬底300；位于所述衬底300上的互连层，所述互连层包括电容区；位于所述电容区的第一电极层301，所述第一电极层301包括沿水平方向排布的第一区I、第二区II和交界区A，所述交界区A位于所述第一区I和所述第二区II之间，所述第一区I具有沿水平方向的第一长度尺寸d1，所述第二区II具有沿水平方向的第二长度尺寸d3，所述第一长度尺寸d1等于所述第二长度尺寸d2；位于所述第一电极层301上的高K介电层302；位于所述高K介电层302上的第二电极层303，所述第二电极层303包括沿水平方向相互分立的第一电极部303a和第二电极部303b，所述第一电极部303a和所述第二电极部303b之间具有开口；位于所述第一电极层301上的第一引线结构304，所述第一引线结构304沿竖直方向贯穿所述开口暴露出的所述高K介电层302，且与所述交界区A连接；位于所述第二电极层303上的第二引线结构305，所述第二引线结构305分别与所述第一电极部303a和所述第二电极部303b连接。
在本实施例中，包括：位于所述第一电极层301上的第一引线结构304，所述第一引线结构304沿竖直方向贯穿所述开口暴露出的所述高K介电层302，且与所述交界区A连接。由于所述第一引线结构304与所述第一电极层301的中间位置连接，当电路导通时电流会由所述第一电极层301的交界区A分别流向第一区I和第二区II，因此此时的流经所述第一电极层301的电阻为两个所述第一电极层301整体电阻的一半进行并联，其电阻值为所述第一电极层301整体电阻的四分之一，进而使得电容器的品质因数提升。而且电容器整体结构呈对称结构，使得电容器在高频电路中的容值趋于稳定，而且能够有效降低损耗，使得电容器的品质因数提升。另外，由于所述第一电极层301仅有一处位置与所述第一引线结构304连接，在所述第二电极板303尺寸固定的情况下，无需额外增加所述第一电极层301的面积，进而不会使得器件结构的集成度降低。
在本实施例中，所述高K介电层302的材料包括：氧化铪、氧化锆、氮氧硅铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪或氧化铝。在本实施例中，所述高K介电层302的材料采用氧化铪。
在本实施例中，所述第一电极层301的材料为金属氮化物。
所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。在本实施例中，所述第一电极层301的材料采用氮化钛。
在本实施例中，所述第二电极层303的材料为金属氮化物。
所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。在本实施例中，所述第二电极层303的材料采用氮化钛。
所述第一引线结构304的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。在本实施例中，所述第一引线结构304的材料采用铜。
所述第二引线结构305的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。在本实施例中，所述第二引线结构305的材料采用铜。
在本实施例中，所述第一引线结构304包括：若干第一导电插塞304a、以及位于若干所述第一导电插塞304a上的第一导电层304b；若干所述第一导电插塞304a分别沿竖直方向贯穿所述开口暴露出的所述高K介电层302，且与所述交界区A连接。
在本实施例中，所述第二引线结构305包括：若干第二导电插塞305a、若干第三导电插塞305b、以及位于若干所述第二导电插塞305a和若干所述第三导电插塞305b上的第二导电层305c；若干所述第二导电插塞305a分别与所述第一电极部303a连接，若干所述第三导电插塞305b分别与所述第二电极部303b连接。
在本实施例中，所述第一电极部303a具有沿水平方向的第三长度尺寸d3，所述第二电极部303b具有沿水平方向的第四长度尺寸d4，所述第三长度尺寸d3和所述第四长度尺寸d4相等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (21)

1.一种镶嵌在互连结构中的电容器，其特征在于，包括：
衬底；
位于所述衬底上的互连层，所述互连层包括电容区；
位于所述电容区的第一电极层，所述第一电极层包括沿水平方向排布的第一区、第二区和交界区，所述交界区位于所述第一区和所述第二区之间，所述第一区具有沿水平方向的第一长度尺寸，所述第二区具有沿水平方向的第二长度尺寸，所述第一长度尺寸等于所述第二长度尺寸；
位于所述第一电极层上的高K介电层；
位于所述高K介电层上的第二电极层，所述第二电极层包括沿水平方向相互分立的第一电极部和第二电极部，所述第一电极部和所述第二电极部之间具有开口；
位于所述第一电极层上的第一引线结构，所述第一引线结构沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接；
位于所述第二电极层上的第二引线结构，所述第二引线结构分别与所述第一电极部和所述第二电极部连接。
2.如权利要求1所述的镶嵌在互连结构中的电容器，其特征在于，所述第一引线结构包括：若干第一导电插塞、以及位于若干所述第一导电插塞上的第一导电层；若干所述第一导电插塞分别沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接。
3.如权利要求1所述的镶嵌在互连结构中的电容器，其特征在于，所述第二引线结构包括：若干第二导电插塞、若干第三导电插塞、以及位于若干所述第二导电插塞和若干所述第三导电插塞上的第二导电层；若干所述第二导电插塞分别与所述第一电极部连接，若干所述第三导电插塞分别与所述第二电极部连接。
4.如权利要求1所述的镶嵌在互连结构中的电容器，其特征在于，所述高K介电层的材料包括：氧化铪、氧化锆、氮氧硅铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪或氧化铝。
5.如权利要求1所述的镶嵌在互连结构中的电容器，其特征在于，所述第一电极层的材料为金属氮化物；所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
6.如权利要求1所述的镶嵌在互连结构中的电容器，其特征在于，所述第二电极层的材料为金属氮化物；所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
7.如权利要求1所述的镶嵌在互连结构中的电容器，其特征在于，所述第一引线结构的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
8.如权利要求1所述的镶嵌在互连结构中的电容器，其特征在于，所述第二引线结构的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
9.如权利要求1所述的镶嵌在互连结构中的电容器，其特征在于，所述第一电极部具有沿水平方向的第三长度尺寸，所述第二电极部具有沿水平方向的第四长度尺寸，所述第三长度尺寸和所述第四长度尺寸相等。
10.如权利要求1所述的镶嵌在互连结构中的电容器，其特征在于，所述衬底包括：基底、以及位于所述基底上的器件结构、隔离结构和导电层。
11.一种镶嵌在互连结构中的电容器的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成互连层，所述互连层包括电容区；
在所述电容区形成第一电极层，所述第一电极层包括沿水平方向排布的第一区、第二区和交界区，所述交界区位于所述第一区和所述第二区之间，所述第一区具有沿水平方向的第一长度尺寸，所述第二区具有沿水平方向的第二长度尺寸，所述第一长度尺寸等于所述第二长度尺寸；
在所述第一电极层上形成高K介电层；
在所述高K介电层上形成第二电极层，所述第二电极层包括沿水平方向相互分立的第一电极部和第二电极部，所述第一电极部和所述第二电极部之间具有开口；
在所述第一电极层上形成第一引线结构、以及在所述第二电极层上形成第二引线结构，所述第一引线结构沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接，所述第二引线结构分别与所述第一电极部和所述第二电极部连接。
12.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，所述第一引线结构包括：若干第一导电插塞、以及位于若干所述第一导电插塞上的第一导电层；若干所述第一导电插塞分别沿竖直方向贯穿所述开口暴露出的所述高K介电层，且与所述交界区连接。
13.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，所述第二引线结构包括：若干第二导电插塞、若干第三导电插塞、以及位于若干所述第二导电插塞和若干所述第三导电插塞上的第二导电层；若干所述第二导电插塞分别与所述第一电极部连接，若干所述第三导电插塞分别与所述第二电极部连接。
14.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，所述高K介电层的材料包括：氧化铪、氧化锆、氮氧硅铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪或氧化铝。
15.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，所述第一电极层的材料为金属氮化物；所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
16.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，所述第二电极层的材料为金属氮化物；所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
17.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，所述第一引线结构的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
18.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，所述第二引线结构的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
19.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，在所述高K介电层上形成所述第二电极层的方法包括：在所述高K介电层上形成初始第二电极层；对所述初始第二电极层进行图形化处理，形成所述第二电极层。
20.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，所述第一电极部具有沿水平方向的第三长度尺寸，所述第二电极部具有沿水平方向的第四长度尺寸，所述第三长度尺寸和所述第四长度尺寸相等。
21.如权利要求11所述的镶嵌在互连结构中的电容器的形成方法，其特征在于，所述衬底包括：基底、以及位于所述基底上的器件结构、隔离结构和导电层。
CN202210938552.1A 2022-08-05 2022-08-05 镶嵌在互连结构中的电容器及其形成方法 Pending CN117577626A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210938552.1A CN117577626A (zh) 2022-08-05 2022-08-05 镶嵌在互连结构中的电容器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210938552.1A CN117577626A (zh) 2022-08-05 2022-08-05 镶嵌在互连结构中的电容器及其形成方法

Publications (1)

Publication Number Publication Date
CN117577626A true CN117577626A (zh) 2024-02-20

Family

ID=89884984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210938552.1A Pending CN117577626A (zh) 2022-08-05 2022-08-05 镶嵌在互连结构中的电容器及其形成方法

Country Status (1)

Country Link
CN (1) CN117577626A (zh)

Similar Documents

Publication Publication Date Title
US6680521B1 (en) High density composite MIM capacitor with reduced voltage dependence in semiconductor dies
US9312326B2 (en) Metal-insulator-metal capacitor structures
US7981761B2 (en) Method of manufacturing semiconductor device having MIM capacitor
US7078310B1 (en) Method for fabricating a high density composite MIM capacitor with flexible routing in semiconductor dies
US20030011043A1 (en) MIM capacitor structure and process for making the same
CN1194418C (zh) 一种集成元件的制造方法
US8093637B2 (en) MIM capacitor and associated production method
CN115036373A (zh) 集成电路以及其制作方法
US9177908B2 (en) Stacked semiconductor capacitor structure
US20110039409A1 (en) Method of designing semiconductor device and method of manufacturing the same
WO2006057775A2 (en) Method for fabricating a mim capacitor having increased capacitance density and related structure
TWI622176B (zh) Ｍｉｍ電容之結構及其製造方法
CN117577626A (zh) 镶嵌在互连结构中的电容器及其形成方法
US7501291B2 (en) Process for fabricating an integrated circuit including a capacitor with a copper electrode
CN111199956A (zh) 一种半导体器件及其形成方法
CN117393545A (zh) 电容器及其形成方法
KR20100041220A (ko) 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법
US7176081B2 (en) Low temperature method for metal deposition
KR102553612B1 (ko) 금속 절연체 금속 커패시터를 위한 배리어층
US11887889B2 (en) Semiconductor device and method for manufacturing the same
CN114823640B (zh) Tddb性能提升的金属电容结构及其制造方法
US12021115B2 (en) Metal-insulator-metal (MIM) capacitor module with dielectric sidewall spacer
JPH08306862A (ja) 半導体集積回路用静電容量素子とその製造方法
KR101057694B1 (ko) 적층형 엠아이엠 캐패시터
CN116723762A (zh) Mim电容及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination