CN117574848A - Pcb板中高速信号线的检查方法、检查装置及电子设备 - Google Patents
Pcb板中高速信号线的检查方法、检查装置及电子设备 Download PDFInfo
- Publication number
- CN117574848A CN117574848A CN202311651815.1A CN202311651815A CN117574848A CN 117574848 A CN117574848 A CN 117574848A CN 202311651815 A CN202311651815 A CN 202311651815A CN 117574848 A CN117574848 A CN 117574848A
- Authority
- CN
- China
- Prior art keywords
- speed signal
- signal line
- line
- same
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000007689 inspection Methods 0.000 title claims description 23
- 238000004590 computer program Methods 0.000 claims description 10
- 238000013461 design Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种PCB板中高速信号线的检查方法、检查装置及电子设备,检查方法包括:将每一待检查的高速信号线对作为一个元素,形成待检查集合;每一高速信号线对包括第一高速信号线和第二高速信号线;确定待检查集合中,同一高速信号线对的第一高速信号线和第二高速信号线所占的布线层;将同层的信号线按不同线宽进行分组,根据线宽分组数检查对应层中的信号线的线宽是否满足预设线宽条件;计算同层同一高速信号线对中,相同线宽且为连续布线的第一高速信号线和第二高速信号线的长度差;根据长度差检查高速信号线是否满足预设长度条件。提高了检查信号线的效率以及准确性,防止对信号线的漏检。
Description
技术领域
本发明实施例涉及PCB(Printed Circuit Board,印刷电路板)设计技术领域,尤其涉及一种PCB板中高速信号线的检查方法、检查装置及电子设备。
背景技术
PCB板中,高速信号一般是差分信号,由两根信号线传输,这两根信号线上的信号的振幅相同,相位相反。信号接收端在接收到两根信号线传输的信号后,通过比较两个信号的电压差值来判断发送端发送的是逻辑0还是逻辑1。
传输高速信号的两根信号线中的每一根信号线通常可以占用PCB板中的不同布线层。在占用的每一层中,两根信号线的线长差异,以及在同一层中,若两根信号线的线宽为变化的线宽时,即每一信号线包括不同的线宽分段,两根信号线中相同的线宽分段的线长差异,都会影响高速信号到接收端的时间差异,进而影响对逻辑的判断。现有技术中采用人工对信号线的线长差异进行检查的方式,检查效率低,且容易遗漏,以及出现误检的情况。
发明内容
本发明实施例提供了一种PCB板中高速信号线的检查方法、检查装置及电子设备,以提高检查信号线的效率以及准确性,防止对信号线的漏检。
根据本发明的一方面,提供了一种PCB板中高速信号线的检查方法,包括:
将PCB板中每一待检查的高速信号线对作为一个元素,形成待检查集合;其中,每一所述高速信号线对包括第一高速信号线和第二高速信号线;
确定所述待检查集合中,同一高速信号线对的第一高速信号线和第二高速信号线所占的布线层;
将同层的信号线按不同线宽进行分组,根据同层中的信号线的线宽分组数检查对应层中的信号线的线宽是否满足预设线宽条件;
计算同层同一高速信号线对中,相同线宽且为连续布线的第一高速信号线和第二高速信号线的长度差;
根据所述长度差,检查该高速信号线对是否满足预设长度条件。
本发明实施例提供的技术方案,可以快速检查整板或者部分高速信号线不同层不同线宽的对内等长情况,减少了人工检查的时间,并且提高了对信号线检查的准确性,防止对信号线的漏检。
可选的,确定所述待检查集合中,同一高速信号线对的第一高速信号线和所述第二高速信号所占的布线层之后,还包括:
判断同一高速信号线对中的第一高速信号线在所述PCB板中所占的布线层,和所述第二高速信号线在所述PCB板中所占的布线层是否相同;若不同,则进行布线层差异信息提示。
本发明实施例提供的技术方案,实现了对同一对的高速信号线的布线层差异的检查,并在不同时进行布线层差异信息的提示,避免布线层差异影响高速信号到接收端时间差异,进而影响对逻辑的判断。
可选的,同一高速信号线对中的第一高速信号线在所述PCB板中所占的布线层,和所述第二高速信号线在所述PCB板中所占的布线层相同;且同一高速信号线对中的第一高速信号线和第二高速信号线同步换层;
本发明实施例提供的技术方案,可以避免同一对高速信号线所占布线层差异,影响高速信号到接收端时间差异,进而影响对逻辑的判断;并且还可以省去对信号线所占布线层差异的检查,进一步提高对PCB板中高速信号线的检查效率。
可选的,同一高速信号线对中,位于同一布线层中的第一高速信号线的线宽至少属于一个线宽分组,位于同一布线层中的第二高速信号线的线宽至少属于一个线宽分组;和/或,同一高速信号线对中,位于同一布线层中的第一高速信号线的线宽所属的线宽分组与第二高速信号线的线宽所属的线宽分组相同。
本发明实施例提供的技术方案,可以避免同一对高速信号线在同一布线层中的线宽差异,影响高速信号到接收端时间差异,进而影响对逻辑判断。
可选的,根据同层中的高速信号线的线宽分组数检查该层中的高速信号线的线宽是否满足预设线宽条件,包括:
判断同层中的高速信号线的线宽分组数是否小于第一预设值;
若是,则确定该层中的高速信号线的线宽不满足预设线宽条件,并进行线宽有误提示;
若否,则确定该层中的高速信号线的线宽满足预设线宽条件。
本发明实施例提供的技术方案,由于在PCB板中,通常在一层布线层设置的线宽种类不易过多,因此可以通过判断同层中的信号线的线宽分组数是否小于第一预设值,实现对该层中的信号线的线宽是否满足预设线宽条件的判断。进而在逐一判断每一元素中的两根信号线的线宽时,可以实现对每一元素中的两根信号线的线宽检查。其中,第一预设值可以根据实际需要进行设定。
可选的,根据所述长度差,检查所述元素对应的高速信号线对是否满足预设长度条件,包括:
判断所述长度差的绝对值是否大于第二预设值;
若是,则确定所述高速信号线对在该层中的长度不满足预设长度条件
若否,则确定所述高速信号线对在该层中的长度满足预设长度条件。
本发明实施例提供的技术方案,通过判断位于同层且属于同一高速信号线对中的相同线宽的第一高速信号线和第二信号线的长度差是否大于第二预设值,实现对每一元素对应的高速信号线在全部所占层中的长度差异的检查,比人工检查节省大量时间并且准确性较高。其中,第二预设值可以根据实际需要进行设定。
可选的,确定所述高速信号线在该层中的长度不满足预设长度条件之后,还包括:
获取高速信号线对中长度较小的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值,并将长度较小的高速信号线高亮成预设颜色。
本发明实施例提供的技术方案,通过高亮该层中长度有差异的信号线,便于对长度有差异信号线的定位。并且,将长度较小的高速信号线高亮成预设颜色,后续可以对长度较小的高速信号线的长度进行补长的工艺,相对于将长度较长的高速信号线变短的工艺,可以简化对PCB板中高速信号线长度的修正过程。
可选的,所述PCB板中高速信号线的检查方法还包括:
判断所述待检查集合内元素是否全部检查完毕;
若是,则弹窗展示高亮成预设颜色的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值;
若否,则继续对所述待检查集合内的元素进行检查。
本发明实施例提供的技术方案,通过判断待检查集合内元素是否全部检查完毕,可以防止对待检查集合内元素的漏检。并且,在对待检查集合内元素全部检查完毕后,输出报表,展示包括高亮成预设颜色的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值,可以便于对全部检查出的存在差异的信号线的信息的获取,以便于后续统一的修正。
根据本发明的另一方面,提供了一种PCB板中高速信号线的检查装置,包括:
待检查集合形成模块,用于将PCB板中每一待检查的高速信号线对作为一个元素,形成待检查集合;其中,每一所述高速信号线对包括第一高速信号线和第二高速信号线;
布线层确定模块,用于确定所述待检查集合中,同一高速信号线对的第一高速信号线和第二高速信号线所占的布线层;
线宽检查模块,用于将同层的信号线按不同线宽进行分组,根据线宽分组数检查该层中的信号线的线宽是否满足预设线宽条件;
线长检查模块,用于计算同层同一高速信号线对中,相同线宽且为连续布线的第一高速信号线和第二高速信号线的长度差,并根据所述长度差,检查该高速信号线对是否满足预设长度条件。
本发明实施例提供的技术方案,通过基于Allegro软件设计的PCB板中高速信号线的检查装置,可以实现对每一对高速信号线在每一所在层中的线长差异以及不同段(指相同线宽且为连续布线)的线长差异的检查。从而可以快速检查整板或者部分高速信号线不同层不同线宽的对内等长情况,减少人工检查的时间并且提高对信号线检查的准确性。
根据本发明的另一方面,提供了一种电子设备,所述电子设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的计算机程序,所述计算机程序被所述至少一个处理器执行,以使所述至少一个处理器能够执行本发明任一实施例所述的PCB板中高速信号线的检查方法。
可选的,所述计算机程序包括在自由软件程序库软件编写的skill程序。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种PCB板中高速信号线的检查方法的流程图;
图2是本发明实施例提供的另一种PCB板中高速信号线的检查方法的流程图;
图3是本发明实施例提供的一种用于展示高亮成预设颜色的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值的界面图;
图4是本发明实施例提供的一种电子设备的框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供了一种PCB板中高速信号线的检查方法,可以由基于Allegro软件设计的PCB板中高速信号线的检查装置执行。Allegro(自由软件程序库)是一种PCB设计布线工具,为当前高速、高密度、多层的复杂PCB设计布线提供了较为完善的解决方案。skill语言是Allegro软件内置的一种基于C语言和LISP(List Processing,表处理)语言的高级编程语言,Allegro软件为skill语言提供了丰富的交互式函数;研究skill语言继而编写工具,投入应用可以大大提高工作效率。图1是本发明实施例提供的一种PCB板中高速信号线的检查方法的流程图,参考图1,PCB板中高速信号线的检查方法包括:
S110、将PCB板中每一待检查的高速信号线对作为一个元素,形成待检查集合;其中,每一所述高速信号线对包括第一高速信号线和第二高速信号线。
具体的,整板全选或者框选一部分高速信号作为待检查高速信号。将每一待检查高速信号对应的高速信号线对作为一个组成元素,形成待检查集合。高速信号是差分信号,由两根信号线传输,这两根信号线上的信号的振幅相同,相位相反。信号接收端在接收到两根信号线传输的信号后,通过比较两根信号线传输的信号的电压差值来判断信号发送端发送的是逻辑0还是逻辑1。其中,每一高速信号线对包括第一高速信号线A和第二高速信号线B。
S120、确定所述待检查集合中,同一高速信号线对的第一高速信号线和第二高速信号线所占的布线层。
具体的,PCB板包括单面板、双面板、多层板的设计。对于非单面板的PCB板,一高速信号对应的高速信号线对中的两根高速信号线(第一高速信号线A和第二高速信号线B)可以布局在同一层布线层中;或者,两根高速信号线可以均布局在至少两层的布线层中。通常情况下,同一高速信号线对中的第一高速信号线在PCB板中所占的布线层,和第二高速信号线在PCB板中所占的布线层相同;且同一高速信号线对中的第一高速信号线和第二高速信号线同步换层。举例来说,PCB板可以为6层的电路板。一高速信号Q1对应的高速信号线对中,第一高速信号线A包括依次布局在第一层布线层的分段A1、布局在第二层布线层的分段A2以及布局在第三层布线层的分段A3;则第二高速信号线B包括依次布局在第一层布线层的分段B1、布局在第二层布线层的分段B2以及布局在第三层布线层的分段B3。
再举例来说,高速信号线也可能存在:第一高速信号线A包括依次布局在第一层布线层的分段A1、布局在第二层布线层的分段A2以及布局在第一层布线层的分段A3;则第二高速信号线B包括依次布局在第一层布线层的分段B1、布局在第二层布线层的分段B2以及布局在第一层布线层的分段B3。
S130、将同层的信号线按不同线宽进行分组,根据线宽分组数检查对应层中的信号线的线宽是否满足预设线宽条件;其中,相同线宽或者属于相同线宽范围内的高速信号线划分为同一组。
具体的,获取每一高速信号对应的高速信号线对中的两根高速信号线(第一高速信号线A和第二高速信号线B)不同分段的线宽,将同层的高速信号线按不同线宽进行分组,从而可以确定PCB板的每一导电层中所包括的高速信号线的线宽种类数量。其中,相同线宽或者属于相同线宽范围内的信号线分段划分为同一组。由于在PCB板中,通常在一层布线层设置的线宽种类不易过多,因此本发明实施例中将相同线宽的信号线分段划分为同一组。将同层的高速信号线按不同线宽进行分组,根据同层中的高速信号线的线宽分组数,检查该层中的高速信号线的线宽是否满足预设线宽条件。若超过,则可以确定该层中的高速信号线的线宽不满足预设线宽条件。若没有超过,则可以确定该层中的高速信号线的线宽满足预设线宽条件。
需要说明的是,对于一高速信号线在某一层中的分段,该分段的线宽可以相同,也可以不同。也就是说,同一高速信号线对中,位于同一布线层中的第一高速信号线的线宽至少属于一个线宽分组,位于同一布线层中的第二高速信号线的线宽至少属于一个线宽分组。并且,同一高速信号线对中,位于同一布线层中的第一高速信号线的线宽所属的线宽分组与第二高速信号线的线宽所属的线宽分组相同。
S140、计算同层同一高速信号线对中,相同线宽且为连续布线的第一高速信号线和第二信号线的长度差,根据长度差检查该高速信号线对是否满足预设长度条件。
具体的,对于一高速信号线在某一层中的分段的线宽不同的情况,可以对该分段根据线宽再进行划分,划分为子分段。依然以PCB板为6层的电路板,一高速信号Q1对应的高速信号线对中,第一高速信号线A包括依次布局在第一层布线层的分段A1、布局在第二层布线层的分段A2以及布局在第三层布线层的分段A3;第二高速信号线B包括依次布局在第一层布线层的分段B1、布局在第二层布线层的分段B2以及布局在第三层布线层的分段B3为例来说。若第一高速信号线A布局在第二层布线层的分段A2包括两种线宽,则根据线宽再进行划分,将分段A2可以划分为第一子分段A21和第二子分段A22。第一子分段A21为连续布线,第二子分段A22为连续布线。对应的,第二高速信号线B布局在第二层布线层的分段B2也包括两种线宽,将分段B2划分为第一子分段B21和第二子分段B22。第一子分段B21为连续布线,第二子分段B22为连续布线。其中,第一子分段A21与第一子分段B21的线宽相同,第二子分段B21与第二子分段B22的线宽相同。
计算第一子分段A21与第一子分段B21的长度差,以及计算第二子分段B21与第二子分段B22的长度差。判断第一子分段A21与第一子分段B21的长度差以及第二子分段B21与第二子分段B22的长度差是否满足预设长度条件,若其中至少一个不满足,则确定高速信号Q1对应的高速信号线在第二布线层中的线长不满足条件,即确定高速信号Q1对应的高速信号线不满足预设长度条件,需要后续工艺的修正。
需要说明的是,连续布线是指形成没有间断的金属迹线。根据线宽再进行划分后的子分段,为线宽相同且连续的金属迹线。再举例来说,若第一高速信号线A布局在第二层布线层的分段A2包括两种线宽,但是存在相同的线宽不是连续布线的情况;例如分段A2可以依次划分为第一子分段A21和第二子分段A22和第三子分段A23;其中,第一子分段A21和第二子分段A22的线宽不相同,第一子分段A21和第三子分段A23的线宽相同。但是由于第一子分段A21和第三子分段A23之间由第二子分段A22隔开,不是连续的布线,因此划分为不同的子分段。对应的,第二高速信号线B布局在第二层膜层布线层的分段B2也包括两种线宽,将分段B2划分为第一子分段B21、第二子分段B22和第三子分段B23。第一子分段B21和第二子分段B22的线宽不相同,第一子分段B21和第三子分段B23的线宽相同。
计算长度差时,计算第一子分段A21与第一子分段B21的长度差,第二子分段B21与第二子分段B22的长度差,以及第三子分段A23与第三子分段B23的长度差。若其中至少一个长度差不满足,则确定高速信号Q1对应的高速信号线在第二布线层中的线长不满足条件,即确定高速信号Q1对应的高速信号线不满足预设长度条件,需要后续工艺的修正。
本发明实施例提供的技术方案,通过基于Allegro软件设计的检查装置,逐一获取待检查集合中的元素,确定同一高速信号线对中的第一高速信号线在PCB板中所占的布线层,和第二高速信号线在PCB板中所占的布线层;将同层的信号线按不同线宽进行分组,根据同层中的信号线的线宽分组数检查该层中的信号线的线宽是否满足预设线宽条件,从而实现对每一高速信号线对中的信号线的线宽的检查;通过计算位于同层且属于同一高速信号线对中的相同线宽的第一高速信号线和第二信号线的长度差,从而可以实现对每一对高速信号线在每一所在层中的线长差异以及不同段(指相同线宽且为连续布线)的线长差异的检查。可以快速检查整板或者部分高速信号线不同层不同线宽的对内等长情况,减少人工检查的时间并且提高对信号线检查的准确性。本实施例提供的方法可以在PCB设计中和完成后使用,具有简单方便快速的特点。
可选的,确定待检查集合中,同一高速信号线对的第一高速信号线和第二高速信号线所占的布线层之后,还包括:
判断同一高速信号线对中的第一高速信号线在所述PCB板中所占的布线层,和所述第二高速信号线在所述PCB板中所占的布线层是否相同;若不同,则进行布线层差异信息提示。
本发明实施例提供的技术方案,通过确定同一高速信号线对中的第一高速信号线在PCB板中所占的布线层,和第二高速信号线在PCB板中所占的布线层,可以判断同一高速信号线对中的第一高速信号线在PCB板中所占的布线层,和第二高速信号线在PCB板中所占的布线层是否相同;并在不同时进行布线层差异信息的提示,从而实现对同一对的高速信号线的布线层差异的检查,避免布线层差异影响高速信号到接收端时间差异,进而影响对逻辑的判断。
可选的,同一高速信号线对中的第一高速信号线在所述PCB板中所占的布线层,和所述第二高速信号线在所述PCB板中所占的布线层相同;且同一高速信号线对中的第一高速信号线和第二高速信号线同步换层。
本发明实施例提供的技术方案,通过设置同一高速信号线对中的第一高速信号线在所述PCB板中所占的布线层,和所述第二高速信号线在所述PCB板中所占的布线层相同;且同一高速信号线对中的第一高速信号线和第二高速信号线同步换层;避免同一对高速信号线所占布线层差异影响高速信号到接收端时间差异,进而影响对逻辑的判断,并且还可以省去对信号线所占布线层差异的检查,进一步提高对PCB板中高速信号线的检查效率。
可选的,同一高速信号线对中,位于同一布线层中的第一高速信号线的线宽至少属于一个线宽分组,位于同一布线层中的第二高速信号线的线宽至少属于一个线宽分组;和/或,同一高速信号线对中,位于同一布线层中的第一高速信号线的线宽所属的线宽分组与第二高速信号线的线宽所属的线宽分组相同。
本发明实施例提供的技术方案,通过设置位于同一布线层中的第一高速信号线的线宽所属的线宽分组与第二高速信号线的线宽所属的线宽分组相同,避免同一对高速信号线在同一布线层中的线宽差异影响高速信号到接收端时间差异,进而影响对逻辑的判断。
可选的,根据同层中的高速信号线的线宽分组数检查该层中的高速信号线的线宽是否满足预设线宽条件,包括:
判断同层中的高速信号线的线宽分组数是否小于第一预设值;
若是,则确定该层中的高速信号线的线宽不满足预设线宽条件,并进行线宽有误提示;
若否,则确定该层中的高速信号线的线宽满足预设线宽条件。
本发明实施例提供的技术方案,由于在PCB板中,通常在一层布线层设置的线宽种类不易过多,因此可以通过判断同层中的高速信号线的线宽分组数是否小于第一预设值,实现对该层中的信号线的线宽是否满足预设线宽条件的判断。进而在逐一判断每一元素中的两根信号线的线宽时,可以实现对每一元素中的两根信号线在不同层的线宽检查。其中,第一预设值可以根据实际需要进行设定。示例性的,第一预设值可以为3。
可选的,根据长度差检查该高速信号线对是否满足预设长度条件,包括:
判断长度差的绝对值是否大于第二预设值;
若是,则确定所述高速信号线在该层中的长度不满足预设长度条件
若否,则确定所述高速信号线在该层中的长度满足预设长度条件。
本发明实施例提供的技术方案,通过判断位于同层且属于同一高速信号线对中的相同线宽的第一高速信号线和第二信号线的长度差是否大于第二预设值,实现对每一元素对应的高速信号线在全部所占层中的长度差异的检查,比人工检查节省大量时间并且准确性较高。其中,第二预设值可以根据实际需要进行设定。示例性的,第二预设值可以为1mil。
可选的,确定所述高速信号线在该层中的长度不满足预设长度条件之后,还包括:
获取高速信号线对中长度较小的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值,并将长度较小的高速信号线高亮成预设颜色。
本发明实施例提供的技术方案,在确定高速信号线在一布线层中的长度不满足预设长度条件之后,通过高亮该层中长度有差异的信号线,一目了然,便于对长度有差异信号线的定位。并且,获取并记录两根高速信号线中长度较小的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值,后续可以对长度较小的高速信号线的长度进行补长的工艺,相对于将长度较长的高速信号线变短的工艺,可以简化对PCB板中高速信号线长度的修正过程。
可选的,PCB板中高速信号线的检查方法还包括:
判断待检查集合内元素是否全部检查完毕;
若是,则弹窗展示高亮成预设颜色的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值;
若否,则继续对待检查集合内的元素进行检查。
本发明实施例提供的技术方案,通过判断待检查集合内元素是否全部检查完毕,可以防止对待检查集合内元素的漏检。并且在对待检查集合内元素全部检查完毕后,输出报表,展示包括高亮成预设颜色的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值,可以便于对全部检查出的存在差异需要修正的信号线的信息的获取,以便于后续对信号线长度统一的修正。
综上,图2是本发明实施例提供的另一种PCB板中高速信号线的检查方法的流程图,参考图2,PCB板中高速信号线的检查方法包括:
S210、确定PCB板中的待检查高速信号,以将每一待检查高速信号对应的高速信号线对作为一个元素,形成待检查集合;其中,每一高速信号线对包括第一高速信号线和第二高速信号线。
S220、逐一获取待检查集合中的元素,确定同一高速信号线对中的第一高速信号线在PCB板中所占的布线层和第二高速信号线在PCB板中所占的布线层。
S230、将同层的高速信号线按不同线宽进行分组。
S240、判断同层中的高速信号线的线宽分组数是否小于第一预设值;若是,则执行步骤S260;若否,则进行步骤S250。
S250、提示线宽有误信息。
S260、计算位于同层且属于同一高速信号线对中的相同线宽且为连续布线的第一高速信号线和第二高速信号线的长度差。
S270、判断长度差的绝对值是否大于第二预设值;若是,则执行步骤S280;若否,则返回执行步骤S220。
S280、获取高速信号线对中长度较小的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值,并将长度较小的高速信号线高亮成预设颜色。
S290、判断待检查集合内元素是否全部检查完毕;若是,则执行步骤S2100;若否,则返回执行步骤S220。
S2100、弹窗展示高亮成预设颜色的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值。
图3是本发明实施例提供的一种用于展示高亮成预设颜色的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值的界面图,参考图3,确定待检查集合内元素全部检查完毕后,弹窗展示高亮成预设颜色的高速信号线的高速信号名(Net name)、所在布线层(Layer)、线宽(Width)以及两根高速信号线长度差值的绝对值(Length)。
本发明实施例还提供了一种PCB板中高速信号线的检查装置,包括:
待检查集合形成模块,用于将每一待检查的高速信号线对作为一个元素,形成待检查集合;其中,每一高速信号线对包括第一高速信号线和第二高速信号线;
布线层确定模块,用确定待检查集合中,同一高速信号线对的第一高速信号线和第二高速信号线所占的布线层;
线宽检查模块,用于将同层的高速信号线按不同线宽进行分组,根据线宽分组数检查该层中的高速信号线的线宽是否满足预设线宽条件;
线长检查模块,用于计算同层同一高速信号线对中,相同线宽且为连续布线的第一高速信号线和第二信号线的长度差,并根据长度差检查元素对应的高速信号线对是否满足预设长度条件。
本发明实施例所提供的PCB板中高速信号线的检查装置可执行本发明任意实施例所提供的PCB板中高速信号线的检查方法,具备执行方法相应的功能模块和有益效果。其中,PCB板中高速信号线的检查装置可基于Allegro软件设计获得。
本发明实施例还提供了一种电子设备,电子设备包括:
至少一个处理器;以及
与至少一个处理器通信连接的存储器;其中,
存储器存储有可被至少一个处理器执行的计算机程序,计算机程序被至少一个处理器执行,以使至少一个处理器能够执行本发明任一实施例所述PCB板中高速信号线的检查方法。
图4示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。
如图4所示,电子设备10包括至少一个处理器11,以及与至少一个处理器11通信连接的存储器,如只读存储器(ROM)12、随机访问存储器(RAM)13等,其中,存储器存储有可被至少一个处理器执行的计算机程序,处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序,来执行各种适当的动作和处理。在RAM 13中,还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15,包括:输入单元16,例如键盘、鼠标等;输出单元17,例如各种类型的显示器、扬声器等;存储单元18,例如磁盘、光盘等;以及通信单元19,例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理。
计算机程序包括在Allegro软件编写的skill程序。Allegro(自由软件程序库)是一种PCB设计布线工具,为当前高速、高密度、多层的复杂PCB设计布线提供了较为完善的解决方案。skill语言是Allegro软件内置的一种基于C语言和LISP语言的高级编程语言,Allegro为skill语言提供了丰富的交互式函数;研究skill语言继而编写工具,用户可以根据自身的需要进行开发,使得基于Allegro软件设计的检查装置可以具备快速检查整板或者部分高速信号线在每一所在层中的线长差异以及不同段(指相同线宽)的线长差异的功能。从而减少人工检查的时间,并且提高对信号线检查的准确性,防止对信号线的漏检。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种PCB板中高速信号线的检查方法,其特征在于,包括:
将PCB板中每一待检查的高速信号线对作为一个元素,形成待检查集合;其中,每一所述高速信号线对包括第一高速信号线和第二高速信号线;
确定所述待检查集合中,同一高速信号线对的第一高速信号线和第二高速信号线所占的布线层;
将同层的高速信号线按不同线宽进行分组,根据分组数检查对应层中的高速信号线的线宽是否满足预设线宽条件;其中,相同线宽或者属于相同线宽范围内的高速信号线划分为同一组;
计算同层同一高速信号线对中,相同线宽且为连续布线的第一高速信号线和第二高速信号线的长度差;
根据所述长度差,检查该高速信号线对是否满足预设长度条件。
2.根据权利要求1所述的PCB板中高速信号线的检查方法,其特征在于,
同一高速信号线对中的第一高速信号线在所述PCB板中所占的布线层,和所述第二高速信号线在所述PCB板中所占的布线层相同;且同一元素中的第一高速信号线和第二高速信号线同步换层;
和/或,同一高速信号线对中,位于同一布线层中的第一高速信号线的线宽至少属于一个线宽分组,位于同一布线层中的第二高速信号线的线宽至少属于一个线宽分组;
和/或,同一高速信号线对中,位于同一布线层中的第一高速信号线的线宽所属的线宽分组与第二高速信号线的线宽所属的线宽分组相同。
3.根据权利要求1所述的PCB板中高速信号线的检查方法,其特征在于,确定所述待检查集合中,同一高速信号线对的第一高速信号线和所述第二高速信号所占的布线层之后,还包括:
判断同一高速信号线对中的第一高速信号线在所述PCB板中所占的布线层,和所述第二高速信号线在所述PCB板中所占的布线层是否相同;若不同,则进行布线层差异信息提示。
4.根据权利要求1所述的PCB板中高速信号线的检查方法,其特征在于,根据同层中的高速信号线的线宽分组数检查对应层中的高速信号线的线宽是否满足预设线宽条件,包括:
判断同层中的高速信号线的线宽分组数是否小于第一预设值;
若是,则确定该层中的高速信号线的线宽不满足预设线宽条件,并进行线宽有误提示;
若否,则确定该层中的高速信号线的线宽满足预设线宽条件。
5.根据权利要求1所述的PCB板中高速信号线的检查方法,其特征在于,根据所述长度差,检查该高速信号线对是否满足预设长度条件,包括:
判断所述长度差的绝对值是否大于第二预设值;
若是,则确定所述高速信号线对在该层中的长度不满足预设长度条件;
若否,则确定所述高速信号线对在该层中的长度满足预设长度条件。
6.根据权利要求5所述的PCB板中高速信号线的检查方法,其特征在于,确定所述高速信号线对在该层中的长度不满足预设长度条件之后,还包括:
获取高速信号线对中长度较小的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值,并将长度较小的高速信号线高亮成预设颜色。
7.根据权利要求6所述的PCB板中高速信号线的检查方法,其特征在于,还包括:
判断所述待检查集合内的元素是否全部检查完毕;
若是,则弹窗展示高亮成预设颜色的高速信号线的高速信号名、所在布线层、线宽以及两根高速信号线长度差值的绝对值;
若否,则继续对所述待检查集合内的元素进行检查。
8.一种PCB板中高速信号线的检查装置,其特征在于,包括:
待检查集合形成模块,用于将PCB板中每一待检查的高速信号线对作为一个元素,形成待检查集合;其中,每一所述高速信号线对包括第一高速信号线和第二高速信号线;
布线层确定模块,用于确定同一高速信号线对的第一高速信号线和第二高速信号线所占的布线层;
线宽检查模块,用于将同层的信号线按不同线宽进行分组,根据线宽分组数检查对应层中的高速信号线的线宽是否满足预设线宽条件;
线长检查模块,用于计算同层同一高速信号线对中,相同线宽且为连续布线的第一高速信号线和第二高速信号线的长度差,并根据所述长度差,检查该高速信号线对是否满足预设长度条件。
9.一种电子设备,其特征在于,所述电子设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的计算机程序,所述计算机程序被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求1-7中任一项所述的PCB板中高速信号线的检查方法。
10.根据权利要求9所述的电子设备,其特征在于,所述计算机程序包括在自由软件程序库软件编写的skill程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311651815.1A CN117574848A (zh) | 2023-12-05 | 2023-12-05 | Pcb板中高速信号线的检查方法、检查装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311651815.1A CN117574848A (zh) | 2023-12-05 | 2023-12-05 | Pcb板中高速信号线的检查方法、检查装置及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117574848A true CN117574848A (zh) | 2024-02-20 |
Family
ID=89884299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311651815.1A Pending CN117574848A (zh) | 2023-12-05 | 2023-12-05 | Pcb板中高速信号线的检查方法、检查装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117574848A (zh) |
-
2023
- 2023-12-05 CN CN202311651815.1A patent/CN117574848A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
US20190200494A1 (en) | Printed circuit board inspecting apparatus, method for determining fault type of screen printer and computer readable recording medium | |
US11604916B2 (en) | Method, system, and electronic device for detecting open/short circuit of PCB design layout | |
JPH0434951A (ja) | プリント配線板の検査方法 | |
CN111475355B (zh) | 高速链路信号完整性评估方法、系统、终端及存储介质 | |
CN112966465A (zh) | 电路仿真方法及设备 | |
US7657853B2 (en) | Verification apparatus, design verification method, and computer aided design apparatus | |
CN112800716B (zh) | 一种集成电路版图布线中线网开路检测方法 | |
CN108417231A (zh) | 一种ddr布线的线长检测方法及系统 | |
JP7097587B2 (ja) | 部品記号の極性記号検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス | |
CN117574848A (zh) | Pcb板中高速信号线的检查方法、检查装置及电子设备 | |
CN115081389B (zh) | 一种印刷电路板走线检查方法、装置、设备、存储介质 | |
CN113284141A (zh) | 用于缺陷检测的模型确定方法、装置和设备 | |
CN112685992A (zh) | 一种基于Skill快速查找跨平面走线的方法和系统 | |
CN115774982A (zh) | 一种布线质量检测方法、装置及存储介质 | |
US20120042297A1 (en) | Computer aided design system and method | |
CN114779058B (zh) | 动态调整测项比例的主板检测方法、装置、设备及介质 | |
CN114254583B (zh) | 一种检查器件引脚连接的方法、装置、设备、存储介质 | |
CN113609577B (zh) | 一种汽车电器原理检查方法 | |
CN116185733A (zh) | PCIe信号一致性测试方法、装置及电子设备 | |
CN116298796A (zh) | 一种菊花链拓扑检测方法、装置、设备及存储介质 | |
CN117634416A (zh) | 一种异常走线检测方法、装置、设备及存储介质 | |
CN115408977A (zh) | 一种pcb走线自动等间距的方法及电子设备 | |
CN117630733A (zh) | 一种微短路检测方法、检测装置、电子设备及存储介质 | |
CN116113156A (zh) | 消除高速线丝印方法、系统、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |