CN117561813A - 一种磁性存储装置及其制备方法 - Google Patents
一种磁性存储装置及其制备方法 Download PDFInfo
- Publication number
- CN117561813A CN117561813A CN202180099582.1A CN202180099582A CN117561813A CN 117561813 A CN117561813 A CN 117561813A CN 202180099582 A CN202180099582 A CN 202180099582A CN 117561813 A CN117561813 A CN 117561813A
- Authority
- CN
- China
- Prior art keywords
- bottom electrode
- layer
- conductive structure
- magnetic memory
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 483
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000012212 insulator Substances 0.000 claims abstract description 188
- 230000010287 polarization Effects 0.000 claims abstract description 156
- 238000005530 etching Methods 0.000 claims abstract description 135
- 238000000034 method Methods 0.000 claims abstract description 118
- 230000008569 process Effects 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000015654 memory Effects 0.000 claims description 227
- 210000004027 cell Anatomy 0.000 claims description 213
- 229910052751 metal Inorganic materials 0.000 claims description 110
- 239000002184 metal Substances 0.000 claims description 110
- 238000003860 storage Methods 0.000 claims description 51
- 239000004020 conductor Substances 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 35
- 230000004888 barrier function Effects 0.000 claims description 22
- 210000000352 storage cell Anatomy 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 434
- 229920002120 photoresistant polymer Polymers 0.000 description 80
- 238000010586 diagram Methods 0.000 description 21
- 230000005415 magnetization Effects 0.000 description 18
- 238000010884 ion-beam technique Methods 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005755 formation reaction Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910019236 CoFeB Inorganic materials 0.000 description 2
- 102100028423 MAP6 domain-containing protein 1 Human genes 0.000 description 2
- 101710163760 MAP6 domain-containing protein 1 Proteins 0.000 description 2
- 102100025297 Mannose-P-dolichol utilization defect 1 protein Human genes 0.000 description 2
- 101710089919 Mannose-P-dolichol utilization defect 1 protein Proteins 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- GSWGDDYIUCWADU-UHFFFAOYSA-N aluminum magnesium oxygen(2-) Chemical compound [O--].[Mg++].[Al+3] GSWGDDYIUCWADU-UHFFFAOYSA-N 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- VJQGOPNDIAJXEO-UHFFFAOYSA-N magnesium;oxoboron Chemical compound [Mg].O=[B] VJQGOPNDIAJXEO-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- PNHVEGMHOXTHMW-UHFFFAOYSA-N magnesium;zinc;oxygen(2-) Chemical compound [O-2].[O-2].[Mg+2].[Zn+2] PNHVEGMHOXTHMW-UHFFFAOYSA-N 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- NAWOSTKISNSQHP-UHFFFAOYSA-N tantalum titanium Chemical compound [Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ta].[Ta].[Ta] NAWOSTKISNSQHP-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请实施例提供一种磁性存储装置及其制备方法,该方法包括:在衬底上形成多个底电极和多个绝缘体,其中多个底电极中相邻的底电极通过多个绝缘体中的相应绝缘体互相绝缘,在多个底电极和多个绝缘体上形成极化层膜,在极化层膜上形成磁性隧道结层,在磁性隧道结层上覆盖绝缘体位置形成构造体掩模图案,通过使用构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻极化层膜和所述磁性隧道结层,形成连接相邻的两个底电极的构造体,构造体包括极化层和磁性隧道结。采用本申请实施例,在蚀刻形成磁性隧道结时无须准确停留至极化层上方,减少了工艺难度。也无须控制极化层的厚度要足够厚,则极化层的厚度可以减小,从而降低写电流与功耗。
Description
本申请涉及数据存储技术领域,尤其涉及一种磁性存储装置及其制备方法。
磁性隧道结(magnetic tunnel junction,MTJ)是磁性随机存储器(Magnetoresistive Random Access Memory,MRAM)的核心单元,其具有的隧穿磁电阻效应(Tunnel magneto resistance,TMR)使其具有可读性。当MTJ中由势垒层隔开的自由层和参考层,具有平行排列的磁化方向时,MTJ呈现低电阻状态;当自由层和参考层具有反平行排列的磁化方向时,MTJ呈现高电阻状态。高低电阻状态代表了两种不同的数据状态,如可以表示逻辑“0”与逻辑“1”的值。
MRAM的一种类型是自旋轨道力矩MRAM(spin orbit torque MRAM,SOT-MRAM)。如图1所示,SOT-MRAM包括自旋轨道力矩(SOT)层101、设于SOT层101之上的MTJ结构102以及设于SOT层101下的通孔103和通孔104。制作SOT-MRAM通常包括如下步骤:在衬底上制作通孔103和通孔104,在通孔103和通孔104之上形成SOT层膜和MTJ多层膜。图形化定义MTJ结构图案,对MTJ多层膜蚀刻,使蚀刻停止在SOT层膜之上,得到MTJ结构102。再图形化定义SOT层图案,对SOT层膜蚀刻,形成SOT层101。在制作过程中需要精准停留至SOT层膜上,工艺难度高。且要求SOT层膜的厚度不能太薄,避免刻断SOT层膜。但是,SOT层膜越厚,则流通至SOT层101的写电流越大,功耗也越大。
发明内容
本申请提供一种磁性存储装置及其制备方法,通过以同一构造体掩模图案同时蚀刻极化层膜和磁性隧道结层,在蚀刻形成磁性隧道结时无须精准停留至极化层上方,减少了工艺难度,也无须控制极化层的厚度要足够厚,则极化层的厚度可以减小,从而降低写电流与功耗。
第一方面,本申请实施例提供了一种磁性存储装置的制备方法,方法包括:在衬底上形成多个底电极和多个绝缘体,其中多个底电极中相邻的底电极通过多个绝缘体中的相应绝缘体互相绝缘,在多个底电极和多个绝缘体上形成极化层膜,在极化层膜上形成磁性隧道结层,形成磁性隧道结层包括:在极化层膜上形成自由层,在自由层上形成势垒层,在势垒层上形成参考层,在磁性隧道结层上覆盖绝缘体位置形成构造体掩模图案,通过使用构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻极化层膜和磁性隧道结层,形成连接相邻的两个底电极的构造体,构造体包括极化层和磁性隧道结。
在本申请实施例中,通过使用同一蚀刻构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻极化层膜和磁性隧道结层,则在蚀刻形成磁性隧道结时无须准确停留至极化层上方,减少了工艺难度。也无须为了避免刻断极化层而要控制极化层的厚度足够厚,可以减小极化层的厚度,从而降低写电流与功耗。进一步地,极化层和磁性隧道结一次刻蚀同时成形,降低了传统制作工艺中对极化层和磁性隧道结的套刻高精度要求。
在第一方面的一种可能的实现方式中,通过使用构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻极化层膜和磁性隧道结层,形成连接相邻的两个底电极的构造体包括:通过使用构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻极化层膜和磁性隧道结层,直至暴露出底电极,形成连接相邻的两个底电极的构造体,即在暴露出底电极时停止蚀刻,极化层与相邻的两个底电极构成导电线路。
在第一方面的一种可能的实现方式中,通过使用构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻极化层膜和磁性隧道结层,形成连接相邻的两个底电极的构造体包括:通过使用构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻极化层膜、磁性隧道结层和底电极,形成连接相邻的两个底电极的构造体;其中,在蚀刻极化层膜、磁性隧道结层和底电极之后,底电极包括经过蚀刻后剩余的蚀刻部分和未经过蚀刻的未蚀刻部分,即允许对底电极进行过刻,无须精准控制蚀刻停止。
在第一方面的一种可能的实现方式中,在多个底电极和多个绝缘体上形成极化层膜包括:在多个底电极和多个绝缘体上形成第一绝缘层;在第一绝缘层覆盖绝缘体位置上形成第一掩模图案;通过使用第一掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻第一绝缘层,直至暴露出底电极,形成突出体;在底电极、突出体和绝缘体上形成导电层;在导电层上形成第二绝缘层;对导电层和第二绝缘层执行平坦化工艺,以暴露出突出体的顶表面;在导电层、第二绝缘层和突出体的顶表面上形成极化层膜。可以控制导电层的厚度与均匀性,且通过生成第二绝缘层能保证在刻蚀的时候不会反溅射。
在第一方面的一种可能的实现方式中,在所述对所述导电层和所述第二绝缘层执行平坦化工艺,以暴露出所述突出体的顶表面后,得到由所述导电层构成的导电体;则在磁性隧道结层上覆盖绝缘体位置形成构造体掩模图案包括:在磁性隧道结层上覆盖导电体位置形成构造体掩模图案,其中构造体掩模图案用于将导电体上用于连接相邻两个底电极部分蚀刻掉,能保证相邻的两个底电极仅是通过极化层电连接的,写电流在极化层与两个底电极之间流通。
在第一方面的一种可能的实现方式中,磁性存储装置包括多个磁性存储单元;每一磁性存储单元包括:构造体;第一导电结构,第一导电结构包括第一底电极,第一底电极与极化层连接;第二导电结构,第二导电结构包括第二底电极,第二底电极与极化层连接,其中,第一底电极与第二底电极通过第一绝缘体彼此间隔开,第一底电极用于电连接第一金属线,第二底电极用于电连接第二金属线;多个磁性存储单元中的一个磁性存储单元的第一底电极与另一相邻的磁性存储单元的第二底电极通过第二绝缘体间隔开。
在本申请实施例中,通过多个磁性存储单元中的一个磁性存储单元的第一底电极与另一相邻的磁性存储单元的第二底电极通过第二绝缘体间隔开,实现多个磁性存储单元中相邻的两个磁性存储单元彼此绝缘,其中每一磁性存储单元包括两个相邻的底电极以及连接相邻的两个底电极的构造体。其中,每一磁性存储单元的构造体的一端分别连接相邻的两个底电极,相邻的两个磁性存储单元的底电极彼此绝缘,相邻的两个磁性存储单元的构造体彼此绝缘。每一磁性存储单元的构造体的另一端通过金属线连接到选择元件(如晶体管),每一磁性存储单元中的一底电极通过另一金属线连接到选择元件(如晶体管)上,通过这两个金属线提供读电流,以此实现对磁性存储单元的独立控制。或,每一磁性存储单元中的两个底电极分别通过两个金属线连接到对应的选择元件(如晶体 管)上,通过这两个金属线提供写电流,以此实现对磁性存储单元的独立控制。
在第一方面的一种可能的实现方式中,磁性存储装置包括多个基本单元;每一基本单元包括N个磁性存储单元,其中N大于或等于2;每一磁性存储单元包括:构造体;第一导电结构,第一导电结构包括第一底电极,第一底电极与极化层连接;第二导电结构,第二导电结构包括第二底电极,第二底电极与极化层连接,其中,第一底电极与第二底电极通过第一绝缘体彼此间隔开;每一基本单元中的一个磁性存储单元的第一底电极与另一相邻的磁性存储单元的第二底电极连接;多个基本单元中的一个基本单元的第一底电极与另一相邻的基本单元的第二底电极通过第二绝缘体间隔开。
在本申请实施例中,在N等于2时,每一基本单元包括第一磁性存储单元和第二磁性存储单元,第一磁性存储单元的第一底电极与另一相邻的第二磁性存储单元的第二底电极连接,第一磁性存储单元的第二底电极用于连接第一金属线,第二磁性存储单元的第一底电极用于连接第二金属线,每一磁性存储单元的构造体的另一端通过第三金属线选择元件(如晶体管),第一金属线与第二金属线用于为基本单元提供写电流,第一金属线与第三金属线用于为基本单元提供读电流,或第二金属线与第三金属线用于为基本单元提供读电流,以此实现对基本单元的独立控制。
在本申请实施例中,在N大于2时,每一基本单元包括N个构造体、N-1个共用底电极和两个底电极,其中,共用底电极由N个磁性存储单元中的一个磁性存储单元的第一底电极与另一相邻的磁性存储单元的第二底电极连接构成,每一构造体的一端分别连接底电极和共用底电极,或每一构造体的一端分别连接两个相邻的共用底电极,每一构造体的另一端通过金属线连接到选择元件(如晶体管)上,两个底电极中至少一个底电极通过金属线连接对应的选择元件(如晶体管),以此实现对基本单元的独立控制的同时,还可以同时控制基本单元内的多个构造体。
第二方面,本申请实施例提供了一种磁性存储装置,磁性存储装置包括多个磁性存储单元,每一磁性存储单元包括:构造体,构造体包括极化层以及设置于极化层上的磁性隧道结,第一导电结构,第一导电结构包括第一底电极,第一底电极与极化层连接,第二导电结构,第二导电结构包括第二底电极,第二底电极与极化层连接,其中,第一底电极与第二底电极通过第一绝缘体彼此间隔开,第一底电极用于电连接第一金属线,第二底电极用于电连接第二金属线;多个磁性存储单元中的一个磁性存储单元的第一底电极与另一相邻的磁性存储单元的第二底电极通过第二绝缘体间隔开。
在本申请实施例中,构造体包括极化层以及设置于极化层上的磁性隧道结,即将极化层与设置于极化层上的磁性隧道结作为一个整体,在蚀刻形成磁性隧道结时无须准确停留至极化层上方,直接一起蚀刻极化层与磁性隧道结,得到构造体,减少了工艺难度。也无须为了避免刻断极化层而要控制极化层的厚度足够厚,可以减小极化层的厚度,从而降低写电流与功耗。进一步地,第一底电极和第二底电极均连接极化层,且第一底电极与第二底电极通过第一绝缘体间隔开,第一底电极用于电连接第一金属线,第二底电极用于电连接第二金属线,可以通过控制第一金属线与第二金属线,以在第一底电极、第二底电极与极化层之间输入写电流。进一步地,多个磁性存储单元中的一个磁性存储单元的第一底电极与另一相邻的磁性存储单元的第二底电极通过第二绝缘体间隔开,即基于设置在相邻的两个磁性存储单元之间的第二绝缘体,可以减少写电流在磁性存储单元之间的流转,进而减少对磁性存储单元的误写操作,实现对磁性存储单元的写操作的独立 控制。
在第二方面的一种可能实现方式中,构造体由同一蚀刻掩模执行蚀刻工艺得到。即构造体作为一个整体,由同一蚀刻掩模执行蚀刻工艺得到。在蚀刻形成磁性隧道结时无须准确停留至极化层上方,减少了工艺难度。也无须为了避免刻断极化层而要控制极化层的厚度足够厚,可以减小极化层的厚度,从而降低写电流与功耗。进一步地,极化层和磁性隧道结由同一蚀刻掩模执行蚀刻工艺一次刻蚀同时成形,降低了传统制作工艺中对极化层和磁性隧道结的套刻高精度要求。由同一蚀刻掩模执行蚀刻工艺得到的构造体的极化层的中心位置与磁性隧道结的中心位置对准,极化层与磁性隧道结的尺寸相同或相似。
在第二方面的一种可能的实现方式中,极化层与磁性隧道结的纵向尺寸或横向尺寸相同或相似。
在第二方面的一种可能的实现方式中,极化层的一侧与磁性隧道结的一侧共面。
在第二方面的一种可能的实现方式中,极化层的一侧与磁性隧道结的一侧形成平面。
在第二方面的一种可能的实现方式中,极化层的一侧与磁性隧道结的一侧形成曲面。
在第二方面的一种可能的实现方式中,极化层的一侧相对于磁性隧道结的一侧突出。
在第二方面的一种可能的实现方式中,极化层的一侧相对于磁性隧道结的一侧凹入。
在第二方面的一种可能的实现方式中,极化层包括与第一导电结构和第二导电结构不同的材料。
在第二方面的一种可能的实现方式中,极化层包括与第一导电结构和第二导电结构相同的材料。
在第二方面的一种可能的实现方式中,第一导电结构的一侧与构造体的一侧共面,第二导电结构的一侧与构造体的一侧共面。
在第二方面的一种可能的实现方式中,第一导电结构的一侧相对于构造体的一侧突出,第二导电结构的一侧相对于构造体的一侧突出。
在第二方面的一种可能的实现方式中,第一导电结构的一侧相对于构造体的一侧凹入,第二导电结构的一侧相对于构造体的一侧凹入。
在第二方面的一种可能的实现方式中,第一导电结构还包括第三导电结构,第一底电极通过第三导电结构连接极化层,第二导电结构还包括第四导电结构,第二底电极通过第四导电结构连接极化层。
在第二方面的一种可能的实现方式中,其中,第一底电极包括与第三导电结构和第四导电结构不同的材料;第二底电极包括与第三导电结构和第四导电结构不同的材料。
在第二方面的一种可能的实现方式中,其中,第一底电极包括与第三导电结构和第四导电结构相同的材料;第二底电极包括与第三导电结构和第四导电结构相同的材料。
在第二方面的一种可能的实现方式中,第一金属线为位线,第二金属线为源线,或,第一金属线为源线,第二金属线为位线。
第三方面,本申请实施例提供了一种磁性存储装置,其中,磁性存储装置包括多个基本单元,每一基本单元包括N个磁性存储单元,其中N大于或等于2;每一磁性存储单元包括:构造体,构造体包括极化层以及设置于所述极化层上的磁性隧道结;第一导电结构,第一导电结构包括第一底电极,第一底电极与极化层连接;第二导电结构,第二导电结构包括第二底电极,第二底电极与极化层连接,其中,第一底电极与第二底电 极通过第一绝缘体彼此间隔开;每一基本单元中的一个磁性存储单元的第一底电极与另一相邻的磁性存储单元的第二底电极连接;多个基本单元中的一个基本单元的第一底电极与另一相邻的基本单元的第二底电极通过第二绝缘体间隔开。
在本申请实施例中,在N等于2时,每一基本单元包括第一磁性存储单元和第二磁性存储单元,第一磁性存储单元的第一底电极与另一相邻的第二磁性存储单元的第二底电极连接,第一磁性存储单元的第二底电极用于连接第一金属线,第二磁性存储单元的第一底电极用于连接第二金属线,每一磁性存储单元的构造体的另一端通过第三金属线选择元件(如晶体管),第一金属线与第二金属线用于为基本单元提供写电流,第一金属线与第三金属线用于为基本单元提供读电流,或第二金属线与第三金属线用于为基本单元提供读电流,以此实现对基本单元的独立控制。
在本申请实施例中,在N大于2时,每一基本单元包括N个构造体、N-1个共用底电极和两个底电极,其中,共用底电极由N个磁性存储单元中的一个磁性存储单元的第一底电极与另一相邻的磁性存储单元的第二底电极连接构成,每一构造体的一端分别连接底电极和共用底电极,或每一构造体的一端分别连接两个相邻的共用底电极,每一构造体的另一端通过金属线连接到选择元件(如晶体管)上,两个底电极中至少一个底电极通过金属线连接对应的选择元件(如晶体管),以此实现对基本单元的独立控制的同时,还可以同时控制基本单元内的多个构造体。
在第三方面的一种可能的实现方式中,其中,构造体由同一蚀刻掩模执行蚀刻工艺得到。
在第三方面的一种可能的实现方式中,其中,第一导电结构还包括第三导电结构,所述第一底电极通过所述第三导电结构连接所述极化层;所述第二导电结构还包括第四导电结构,所述第二底电极通过所述第四导电结构连接所述极化层。
在第三方面的一种可能的实现方式中,其中,所述极化层包括与所述第一导电体和所述第二导电体不同的材料。
在第三方面的一种可能的实现方式中,其中,所述极化层包括与所述第一导电体和所述第二导电体相同的材料。
在第三方面的一种可能的实现方式中,其中,所述第一导电结构相对于所述构造体的一侧突出,所述第二导电结构相对于所述构造体的一侧突出。
在第三方面的一种可能的实现方式中,其中,所述第一导电结构相对于所述构造体的一侧凹入,所述第二导电结构相对于所述构造体的一侧凹入。
第四方面,本申请实施例提供了一种由如上任一的方法制作得到的磁性存储装置。
第五方面,本申请实施例提供了一种存储设备,所述存储设备包括:电路板、以及与所述电路板连接的磁性存储装置,所述磁性存储装置为由上述第一方面方法制作得到的磁性存储装置,或,所述磁性存储装置为上述第二方面或第三方面的磁性存储装置。
可以理解地是,上述提供的任一种磁性存储装置以及制作方法等包含了上文所提供的磁性存储装置的制备方法的相同或相对应的特征,因此,其所能达到的有益效果可参考上文所提供的对应的集成电路中的有益效果,此处不再赘述。
图1为现有技术中提供的一种SOT-MRAM结构示意图。
图2a为本申请实施例提供的一种存储系统的结构示意图。
图2b为本申请实施例提供的另一种存储系统的结构示意图。
图2c为本申请实施例提供的另一种存储系统的结构示意图。
图3a为本申请实施例提供的一种磁性存储装置的立体图。
图3b是本申请实施例提供的一种磁性存储装置的俯视图。
图3c是沿图3a的线I-I’截取的截面图。
图3d为本申请实施例提供的一种磁性存储装置的俯视图。
图4a是本申请实施例提供的另一种磁性存储装置的立体图。
图4b是沿图4a的线II-II’截取的截面图。
图5a是本申请实施例提供的另一种磁性存储装置的立体图。
图5b是沿图5a的线A-A’截取的截面图。
图6是本申请实施例提供的一种磁性存储单元连接控制线的示意图。
图7是本申请实施例提供的另一种磁性存储单元连接控制线的示意图。
图8a是本申请实施例提供的另一种磁性存储单元结构示意图。
图8b是本申请实施例提供的另一种磁性存储单元结构示意图。
图8c是本申请实施例提供的另一种磁性存储单元结构示意图。
图8d是本申请实施例提供的另一种磁性存储单元结构示意图。
图9a是本申请实施例提供的另一种磁性存储单元结构示意图。
图9b是本申请实施例提供的另一种磁性存储单元结构示意图。
图9c是本申请实施例提供的另一种磁性存储单元结构示意图。
图9d是本申请实施例提供的另一种磁性存储单元结构示意图。
图10是本申请实施例提供的另一形状的构造体与底电极示意图。
图11a是本申请实施例提供的另一种磁性存储装置的截面图。
图11b是本申请实施例提供的另一种磁性存储装置的截面图。
图11c是本申请实施例提供的另一种磁性存储装置的截面图。
图12为本申请实施例提供的磁性存储装置的制作方法的流程示意图。
图13a至图16b为示出制造图3a所示磁存储器装置的方法的结构图。
图17a至图27b示出制造由图8b所示磁性存储单元构成的磁存储器装置的方法的结构图。
下文将详细论述各实施例的制作和使用。但应了解,本申请提供的许多适用发明概念可实施在多种具体环境中。所论述的具体实施例仅仅说明用以实施和使用本说明和本技术的具体方式,而不限制本申请的范围。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚的描述。显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。在本申请中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独 存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,a和b,a和c,b和c或a、b和c,其中a、b和c可以是单个,也可以是多个。另外,在本申请的实施例中,“第一”、“第二”等字样并不对数量和次序进行限定。
需要说明的是,本申请实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
需要说明的是,本申请中,“连接”包括“机械连接”、“电连接”、“通信连接”中的一种或多种。此外,在上下文中,还需要理解的是,当提到一个元件连接在另一个元件“上”或者“下”时,其不仅能够直接连接在另一个元件“上”或者“下”,也可以通过中间元件间接连接在另一个元件“上”或者“下”。
本申请提供的技术方案可以应用于采用磁性随机存取存储器的各种存储系统200中。例如,本申请提供的技术方案应用于计算机中。又例如,本申请提供的技术方案应用于包括存储器、或者包括处理器和存储器的存储系统200中,该处理器可以为中央处理器(central processing unit,CPU20)、人工智能(artificial intelligence,AI)处理器、数字信号处理器(digital signal processor)和神经网络处理器等。
图2a为本申请实施例提供的一种存储系统的结构示意图,存储系统200可以包括存储器10,存储器10可以为磁性随机存取存储器。可选的,存储系统200还可以包括CPU20、缓存器(cache)30等。
在一种实施例中,如图2a所示,存储系统200包括集成在一起的CPU20、缓存器30和存储器10。
在另一种实施例中,如图2b所示,存储系统200可以为作为独立的存储器,存储系统200包括集成在一起的存储器10、CPU20、缓存器30和控制器40,存储器10通过该控制器40与缓存器30和CPU20相耦合。存储器10可以为磁性随机存取存储器。
在又一种实施例中,如图2c所示,存储系统200包括存储器10,以及集成在一起的CPU20、缓存器30、控制器40和动态随机存储器(dynamic random access memory,DRAM)50,存储器10可以作为外部的存储器10与DRAM50耦合;其中,DRAM50通过控制器40与缓存器30和CPU20相耦合。存储器10可以为磁性随机存取存储器。
在又一种实施例中,图2a、图2b和图2c中所示的各种存储系统200中的CPU20也可以替换为CPU核(core)。
在本申请实施例中,存储器10可以包括一个或一个以上的磁性存储装置。
图3a为本申请实施例提供的一种磁性存储装置的立体图。图3b是本申请实施例提供的一种磁性存储装置的俯视图。图3c是沿图3a的线I-I’截取的截面图。
请参照图3a、图3b和图3c,磁性存储装置300可以形成在衬底400上,该衬底400可以为载体衬底。磁性存储装置300可以包括多个磁性存储单元30,多个磁性存储单元30包括两个及两个以上的磁性存储单元30。图3a、图3b和图3c中以磁性存储装置300包括磁性存储单元30a和磁性存储单元30b为例进行说明。
其中,衬底400可以由诸如硅、硅锗等的半导体材料形成。
在一些实施例中,衬底400是晶体半导体衬底,诸如晶体硅衬底、晶体硅碳衬底、晶体硅锗衬底、III-V族化合物半导体衬底等。
在一些实施例中,衬底400可以包括掺杂或未掺杂的块状硅、或者绝缘体上硅(SOI)衬底的有源层。通常,SOI衬底包括诸如硅、锗、硅锗或其组合的半导体材料层,诸如绝缘体上的硅锗(SGOI)。可以使用的其他衬底400包括多层衬底、梯度衬底或混合取向衬底。
在一些实施例中,该多个磁性存储单元30相同,如该多个磁性存储单元的结构和材料大致相似,即磁性存储单元30a和磁性存储单元30b的结构和材料大致相似。磁性存储单元30是磁性存储装置300中具有数据存储和读写功能的最小单元,可以用于存储一个最小信息单位,如1比特数据(例如0或1),也就是一个二进制位。通过多个磁性存储单元30,可以实现多个二进制位数据的存储。
在一些实施例中,磁性存储装置300中各个磁性存储单元30彼此间隔开(即,电分离或电绝缘),即磁性存储装置300中某一磁性存储单元30的读电流或写电流无法流通至其他磁性存储单元30。如磁性存储单元30a和磁性存储单元30b彼此间隔开(即,电分离或电绝缘),磁性存储单元30a和磁性存储单元30b之间可以通过绝缘体彼此电绝缘,磁性存储单元30a中的读电流或写电流无法流通至磁性存储单元30b,相应地,磁性存储单元30b中的读电流或写电流无法流通至磁性存储单元30a。
磁性存储单元30a包括第一导电结构31a、第二导电结构32a、构造体33a和顶电极34a。
其中,第一导电结构31a和第二导电结构32a可以设置在衬底400上。第一导电结构31a和第二导电结构32a可在水平方向上彼此间隔开。在一些实施例中,第一导电结构31a和第二导电结构32a可在平行于衬底400的顶表面401的第一方向D1(即,水平方向)上彼此间隔开(即,电分离或电绝缘)。
在一些实施例中,磁性存储单元30a还包括绝缘体35a,绝缘体35a可设置在第一导电结构31a和第二导电结构32a之间。两个邻近的第一导电结构31a和第二导电结构32a可通过设置在该两个邻近的第一导电结构31a和第二导电结构32a之间的绝缘体35a彼此间隔开(即,电分离或电绝缘),即相邻的第一导电结构31a和第二导电结构32a通过绝缘体35a互相绝缘。
在一些实施例中,第一导电结构31a和第二导电结构32a可分别电耦接至(例如,电连接至)对应的一个金属线的一端。
在一些实施例中,选择元件(图未示)可设置在衬底400的半导体衬底上,选择元件可为晶体管(例如,场效应晶体管)或二极管。选择元件的端子可电耦接至(例如,电连接至)至金属线的另一端。例如,第一导电结构31a可电耦接至(例如,电连接至)对应的一个金属线的一端,该金属线的另一端可电耦接至(例如,电连接至)对应的一个选择元件的端子。
在一些实施例中,第一导电结构31a和第二导电结构32a包括导电材料,示例性地,第一导电结构31a和第二导电结构32a可由掺杂的金属(例如,钨、钛和/或钽)、导电金属氮化物(例如,氮化钛、氮化钽和/或氮化钨)和金属半导体化合物(例如,金属硅化物)中的至少一个形成或者包括它们中的至少一个。
在一些实施例中,第一导电结构31a和第二导电结构32a可以为底电极,如图3a、 图3b和图3c所示,第一导电结构31a为底电极311a,第二导电结构32a为底电极321a。底电极311a和底电极321a包括单层,而在其他实施例中,底电极311a和底电极321a可以包括相同材料或不同材料的多个不同的层。
在一些实施例中,底电极311a和底电极321a可以包括氮化钛、氮化钽、氮、钛、钽、钨、钴、铜等的单层。在一些实施例中,底电极311a和底电极321a可以包括:氮化钛、钛和氮化钛;氮化钽、钽和氮化钽;钽、氮化钽和钽;钛、氮化钛和钛;钽和氮化钛;钛和氮化钽;氮化钛和氮化钽;氮化钛和钨;氮化钽和钨;等等的多层。简而言之,在底电极311a和底电极321a具有多层形成的实施例中,这些层可以包括两层或更多层的单层材料。
在一些实施例中,绝缘体35a可由氧化物、氮化物和/或氧氮化物中的至少一个形成或者包括它们中的至少一个。
构造体33a可设置在绝缘体35a上。参照图3a,构造体33a可设置在位于相邻的两个第一导电结构31a和第二导电结构32a之间的对应的一个绝缘体35a上。构造体33a的底表面330a与第一导电结构31a、第二导电结构32a和绝缘体35a均接触,即相邻的两个第一导电结构31a和第二导电结构32a可设分别置在构造体33a的两侧,且构造体33a分别与第一导电结构31a和第二导电结构32a连接(例如,电连接)。
当在俯视图上看时,如图3b所示,构造体33a与相邻两个第一导电结构31a和第二导电结构32a重叠。如第一导电结构31a与第二导电结构32a在第二方向D2(即,垂直方向)上的投影与构造体33a在第二方向D2上的投影部分重叠,构造体33a的两端在第二方向D2上的投影分别覆盖第一导电结构31a在第二方向D2上的部分投影与第二导电结构32a在第二方向D2上的部分投影。换句话说,当在俯视图上看时,构造体33a的一侧(如第一侧331a或第二侧332a)上平行于第一方向D1的边大于绝缘体35a的一侧(如第一侧351a)上平行于第一方向D1的边,构造体33a的一侧(如第一侧331a或第二侧332a)连接至第一导电结构31a与第二导电结构32a之间。
当在俯视图上看时,如图3b所示,构造体33a的两侧(如第一侧331a和第二侧332a)位于绝缘体35a的两侧(如第一侧351a和第二侧352a)所构成的区域范围之内。或者说,构造体33a的第三侧333a和第四侧334a上平行于第三方向D3的边的长度小于第一导电结构31a(底电极311a)和第二导电结构32a(底电极321a)的关键尺寸(critical dimension,CD)。换句话说,构造体33a的第三侧333a在第二方向D2上的投影,位于第一导电结构31a在第二方向D2上的投影区域内,构造体33a的第四侧334a在第二方向D2上的投影,位于第二导电结构32a在第二方向D2上的投影区域内。
在一些实施例中,构造体33a的第三侧333a和第四侧334a上平行于第三方向D3的边的长度可以大于或等于第一导电结构31a(底电极311a)和第二导电结构32a(底电极321a)的关键尺寸(critical dimension,CD)。
构造体33a可包括在第二方向D2上按次序堆叠的极化层301和磁性隧道结MTJa。磁性隧道结MTJa可包括在第二方向D2上按次序堆叠在极化层301上的自由层302、势垒层303和参考层304。例如,可通过溅射工艺或化学气相沉积工艺形成极化层301、自由层302、势垒层303和参考层304中的每一个。
顶电极34a可设置在磁性隧道结MTJa上。自由层302可设置在极化层301与势垒层303之间,势垒层303可设置在自由层302和参考层304之间,并且参考层304可设 置在顶电极34a与势垒层303之间。例如,顶电极34a可包括金属(例如,Ta、W、Ru和Ir)和导电金属氮化物(例如,TiN,TaN)中的至少一个。
在一些实施例中,构造体33a可以是由同一蚀刻掩模执行蚀刻工艺以蚀刻得到的。即构造体33a是使用同一蚀刻掩模执行蚀刻工艺,一次性蚀刻得到。
在一些实施例中,构造体33a和顶电极34a可以是由同一蚀刻掩模执行蚀刻工艺以蚀刻得到的。即构造体33a和顶电极34a是使用同一蚀刻掩模执行蚀刻工艺,一次性蚀刻得到。
在一些实施例中,极化层301与磁性隧道结MTJa的形状相同或相似。示例性地,极化层301与磁性隧道结MTJa可以同为圆柱体、正方体或长方体等形状。
示例性地,从立体图上看,如图3a所示,极化层301与磁性隧道结MTJa的形状为大致相似的长方体。从俯视图上看,如图3b所示,极化层301与磁性隧道结MTJa的形状为大致相同的正方形。从截面图上看,如图3c所示,极化层301与磁性隧道结MTJa的形状均为大致相似的长方形。
在一些实施例中,极化层301的中心位置与磁性隧道结MTJa的中心位置对准,极化层301与磁性隧道结MTJa的尺寸相同或相似。其中,尺寸可以为横向尺寸或纵向尺寸或横向尺寸与纵向尺寸,其中对准可以包括完全对准、重叠或大致对准。
其中,横向尺寸可以指示为长度,纵向尺寸可以指示为宽度。如极化层301的横向尺寸即极化层301的长度,极化层301的纵向尺寸即极化层301的宽度。
在一些实施例中,横向尺寸可以为物体沿着第一方向D1(水平方向)的尺寸,纵向尺寸可以为物体沿着第三方向D3(竖直方向)的尺寸。
在一些实施例中,在物体形状为圆形或圆柱体等时,横向尺寸或纵向尺寸可以为半径。
示例性地,从俯视图上看,如图3a所示,极化层301的中心位置与磁性隧道结MTJa的中心位置对准,极化层301与磁性隧道结MTJa为相同的正方形,则极化层301与磁性隧道结MTJa的横向尺寸相同或相似,极化层301与磁性隧道结MTJa的纵向尺寸相同或相似。
在一些实施例中,极化层301的一侧与磁性隧道结MTJa的一侧可共面。在一些实施例中,极化层301的一侧与磁性隧道结MTJa的一侧可构成平面,即构造体33a的一侧形成竖直形状,如图3c所示,极化层301的一侧与磁性隧道结MTJa的一侧均处于第四侧334a的平面内。极化层301的一侧与磁性隧道结MTJa的一侧可构成曲面,构造体33a的一侧形成弯曲形状。
在一些实施例中,构造体33a的一侧(如第一侧331a、第二侧332a、第三侧333a以及第四侧334a)可以相对于衬底400顶表面401垂直。如图3c所示,第三侧333a和第四侧334a相对于衬底400顶表面401垂直。
在一些实施例中,构造体33a的一侧(如第一侧331a、第二侧332a、第三侧333a或第四侧334a)可以相对于衬底400顶表面401倾斜,构造体33a的一侧与衬底400的顶表面401成锐角或钝角。
请一并参阅图3a和图3c,构造体33a的蚀刻轮廓(lateral etching profile)为大致竖直的轮廓,或者说,构造体33a的各个侧(如第一侧331a、第二侧332a、第三侧333a以及第四侧334a)均为大致竖直的形状,即极化层301与磁性隧道结MTJa的蚀刻轮廓均为大致竖直的轮廓。其中,蚀刻轮廓可以理解为待蚀刻物体经过蚀刻后该物体表面的 轮廓,如构造体33a的蚀刻轮廓即构造体33a表面的轮廓,极化层301的蚀刻轮廓即极化层301表面的轮廓,磁性隧道结MTJa的蚀刻轮廓即磁性隧道结MTJa表面的轮廓。
换句话说,构造体33a的蚀刻轮廓即构造体33a外表面的蚀刻轮廓,请一并参阅图3a、图3b和图3c,构造体33a的蚀刻轮廓即第一侧331a、第二侧332a、第三侧333a以及第四侧334a的轮廓。
在一些实施例中,极化层301的蚀刻轮廓与磁性隧道结MTJa的蚀刻轮廓相同或相似。从截面图上看,如图3c所示,极化层301一侧的蚀刻轮廓为笔直形状,磁性隧道结MTJa一侧的蚀刻轮廓为笔直形状。
在一些实施例中,极化层301一侧的蚀刻轮廓为弯曲形状,磁性隧道结MTJa一侧的蚀刻轮廓为弯曲形状。
在一些实施例中,极化层301一侧的蚀刻轮廓为笔直形状,磁性隧道结MTJa一侧的蚀刻轮廓为弯曲形状,或,极化层301一侧的蚀刻轮廓为弯曲形状,磁性隧道结MTJa一侧的蚀刻轮廓为笔直形状。
在一些实施例中,极化层301一侧与磁性隧道结MTJa一侧不共面。如极化层301的一侧相对于磁性隧道结MTJa的一侧突出,或,极化层301的一侧相对于磁性隧道结MTJa的一侧凹入。
在本申请实施例中,极化层301可设置在磁性隧道结MTJa下方。极化层301可介于磁性隧道结MTJa与绝缘体35a之间。极化层301可介于磁性隧道结MTJa与第一导电结构31a和第二导电结构32a之间。请参照图3c,极化层301可介于磁性隧道结MTJa与绝缘体35a、第一导电结构31a和第二导电结构32a之间。极化层301与第一导电结构31a和第二导电结构32a可在第一方向D1上交替地布置,极化层301与第一导电结构31a和第二导电结构32a连接(例如,电连接)。
在一些实施例中,极化层301的横向尺寸可大于绝缘体35a的横向尺寸,即极化层301一侧上平行于第一方向D1的边大于绝缘体35a一侧上平行于第一方向D1的边,由此极化层301连接上第一导电结构31a和第二导电结构32a。极化层301的纵向尺寸可小于或等于绝缘体35a的纵向尺寸。
当在俯视图上看时,如图3b所示,极化层301位于顶电极34a之内,顶电极34a覆盖住极化层301。从截面图上看,如图3c所示,极化层301的一侧与顶电极34a的一侧形成垂直一侧。如图3b所示,顶电极34a与相邻两个第一导电结构31a和第二导电结构32a重叠。如第一导电结构31a与第二导电结构32a在第二方向D2(即,垂直方向)上的投影与顶电极34a在第二方向D2上的投影部分重叠,顶电极34a的两端在第二方向D2上的投影分别覆盖第一导电结构31a在第二方向D2上的部分投影与第二导电结构32a在第二方向D2上的部分投影。由此可推出,极化层301与相邻两个第一导电结构31a和第二导电结构32a重叠。如第一导电结构31a与第二导电结构32a在第二方向D2(即,垂直方向)上的投影与极化层301在第二方向D2上的投影部分重叠,极化层301的两端在第二方向D2上的投影分别覆盖第一导电结构31a在第二方向D2上的部分投影与第二导电结构32a在第二方向D2上的投影区域部分。换句话说,当在俯视图上看时,极化层301的一侧(也即构造体33a的一侧,如第一侧331a)上平行于第一方向D1的边大于绝缘体35a的一侧上平行于第一方向D1的边。
当在俯视图上看时,如图3b所示,极化层301的两侧(可以理解为即第一侧331a 或第二侧332a所在的一侧)位于绝缘体35a的两侧(如第一侧351a和第二侧352a)所构成的区域范围之内。或者说,构造体33a的两侧(可以理解为即第三侧333a和第四侧334a所在的侧)平行于第三方向D3的边的长度小于第一导电结构31a(底电极311a)和第二导电结构32a(底电极321a)的关键尺寸(critical dimension,CD)。
如图3c所示,两个邻近的第一导电结构31a和第二导电结构32a可设置在磁性隧道结MTJa的相对端部,两个邻近的第一导电结构31a和第二导电结构32a可分别设置至极化层301的相对端部,并且极化层301可将两个邻近的第一导电结构31a和第二导电结构32a彼此连接(例如,电连接)。在第一方向D1上布置的极化层301、第一导电结构31a和第二导电结构32a可彼此连接,从而构成单个导电线路。极化层301可被构造为对磁性隧道结MTJa施加自旋轨道扭矩。
在一些实施例中,极化层301可由重金属或包括(例如,掺有)重金属的材料形成或者包括重金属或包括(例如,掺有)重金属的材料。作为示例,极化层301可包括Ta,TaB,W,WB,Pt,Co/Pt等重金属材料或其掺杂后的材料。在其中一种可能实现方式中,极化层301还可以包括BiSe,BiTe,BiSbSe and BiSbTe等拓扑绝缘体。
在一些实施例中,第一导电结构31a和第二导电结构32a可包括与极化层301基本相同的材料。
在一些实施例中,第一导电结构31a和第二导电结构32a可包括与极化层301不同的导电材料。
在一些实施例中,Co及Fe的合金或其它混合物是一种常见材料,其被用作自由层302的部分材料。示例性,自由层302的材料可以为CoxFeyBz(其中x及y各自是0到100),且可缩写为CoFe或CoFeB或FeB。例如,势垒层303可包括氧化镁、氧化钛、氧化铝、镁锌氧化物、镁硼氧化物、镁铝氧和具有尖晶石型结构(spinel type structure)的氧化物中的至少一个。参考层304的材料也可以包括化合物CoFeB、CoFe及具有钴Co、钌Ru、铂Pt、铱Ir、锰Mn、等元素的铁磁金属化合物或多层金属膜结构。
如图3a、图3b和图3c,磁性存储单元30b包括第一导电结构31b、第二导电结构32b、构造体33b和顶电极34b。
其中,第一导电结构31b和第二导电结构32b可以设置在衬底400上。第一导电结构31b和第二导电结构32b可在水平方向上彼此间隔开。在一些实施例中,第一导电结构31b和第二导电结构32b可在平行于衬底400的顶表面401的第一方向D1上彼此间隔开。
在一些实施例中,磁性存储单元30b还包括绝缘体35b,绝缘体35b可设置在第一导电结构31b和第二导电结构32b之间。两个邻近的第一导电结构31b和第二导电结构32b可通过设置在该两个邻近的第一导电结构31b和第二导电结构32b之间的绝缘体35b彼此间隔开(即,电分离或电绝缘),即相邻的第一导电结构31b和第二导电结构32b通过绝缘体35b互相绝缘。
在一些实施例中,第一导电结构31b和第二导电结构32b可分别电耦接至(例如,电连接至)对应的一个金属线的一端。
在一些实施例中,磁性存储装置300还包括绝缘体35c,绝缘体35c可设置在第二导电结构32a和第一导电结构31b之间。两个邻近的第二导电结构32a和第一导电结构31b可通过设置在该两个邻近的第二导电结构32a和第一导电结构31b之间的绝缘体35c彼 此间隔开(即,电分离或电绝缘),即相邻的第二导电结构32a和第一导电结构31b通过绝缘体35c互相绝缘。
在一些实施例中,绝缘体35c还包括设置在构造体33a与构造体33b之间的绝缘体部分(图未示)。则相邻的两个构造体33a和构造体33b之间通过绝缘体35c彼此电绝缘。
在本申请实施例中,相邻的两个磁性存储单元30a和磁性存储单元30b之间通过绝缘体35c彼此电绝缘。如磁性存储单元30a的第二导电结构32a和磁性存储单元30b的第一导电结构31b可通过设置在该两个邻近的第二导电结构32a和第一导电结构31b之间的绝缘体35c彼此间隔开(即,电分离或电绝缘)。在一些实施例中,磁性存储单元30a的构造体33a和磁性存储单元30b的构造体33b之间也可以通过设置在该两个邻近的构造体33a和构造体33b之间的绝缘体35c彼此间隔开(即,电分离或电绝缘)。
在一些实施例中,第一导电结构31b和第二导电结构32b可以为底电极,如图3a、图3b和图3c所示,第一导电结构31b为底电极311b,第二导电结构32b为底电极321b。
其中,构造体33b和构造体33a相似,可包括在第二方向D2上按次序堆叠的极化层和磁性隧道结。磁性隧道结可包括在第二方向D2上按次序堆叠在极化层上的自由层、势垒层和参考层。
磁存储器装置中包括的多个磁性存储单元30相同,如磁性存储单元30b与磁性存储单元30a的结构和材料相同,在此不再赘述。
在本申请实施例中,多个磁性存储单元中的一个磁性存储单元述第一底电极与另一相邻的磁性存储单元的第二底电极通过第二绝缘体间隔,其中该通过第二绝缘体间隔开的第一底电极和第二底电极是属于两个不同的磁性存储单元,且该两个不同的磁性存储单元是彼此相邻的,且该通过第二绝缘体间隔开的第一底电极和第二底电极也是彼此相邻的。
图3a、图3b和图3c中,位于底电极321a和底电极311b之间的绝缘体35c为第二绝缘体,绝缘体35a为第一绝缘体,绝缘体35b为第一绝缘体。在一些实施例中,磁性存储单元30a的底电极311a为第一底电极,底电极321a为第二底电极,磁性存储单元30b的底电极311b为第一底电极,底电极321b为第二底电极。在另一些实施例中,磁性存储单元30a的底电极311a为第一底电极,底电极321a为第二底电极。磁性存储单元30b的底电极321b为第一底电极,底电极311b为第二底电极。在另一些实施例中,磁性存储单元30a的底电极321a为第一底电极,底电极311a为第二底电极。磁性存储单元30b的底电极321b为第一底电极,底电极311b为第二底电极。在另一些实施例中,磁性存储单元30a的底电极321a为第一底电极,底电极311a为第二底电极。磁性存储单元30b的底电极311b为第一底电极,底电极321b为第二底电极。
在本申请实施例中,如图3d,磁性存储单元30A的底电极31A和底电极32A通过第一绝缘体35A彼此间隔开(即,电分离或电绝缘),磁性存储单元30B的底电极31B和底电极32B通过第一绝缘体35B彼此间隔开,磁性存储单元30C的底电极31C和底电极32C通过第一绝缘体35C彼此间隔开,磁性存储单元30D的底电极31D和底电极32D通过第一绝缘体35D彼此间隔开。相邻的磁性存储单元30A和磁性存储单元30B之间通过第二绝缘体35c彼此间隔开,相邻的磁性存储单元30A和磁性存储单元30C之间通过第二绝缘体35c彼此间隔开,相邻的磁性存储单元30C和磁性存储单元30D之间通过第二 绝缘体35c彼此间隔开,相邻的磁性存储单元30D和磁性存储单元30B之间通过第二绝缘体35c彼此间隔开。
具体地,如图3d,沿着第一方向D1方向,底电极32A与底电极31B通过第二绝缘体35c彼此间隔开(即,电分离或电绝缘),底电极32C与底电极31D通过第二绝缘体35c彼此间隔开。沿着第三方向D3方向,底电极31A与底电极31C通过第二绝缘体35c彼此间隔开,底电极31B与底电极31D通过第二绝缘体35c彼此间隔开。
可以理解,上述第一绝缘体与第二绝缘体的材料相同。
在本申请实施例中,磁性存储单元中任一底电极可以为第一底电极,也可以为第二底电极,若任一底电极为第一底电极,则该磁性存储单元中另一底电极为第二底电极,相应地,若任一底电极为第二底电极,则另一底电极为第一底电极。
如图3a、图3c所示,磁性存储装置300中各个磁性存储单元30彼此间隔开,且彼此电绝缘。磁性存储单元30a的第一导电结构31a通过第一金属线L1连接选择元件(图未示),第二导电结构32a连接第二金属线L2,顶电极34a通过第三金属线L3连接选择元件。磁性存储单元30b的第一导电结构31b通过第四金属线L4连接选择元件,第二导电结构32b连接第五金属线L5,顶电极34b通过第六金属线L6连接选择元件。由此可知,对磁性存储单元30a和磁性存储单元30b的读写控制是独立的。
下面以磁性存储单元30a为例,简述磁性存储单元30a的工作过程。
控制第一金属线L1和第二金属线L2,以在由极化层301、两个邻近的第一导电结构31a和第二导电结构32a构成的单个导电线路中流通电流J,电流J可指流经极化层301的平面内电流。极化层301可被构造为表现出自旋轨道相互作用。由于极化层301中的自旋轨道相互作用,流经极化层301的电流J可导致磁性隧道结MTJa附近的自旋极化电荷载流子(例如,电子)的聚积。聚积的电荷载流子可产生自旋轨道场。自旋轨道场可平行于极化层301的顶表面或底表面,从而可具有平面内方向,并且可垂直于流经极化层301的平面内电流J的方向。例如,极化层301中的中的平面内电流J可在第一方向D1上流动,并且自旋轨道场可平行于第三方向D3。在极化层301中产生的自旋轨道场可用于对磁性隧道结MTJa施加自旋轨道扭矩。磁性隧道结MTJa可构造为使得其自由层302的磁化可利用自旋轨道扭矩改变。
自由层302的磁矩于外加磁场中可自由旋转,即自由层302的磁化方向可以切换。参考层304的磁矩的方向是固定的,即参考层304的磁化方向在外加磁场不会切换。介于自由层302与参考层304间的通道障壁是由非常薄的势垒层303所形成。自由层302与参考层304电耦合至相应导电节点,通过自由层302、势垒层303、和参考层304的两个节点之间的电阻取决于参考层304的磁化方向和自由层302的磁化方向。
磁性隧道结MTJa的电性质可由电阻表示,而电阻值的大小由自由层302与参考层304的磁化方向决定。磁性隧道结MTJa的隧道磁阻(Tunnel Magneto Resistance,TMR)原理:当磁性隧道结MTJa的自由层302和参考层304的磁矩平行排列(即平行且方向相同)时,磁性隧道结MTJa处于低阻状态;当自由层302和参考层304的磁矩反平行排列(即平行且方向相反)时,磁性隧道结MTJa处于高阻状态。高阻状态和低阻状态代表了两种不同的数据状态,例如0或1。
具体地,当参考层304的磁化方向与自由层302的磁化方向为相反方向时,磁性隧道结MTJa的电阻值为最高,即磁性隧道结MTJa处于高阻状态。而当参考层304的磁化方向与自由层302的磁化方向为相同方向时,磁性隧道结MTJa的电阻值为最低,即磁 性隧道结MTJa处于低阻状态。亦即,磁性隧道结MTJa凭借自由层302与参考层304的相对方向可储存一位的信息。可以理解的是,磁化方向相同也可以称为磁化方向处于平行状态,磁化方向相反也可以被称为磁化方向处于反平行状态。换句话说,于任何时间下磁性隧道结MTJa的相对磁化方向仅有两种稳定状态。该两种稳定磁化方向称为“平行”与“非平行”状态,可用于表示逻辑“0”与逻辑“1”的值。
图4a是本申请实施例提供的另一种磁性存储装置的立体图。图4b是沿图4a的线II-II’截取的截面图。
磁性存储装置300包括磁性存储单元30a和磁性存储单元30b,图4a与图3a的区别,或图4b与图3c的区别,在于第一导电结构(31a和31b)和第二导电结构(32a和32b)均被蚀刻,即在蚀刻构造体(如33a和33b)时,使用同一蚀刻掩模执行蚀刻工艺蚀刻导电结构,则第一导电结构(31a和31b)和第二导电结构(32a和32b)包括经过蚀刻后剩余的蚀刻部分和未经过蚀刻的未蚀刻部分。
如图4a和图4b所示,第一导电结构31a包括经过蚀刻后剩余的蚀刻部分311a和未经过蚀刻的未蚀刻部分312a。第二导电结构32a包括经过蚀刻后剩余的蚀刻部分321a和未经过蚀刻的未蚀刻部分322a。第一导电结构31b包括经过蚀刻后剩余的蚀刻部分311b和未经过蚀刻的未蚀刻部分312b。第二导电结构32b包括经过蚀刻后剩余的蚀刻部分321b和未经过蚀刻的未蚀刻部分322b。
在一些实施例中,第一导电结构(如31a和31b)和第二导电结构(如32a和32b)的蚀刻部分的一侧可分别与其所连接的构造体(如33a和33b)的一侧对齐,并且可形成笔直的一侧。
在一些实施例中,第一导电结构(如31a和31b)和第二导电结构(如32a和32b)的蚀刻部分的一侧可与其所连接的构造体(如33a和33b)的一侧对齐,并且蚀刻部分的一侧和该构造体的一侧可形成笔直的一侧相对于衬底400的顶表面401倾斜或不倾斜。
在一些实施例中,第一导电结构(如31a和31b)和第二导电结构(如32a和32b)的蚀刻部分的一侧可与其所连接的构造体(如33a和33b)的一侧共面,可为平面或曲面,即第一导电结构(如31a和31b)和第二导电结构(如32a和32b)蚀刻部分的一侧与构造体(3如3a和33b)的一侧组成的面可为平面,也可为曲面。
在一些实施例中,第一导电结构(如31a和31b)和第二导电结构(如32a和32b)蚀刻部分的蚀刻轮廓分别与其对应的构造体(如33a和33b)的蚀刻轮廓相同或相似。如蚀刻部分311a和蚀刻部分321a的蚀刻轮廓与构造体33a的蚀刻轮廓相同或相似。
在一些实施例中,第一导电结构(如31a和31b)和第二导电结构(如32a和32b)蚀刻部分一侧的蚀刻轮廓为笔直形状,且与其对应的构造体(如33a和33b)一侧的蚀刻轮廓为笔直形状。如蚀刻部分311a和蚀刻部分321a的一侧与构造体33a的一侧形成笔直形状。
示例性地,从截面图上看,如图3c所示,第一导电结构31a蚀刻部分的蚀刻轮廓一侧(如323a侧)的蚀刻轮廓为笔直形状,构造体33a一侧(如第四侧334a)的蚀刻轮廓为笔直形状。
在一些实施例中,在一些实施例中,第一导电结构(如31a和31b)和第二导电结构(如32a和32b)蚀刻部分一侧的蚀刻轮廓为弯曲形状,且与其对应的构造体(如33a和33b)一侧的蚀刻轮廓为弯曲形状。如蚀刻部分311a和蚀刻部分321a的一侧与构造体33a的一侧形成弯曲形状。
在一些实施例中,第一导电结构31a蚀刻部分一侧与构造体33a一侧不共面,第一导电结构31a蚀刻部分一侧相对于构造体33a一侧突出。或,第一导电结构31a蚀刻部分一侧相对于构造体33a一侧凹入。
下面以磁性存储单元30a的第一导电结构31a进行举例说明。
如图4a和图4b所示,第一导电结构31a的蚀刻部分321a的323a侧与构造体33a的第四侧334a共面,且为平面。
在一些实施例中,蚀刻部分321a的323a侧与构造体33a的第四侧334a共面,也可为曲面。
如图4a所示,蚀刻部分321a的323a侧与构造体33a的第四侧334a共面对齐,并且323a侧和第四侧334a可形成笔直的一侧。虽然图4b示出了由323a侧和第四侧334a形成的笔直的一侧相对于衬底400的顶表面401不倾斜,但是可以理解,该笔直的一侧可相对于衬底400的顶表面401倾斜。
在一些实施例中,蚀刻部分321a的323a侧与构造体33a的第四侧334a共面对齐,可以为323a侧与极化层301的一侧(即位于第四侧334a所在的一侧)二者对齐,还可以为323a侧与自由层302的一侧(即位于第四侧334a所在的一侧)二者对齐。
可以理解,磁性存储单元30a的第二导电结构32a和其他磁性存储单元的底电极的结构材料可参考第一导电结构31a,在此不再赘述。
图5a是本申请实施例提供的另一种磁性存储装置的立体图。图5b是沿图5a的线A-A’截取的截面图。
如图5a和图5b所示,磁性存储装置300包括磁性存储单元30a’和磁性存储单元30b’,图5a与图3a的区别,或图5b与图3c的区别,在于磁性存储单元30a’还包括第三导电结构36a和第四导电结构37a,磁性存储单元30b’还包括第三导电结构36b和第四导电结构37b。
其中,磁性存储单元30a’的第一导电结构31a包括第三导电结构36a与底电极311a。磁性存储单元30a’的第二导电结构32a包括第四导电结构37a与底电极321a。磁性存储单元30a’的第一导电结构31a和第二导电结构32a之间绝缘,如第三导电结构36a和第四导电结构37a通过绝缘体35a彼此间隔开(即,电分离或电绝缘)。底电极311a和底电极321a通过绝缘体35a彼此间隔开(即,电分离或电绝缘)。第三导电结构36a连接在底电极311a与构造体33a的极化层301之间。第四导电结构37a连接在底电极321a与构造体33a的极化层301之间。从截面图上看,如图5b所示,第三导电结构36a介于底电极311a与构造体33a的极化层301之间,第四导电结构37a介于底电极321a与构造体33a的极化层301之间。
磁性存储单元30b’的第一导电结构31b包括第三导电结构36b与底电极311b。磁性存储单元30b’的第二导电结构32b包括第四导电结构37b与底电极321b。磁性存储单元30b’的第一导电结构31b和第二导电结构32b之间绝缘,如第三导电结构36b和第四导电结构37b通过绝缘体35b彼此间隔开(即,电分离或电绝缘)。底电极311b和底电极321b通过绝缘体35b彼此间隔开(即,电分离或电绝缘)。第三导电结构36b连接在底电极311b与构造体33b的极化层301之间。第四导电结构37b连接在底电极321b与构造体33b的极化层301之间。从截面图上看,如图5b所示,第三导电结构36b介于底电极311b与构造体33b的极化层301之间,第四导电结构37b介于底电极321b与构造体33b的极化层301之间。
在本申请实施例中,图5a和图5b所提供的磁性存储装置中的每一磁性存储单元彼 此之间绝缘,如磁性存储单元30a’与磁性存储单元30b’彼此绝缘,图5a和图5b所提供的磁性存储装置中某一磁性存储单元的读电流或写电流无法流通至其他磁性存储单元。如磁性存储单元30a’与磁性存储单元30b’彼此间隔开(即,电分离或电绝缘),磁性存储单元30a’与磁性存储单元30b’之间可以通过绝缘体彼此电绝缘,磁性存储单元30a’中的读电流或写电流无法流通至磁性存储单元30b’,相应地,磁性存储单元30b’中的读电流或写电流无法流通至磁性存储单元30a’。
在本申请实施例中,磁性存储单元30a’的底电极321a与磁性存储单元30b’的底电极311b之间通过绝缘体35c绝缘。两个邻近的第二导电结构32a和第一导电结构31b可通过设置在该两个邻近的第二导电结构32a和第一导电结构31b之间的绝缘体35c彼此间隔开(即,电分离或电绝缘),即相邻的第二导电结构32a和第一导电结构31b通过绝缘体35c互相绝缘。
在一些实施例中,绝缘体35c还包括设置在构造体33a与构造体33b之间的绝缘体部分(图未示)以及设置在第四导电结构37a与第三导电结构36b之间的绝缘体部分(图未示)。则相邻的两个构造体33a和构造体33b之间通过绝缘体35c彼此电绝缘,第四导电结构37a与第三导电结构36b之间通过绝缘体35c彼此电绝缘。
下面以磁性存储单元30a’进行说明。
磁性存储单元30a’与磁性存储单元30a的区别在于,还包括呈竖直形状的第三导电结构36a和第四导电结构37a,构造体33a的极化层301通过第三导电结构36a连接底电极311a,极化层301还通过第四导电结构37a连接底电极321a。即磁性存储单元30a’的第一导电结构31a包括第三导电结构36a与对应的底电极311a,第二导电结构32a包括对应的第四导电结构37a与对应的底电极321a。而磁性存储单元30a中的第一导电结构31a与第二导电结构32a分别为底电极(311a和321a)。
在本申请实施例中,第三导电结构36a与第四导电结构37a包括导电材料,示例性地,可由重金属或包括(例如,掺有)重金属的材料形成或者包括重金属或包括(例如,掺有)重金属的材料。
在一些实施例中,第三导电结构36a与第四导电结构37a可以包括与极化层301基本相同的材料。
在一些实施例中,第三导电结构36a与第四导电结构37a可包括与极化层301不同的材料。
在一些实施例中,可以使用同一蚀刻掩模执行蚀刻工艺蚀刻以得到构造体33a、第三导电结构36a与第四导电结构37a。第三导电结构36a的蚀刻轮廓与构造体33a的蚀刻轮廓相同或相似。第四导电结构37a的蚀刻轮廓与构造体33a的蚀刻轮廓相同或相似。如图5b所示,第三导电结构层36a一侧的蚀刻轮廓与构造体33a一侧的蚀刻轮廓均为笔直形状。
在一些实施例中,第三导电结构36a的一侧可与其所连接的构造体33a的一侧二者对齐,并且第三导电结构36a的一侧和该构造体33a的一侧可形成笔直的一侧。第四导电结构37a的一侧可与其所连接的构造体33a的一侧二者对齐,并且第四导电结构37a的一侧和该构造体33a的一侧可形成笔直的一侧。
在一些实施例中,第三导电结构36a的一侧可与其所连接的构造体33a的一侧二者对齐,并且第三导电结构36a的一侧和该构造体33a的一侧可形成笔直的一侧相对于衬底400的顶表面401倾斜或不倾斜。第四导电结构37a的一侧可与其所连接的构造体33a的 一侧二者对齐,并且第四导电结构37a的一侧和该构造体33a的一侧可形成笔直的一侧相对于衬底400的顶表面401倾斜或不倾斜。
在一些实施例中,第三导电结构36a的一侧可与其所连接的构造体33a的一侧共面,可为平面或曲面,即第三导电结构36a的一侧与构造体33a的一侧组成的面可为平面,也可为曲面。第四导电结构37a的一侧可与其所连接的构造体33a的一侧共面,可为平面或曲面,即第四导电结构37a的一侧与构造体33a的一侧组成的面可为平面,也可为曲面。
可以理解,磁性存储装置的磁性存储单元30b’以及其它磁性存储单元与磁性存储单元30a’的相同,包括结构和材料均相似,在此不再赘述。
在本申请实施例中,第一金属线和第二金属线可以用于提供写入电流,第三金属线与第一金属线可以用于提供读电流,或第三金属线与第二金属线可以用于提供读电流。
在一些实施例中,第一金属线可以为位线,第二金属线可以为源线。在一些实施例中,第一金属线可以为源线,第二金属线可以为位线。
下面介绍图3a、图4a和图5a所示的磁性存储装置中的磁性存储单元与控制线的连接关系,以磁性存储单元30a为例进行说明。
在一些实施例中,请参阅图6,图6是本申请实施例提供的一种磁性存储单元连接控制线的示意图。磁性存储单元30a的底电极311a通过金属线L1连接到选择元件SW01的第一端,选择元件SW01的第二端可以连接第一控制线WWL,选择元件SW02的第三端可以连接到第二控制线WBL。磁性存储单元30a的顶电极34a通过金属线L3连接到选择元件SW02的第一端,选择元件SW02的第二端连接第三控制线RWL,选择元件SW02的第三端可以连接第四控制线RBL。磁性存储单元30a的底电极321a通过金属线L2连接到第五控制线SL(源线)。
请参阅图7,图7是本申请实施例提供的另一种磁性存储单元连接控制线的示意图。磁性存储单元30a的底电极311a通过金属线L1连接到选择元件SW01的第一端,选择元件SW01的第二端可以连接第一控制线WL,选择元件SW02的第三端可以连接到第二控制线RL。磁性存储单元30a的顶电极34a通过金属线L3连接到第三控制线RBL。磁性存储单元30a的底电极321a通过金属线L2连接到选择元件SW02的第一端,选择元件SW02的第二端连接第一控制线WL,选择元件SW02的第三端可以连接第四控制线SL。下面以磁性存储单元30a’为例,介绍第三导电结构36a与连接的底电极311a以及构造体33a之间的关系,第四导电结构37a与连接的底电极321a以及构造体33a之间的关系。
请一并参阅图8a,图8a与图5b的区别在于,第三导电结构36a包括与第二方向D2平行的竖直部分V1和与第一方向D1平行的水平部分L1,第四导电结构37a包括与第二方向D2平行的竖直部分V2和与第一方向D1平行的水平部分L2。
从截面上看,如图8a所示,竖直部分V1、水平部分L1、竖直部分V2和水平部分L2均在构造体33a或极化层301内。
本申请实施例中对竖直部分V1、水平部分L1、竖直部分V2和水平部分L2的长度不作具体限定。示例性地,水平部分L2可沿着第一方向D1向外延伸,如水平部分L2可延伸至于与底电极321a中与第一方向D1平行的边的长度相同。
在一些实施例中,第三导电结构36a的一侧与构造体33a的一侧二者不对齐,第四导电结构37a的一侧与构造体33a的一侧二者不对齐,即第三导电结构36a的竖直部分V1 相对于构造体33a的一侧凹入,第四导电结构37a的竖直部分V2相对于构造体33a的一侧凹入。示例性地,如图8a所示,竖直部分V1和竖直部分V2均处于极化层301内,竖直部分V1和竖直部分V2分别连接靠近极化层301中部的位置。
如图8a所示,第三导电结构36a的水平部分L1连接于底电极311a靠近绝缘体35a的边缘处,第四导电结构37a的水平部分L2连接于底电极321a靠近绝缘体35a的边缘处。
在本申请实施例中,第三导电结构36a和第四导电结构37a分别连接于底电极311a和底电极321a上,但对第三导电结构36a和第四导电结构37a连接的具体位置不作具体限定。
请参阅图8b,图8b与图8a的区别在于,第三导电结构36a的水平部分L1连接于底电极311a的中部位置,第四导电结构37a的水平部分L2连接于底电极311a的中部位置。
在一些实施例中,如图8c所示与图8b的区别在于,第三导电结构36a仅包括竖直部分V1,第四导电结构37a仅包括竖直部分V2,第三导电结构36a的竖直部分V1连接于底电极311a远离绝缘体35a处,第四导电结构37a的竖直部分V1连接于底电极321a远离绝缘体35a处。
在一些实施例中,第三导电结构36a中竖直部分V1的第一侧V11与构造体33a的第三侧333a二者对齐,第四导电结构37a中竖直部分V2的第一侧V22与构造体33a的第四侧334a二者对齐。
在一些实施例中,第三导电结构36a中竖直部分V1的第一侧V11与构造体33a的第三侧333a共面,第一侧V11与第三侧333a可构成平面或曲面。第四导电结构37a中竖直部分V2的第一侧V22与构造体33a的第四侧334a共面,第一侧V22与第四侧334a可构成平面或曲面。
在一些实施例中,第三导电结构36a与第四导电结构37a可设置在绝缘体35a内,且第三导电结构36a与底电极311a连接,第四导电结构37a与底电极321a连接。
请参阅图8d,图8d与图8c的区别在于,第三导电结构36a介于极化层301与底电极311a和绝缘体35a之间,第四导电结构37a介于极化层301与底电极321a和绝缘体35a之间。第三导电结构36a包括竖直部分V1与水平部分L1,第四导电结构37a包括竖直部分V2与水平部分L2。第三导电结构36a的竖直部分V1与水平部分L1位于底电极311a与绝缘体35a上,第四导电结构37a的竖直部分V2与水平部分L2位于底电极321a与绝缘体35a上。
在一些实施例中,第三导电结构36a的一侧与构造体33a的一侧不对齐,可以为第三导电结构36a相对于构造体33a的一侧突出,第四导电结构37a相对于构造体33a的一侧突出。
请参阅图9a,第三导电结构36a的第一侧361a相对于构造体33a的第三侧333a突出,第四导电结构37a的第一侧371a相对于构造体33b的第四侧334a突出。如图9a所示,构造体33a的第三侧333a位于第三导电结构36a上相对于第三导电结构36a的中部位置区域,构造体33a的第四侧334a位于第四导电结构37a上相对于第四导电结构37a的中部位置区域。
在一些实施例中,第三导电结构36a和第四导电结构37a可以设置于极化层301之间。
请参阅图9b和图9c,图9b与图5b的区别在于极化层301的一侧与磁性隧道结MTJa33a的一侧形成的笔直的一侧相对于衬底400的顶表面401倾斜,即构造体33a的一侧(如第三侧333a或第四侧334a)相对于衬底400的顶表面401倾斜。图9c与图9b的区别在于,图9b中的第三导电结构36a和第四导电结构37a靠近极化层301的边缘设置,图9c中的第三导电结构36a和第四导电结构37a并非靠近极化层301的边缘设置,而是向靠近极化层301的中部位置设置,即第三导电结构36a和第四导电结构37a分别连接于极化层301上远离边缘位置。
在一些实施例中,第三导电结构36a的一侧与构造体33a的一侧共面,第三导电结构36a的其他侧与构造体33a的一侧不共面,第四导电结构37a的一侧与构造体33a的另一侧共面,第四导电结构37a的其他侧与构造体33a的另一侧不共面。
在一些实施例中,第三导电结构36a的一侧与构造体33a的一侧的蚀刻轮廓相同或相似,第三导电结构36a的其他侧与构造体33a的一侧的蚀刻轮廓不同,第四导电结构37a的一侧与构造体33a另一侧的蚀刻轮廓相同或相似,第三导电结构36a的其他侧与构造体33a的另一侧的蚀刻轮廓不同。
如图9d所示,第三导电结构36a与第四导电结构37a的部分结构是在刻蚀构造体33a时,使用同一蚀刻掩模执行蚀刻工艺对第三导电结构36a与第四导电结构37a过刻得到的。第三导电结构36a经过刻蚀后的一侧(如第二侧362a)与构造体33a的一侧(如第三侧333a)共面,可为平面或曲面。第四导电结构37a经过刻蚀后的一侧(如第二侧372a)与构造体33a的一侧(如第四侧334a)共面,可为平面或曲面。第三导电结构36a未经过刻蚀后的一侧(如第三侧363a)与构造体33a的一侧(如第三侧333a)不共面。第四导电结构37a未经过刻蚀后的一侧(如第三侧373a)与构造体33a的一侧(如第四侧334a)不共面。
可以理解,第三导电结构36a的第一侧361a包括第二侧362a和第三侧363a,第四导电结构37a的第一侧371a包括第二侧372a和第三侧373a。
可以理解,磁性存储单元30b’以及其他磁性存储单元的第三导电结构36a与连接的底电极311a以及构造体33a、第四导电结构37a与连接的底电极321a以及构造体33a之间的关系,可参考上述设置,在此不再赘述。
在本申请实施例中,构造体与底电极的形状可以为正方体、长方体等,如图10所示,从俯视图上看,底电极与构造体还可以为圆形。从截面图上看,如图9b所示,构造体33a还可以为梯形,本申请实施例对此不作具体限定。
本申请实施例提供另一种磁性存储装置,该磁性存储装置包括多个磁性存储单元,该多个磁性存储单元中相邻的两个磁性存储单元之间所邻近的底电极合并为一个共用底电极。
在一些实施例中,各个磁性存储单元的第一导电结构可以包括底电极,第二导电结构可以包括底电极。
在一些实施例中,各个磁性存储单元的第一导电结构可以包括第三导电结构与底电极,第二导电结构可以包括第四导电结构与底电极。
请参阅图11a,图11a是本申请实施例提供的另一种磁性存储装置的截面图。
图11a与图5b的区别在于,将邻近两个磁性存储单元30中所邻近的底电极合并为一个共用底电极。如将磁性存储单元30a’的底电极321a与磁性存储单元30b’的底电 极311b合并为一个共用底电极321c。由此可以减少磁性存储装置的尺寸。
在一些实施例中,还可以在各个磁性存储单元30之间以及底电极上方设置绝缘体或保护层。如图11a所示,分别在底电极321a、共用底电极321c和底电极321b上方设置绝缘体,该绝缘体填充在各个磁性存储单元如各个构造体之间。
本申请实施例提供另一种磁性存储装置,该磁性存储装置包括多个基本单元,相邻的两个基本单元之间彼此间隔开(即,电分离或电绝缘)。如两个邻近的基本单元可通过设置在该两个邻近的基本单元之间的绝缘体彼此间隔开(即,电分离或电绝缘)。其中,每一基本单元其结构如图11a所示,即每一基本单元包括邻近的两个或两个以上磁性存储单元,该邻近的两个或两个以上磁性存储单元之间所邻近的底电极合并为一个共用底电极。
以磁性存储装置包括两个基本单元(基本单元A与基本单元B),每一基本单元包括两个邻近的磁性存储单元为例,请参阅图11b,图11b是本申请实施例提供的另一种磁性存储装置的截面图。
基本单元A与基本单元B之间通过绝缘体35c隔离。
如图11b所示,基本单元A包括磁性存储单元10a和磁性存储单元10b,磁性存储单元10a包括第一导电结构11a、第二导电结构12a、构造体13a和顶电极14a。第一导电结构11a包括底电极111a和第三导电结构112a,第二导电结构12a包括共用底电极121a和第四导电结构122a,底电极111a连接第一金属线SL11,共用底电极121a连接第二金属线SL12,顶电极14a连接第三金属线SL13。第一金属线SL11连接选择元件SW1,第三金属线SL13连接选择元件SW2。磁性存储单元10b包括第一导电结构11b、第二导电结构12b、构造体13b和顶电极14b。第一导电结构11b包括共用底电极121a和第三导电结构112b,第二导电结构12b包括底电极121b和第四导电结构122b,底电极121b连接第四金属线SL14,第四金属线SL14连接选择元件SW3。顶电极14b连接第五金属线SL15,第五金属线SL15连接选择元件SW4。
底电极111a与共用底电极121a之间通过绝缘体15a隔离,第四导电结构122a与第三导电结构112b之间通过绝缘体15c隔离,构造体13a与构造体13b之间通过绝缘体15c隔离,顶电极14a与顶电极14b之间通过绝缘体15c隔离。
基本单元B包括磁性存储单元20a和磁性存储单元20b,磁性存储单元20a包括第一导电结构21a、第二导电结构22a、构造体23a和顶电极24a。第一导电结构21a包括底电极211a和第三导电结构212a,第二导电结构22a包括共用底电极221a和第四导电结构222a,底电极211a连接第一金属线SL21,共用底电极221a连接第二金属线SL22,顶电极24a连接第三金属线SL23。第一金属线SL21连接选择元件SW5,第三金属线SL23连接选择元件SW6。磁性存储单元20b包括第一导电结构21b、第二导电结构22b、构造体23b和顶电极24b。第一导电结构21b包括共用底电极221a和第三导电结构212b,第二导电结构22b包括底电极221b和第四导电结构222b,底电极221b连接第四金属线SL24,第四金属线SL24连接选择元件SW7。顶电极24b连接第五金属线SL25,第五金属线SL25连接选择元件SW8。
底电极111a与共用底电极221a之间通过绝缘体25a隔离,第四导电结构222a与第三导电结构212b之间通过绝缘体25c隔离,构造体23a与构造体23b之间通过绝缘体25c隔离,顶电极24a与顶电极24b之间通过绝缘体25c隔离。
其中,构造体13a、构造体13b、构造体23a和构造体23b的结构材料与构造体33a 大致相似,顶电极14a、顶电极14b、顶电极24a和顶电极24b的结构材料与顶电极34a大致相似,在此不再赘述。
基本单元A与基本单元B之间通过绝缘体35c隔离(即,电分离或电绝缘),底电极121b与底电极211a之间通过绝缘体35c隔离,构造体13b和构造体23a之间通过绝缘体35c隔离,第四导电结构122b与第三导电结构212a之间通过绝缘体35c隔离。
以基本单元包括四个邻近的磁性存储单元为例进行说明。请参阅图11c,图11c是本申请实施例提供的另一种磁性存储装置的截面图。
图11c与图11b的区别在于,基本单元A’还包括磁性存储单元10c和磁性存储单元10d。基本单元A’中包括磁性存储单元10a、磁性存储单元10b、磁性存储单元10c和磁性存储单元10d,其中磁性存储单元10a包括底电极111a和共用底电极121a,磁性存储单元10b包括共用底电极121a和共用底电极121b,磁性存储单元10c包括共用底电极121b和共用底电极121c,磁性存储单元10d包括共用底电极121c和底电极121d。底电极111a通过金属线SL1连接选择元件SW01,磁性存储单元10a的顶电极14a通过金属线SL2连接选择元件SW02。磁性存储单元10b的顶电极14b通过金属线SL3连接选择元件SW03。磁性存储单元10c的顶电极14c通过金属线SL4连接选择元件SW04。磁性存储单元10d的顶电极14d通过金属线SL5连接选择元件SW05。底电极121a可选择性地通过金属线SL6连接选择元件SW06。
其中,共用底电极121a、共用底电极121b和共用底电极121c可不连接选择元件,底电极121a和底电极111a中至少一个底电极通过金属线连接选择元件。
下面介绍本申请实施例提供的磁性存储装置的制作方法。
图12为本申请实施例提供的磁性存储装置的制作方法的流程示意图,该方法包括:
步骤S121:在衬底上形成多个底电极和多个绝缘体;其中所述多个底电极中相邻的底电极通过所述多个绝缘体中的相应绝缘体互相绝缘;
步骤S123:在所述多个底电极和多个绝缘体上形成极化层膜;
步骤S125:在所述极化层膜上形成磁性隧道结层,其中所述形成磁性隧道结层包括在所述极化层膜上形成自由层,在所述自由层上形成势垒层,在所述势垒层上形成参考层。
步骤S127:在所述磁性隧道结层上覆盖所述绝缘体位置形成构造体掩模图案;
步骤S129:通过使用所述构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻所述极化层膜和所述磁性隧道结层,形成连接相邻的两个所述底电极的构造体,所述构造体包括极化层和磁性隧道结。
在本申请实施例中,通过使用同一蚀刻构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻所述极化层膜和所述磁性隧道结层,则在蚀刻形成磁性隧道结时无须准确停留至极化层上方,减少了工艺难度。也无须控制极化层的厚度要足够厚,则极化层的厚度可以减小,从而降低写电流与功耗。极化层和磁性隧道结一次刻蚀同时成形,降低了传统制作工艺中对极化层和磁性隧道结的套刻高精度要求。
图13a至图16b为示出制造图3a所示磁存储器装置的方法的结构图。在以下描述中,参照图3a至图3c描述的元件将由相同标号指代,并且为了简明起见,将不重复对它们的描述。
请参照图13a和图13b,在衬底400上形成多个底电极和多个绝缘体。该多个底电极 中的相邻的底电极通过该多个绝缘体中的相应绝缘体互相绝缘。制作底电极和绝缘体可以包括:在衬底400上形成绝缘体,形成穿过底电极的通孔和分别在通孔中形成底电极。在其中一些实施例中,可以对该多个底电极和多个绝缘体执行平坦化工艺。
可以理解,还可以通过其他方式制作底电极与绝缘体,本申请实施例对此不作具体限定。
如图13a和图13b所示,磁性存储装置包括四个底电极(311a、321a、311b和321b)和三个穿插在该四个底电极之间的绝缘体(35a、35b和35c)。其中,相邻的两个底电极之间有一绝缘体隔离,如相邻的底电极311a和底电极321a之间通过绝缘体35a隔离,相邻的底电极311b和底电极321b之间通过绝缘体35b隔离,相邻的底电极321a和底电极311b之间通过绝缘体35c隔离。
在一些实施例中,衬底100还可包括形成在半导体衬底上的金属线,例如,图13a的金属线L1、L2、L4和L5。
请参照图14a和图14b,在该多个底电极和多个绝缘体上形成极化层膜140,并在极化层膜140上方形成磁性隧道结层141。具体地,极化层膜140和磁性隧道结层141可按次序形成在多个底电极和多个绝缘体上。例如,可通过溅射工艺、化学气相沉积工艺或者原子层沉积工艺在多个底电极和多个绝缘体上形成极化层膜140,极化层膜140可形成为覆盖多个底电极和多个绝缘体,再在极化层膜140上形成自由层膜142,然后在自由层膜142上形成势垒层膜143,最后在势垒层膜143上形成参考层膜144。
请参照图15a,形成第一光刻胶图案(152a和152b)。具体地,可以在磁性隧道结层141(如参考层膜144)上沉积掩模层151并在掩模层151上沉积光刻胶层(图未示),对光刻胶层执行光刻工艺。光刻工艺可以包括执行光刻胶层的常规曝光和显影工艺。选择性地曝光光刻胶层,在掩模层151上相对于相邻两个底电极之间的位置上形成第一光刻胶图案(152a和152b)。其中光刻胶能够通过适当的曝光而图案化为第一光刻胶图案(152a和152b)。掩模层151可以由例如氮化钛(TiN)形成。
在俯视图上看,如图15b所示,第一光刻胶图案152a与相邻两个底电极(底电极311a和底电极321a)重叠。如底电极311a和底电极321a在垂直方向(第二方向D2)上的投影与第一光刻胶图案152a在垂直方向(第二方向D2)上的投影部分重叠,第一光刻胶图案152a的两端在垂直方向(第二方向D2)上的投影分别覆盖底电极311a在垂直方向(第二方向D2)上的部分投影和底电极321a在垂直方向(第二方向D2)上的部分投影。光刻胶图案的形状与位置影响构造体的形状与位置。在俯视图上看,第一光刻胶图案152a能分别覆盖相邻两个底电极(如底电极311a和底电极321a)的部分区域,以使刻蚀后的构造体33a能与相邻的两个底电极(如底电极311a和底电极321a)相连接。第二光刻胶图案152b能分别覆盖相邻两个底电极(如底电极311b和底电极321b)的部分区域,以使刻蚀后的构造体33b能将位于对应该构造体下方相邻的两个底电极(如底电极311b和底电极321b)相连接。
请参照图16a和图16b,可在磁性隧道结层141(如参考层膜144)上形成构造体掩模图案(161a和161b)。可以分别使用第一光刻胶图案(152a和152b)作为掩模来执行图案化工艺。例如,执行图案化工艺可以包括:使用第一光刻胶图案152a作为掩模来将掩模层151图案化,掩模层151形成硬掩模,得到构造体掩模图案161a。相应地,可以使用第一光刻胶图案152b作为掩模来将掩模层151图案化,掩模层151形成硬掩模,得到构造体掩模图案161b。
如图15b和图16b所示,构造体掩模图案(161a和161b)的尺寸分别与第一光刻胶图案(152a和152b)的尺寸相同或相似,构造体掩模图案161a相对于相邻两个底电极的位置与对应的第一光刻胶图案152a相对于相邻两个底电极的位置相同或相似。构造体掩模图案161b相对于相邻两个底电极的位置与对应的第一光刻胶图案152b相对于相邻两个底电极的位置相同或相似。
构造体掩模图案(161a或161b)可用于限定构造体的位置和形状。在参考层膜144上相对于相邻两个底电极之间的位置形成构造体掩模图案(161a或161b)。构造体掩模图案(161a或161b)要使得使用所述构造体掩模图案(161a或161b)作为蚀刻掩模执行蚀刻工艺得到的构造体(33a或33b)能将位于对应该构造体下方相邻的两个底电极相连接。例如,构造体掩模图案(161a或161b)可包括金属(例如,Ta、W、Ru和Ir)和导电金属氮化物(例如,TiN,TaN)中的至少一个。
示例性地,可以使用构造体掩模图案161a作为蚀刻掩模通过蚀刻工艺来蚀刻磁性隧道结层141和极化层膜140,从而可以形成构造体33a,该构造体33a位于相邻的两个底电极(底电极311a和底电极321a)之间,与该两个底电极(底电极311a和底电极321a)连接。磁性隧道结层141和极化层膜140可被按次序蚀刻以形成磁性隧道结MTJa和极化层301。磁性隧道结MTJa中的每一个可包括按次序堆叠在极化层301中的每一个上的自由层301、势垒层302和参考层303。自由层301和参考层303可彼此间隔开,势垒层302介于它们之间。
在本申请实施例中,可通过离子束蚀刻工艺蚀刻磁性隧道结层141和极化层301。离子束蚀刻工艺可包括将离子束辐射至衬底400上。离子束可在相对于衬底400顶表面倾斜的方向上辐射至衬底400上。离子束可包括惰性气体的离子(例如,正离子氩原子(Ar+))。在离子束蚀刻工艺期间,衬底400可绕衬底400的顶表面的法向上的转轴旋转。构造体掩模图案(161a或161b)可在离子束蚀刻工艺期间用作蚀刻掩模,并且在离子束蚀刻工艺之后,构造体掩模图案(161a或161b)的一些部分可分别保留在磁性隧道结上。构造体掩模图案(161a或161b)的保留部分可用作顶电极(如顶电极34a和顶电极34b)。
在本申请实施例中,使用同一构造体掩模图案如造体掩模图案161a作为蚀刻掩模,通过蚀刻工艺来蚀刻磁性隧道结层141和极化层膜140,形成磁性隧道结MTJa和极化层301,磁性隧道结MTJa和极化层301具有相同或相似的形状。或者说,磁性隧道结MTJa和极化层301具有相同或相似的蚀刻轮廓与尺寸。示例性地,若构造体掩模图案161a为圆柱体,则磁性隧道结MTJa和极化层301为具有相同或相似尺寸的圆柱体。即若构造体掩模图案161a为正方体,则磁性隧道结MTJa和极化层301为具有相同或相似尺寸的正方体。
在本申请实施例中,通过使用同一构造体掩模图案如161a作为蚀刻掩模,以蚀刻工艺来蚀刻磁性隧道结层141和极化层膜140,将磁性隧道结MTJa和极化层301作为一个整体,即构造体33a,形成具有相同或相似的蚀刻轮廓与尺寸的磁性隧道结MTJa和极化层301,蚀刻时无须精准停留至极化层301,减少工艺难度。且避免刻断极化层301的可能,极化层301的厚度可以减到很薄。极化层301越薄,极化层301的横截面越小,则需要的翻转电流越小,即写电流越小。
在一些实施例中,通过使用构造体掩模图案(如161a或161b)作为蚀刻掩模执行蚀刻工艺以蚀刻极化层膜140和磁性隧道结层141,直至暴露出底电极,形成连接相邻的 两个所述底电极的构造体(如33a或33b)。即使用构造体掩模图案(如161a或161b)作为蚀刻掩模执行蚀刻工艺蚀刻极化层301和所述磁性隧道结层141时,蚀刻到暴露出位于构造体掩模图案(161a或161b)下方的底电极(311a、321a、311b和321b)后,则可以停止蚀刻,得到如图3a、图3b或图3c所示的磁性存储装置300。
在一些实施例中,通过使用构造体掩模图案(161a或161b)作为蚀刻掩模执行蚀刻工艺以蚀刻极化层膜140和磁性隧道结层141,蚀刻到暴露出位于构造体掩模图案(161a或161b)下方的底电极(311a、321a、311b和321b)后,还可以对该底电极继续蚀刻,得到的底电极如图4b所示,该底电极包括经过蚀刻后剩余的蚀刻部分和未经过蚀刻的未蚀刻部分。在蚀刻形成构造体期间,使用同一构造体掩模图案(161a或161b)作为蚀刻掩模对底电极过度蚀刻,即一次性蚀刻得到构造体与底电极的蚀刻部分,得到如图4a或图4b所示的磁性存储装置300。
图17a至图27b是示出制造由图8b所示磁性存储单元30a’构成的磁存储器装置的方法的结构图。在以下描述中,参照图8b描述的元件将由相同标号指代,并且为了简明起见,将不重复对它们的描述。
可以参照图13a和图13b制作多个底电极和多个绝缘体,在此不再赘述。
请参照图17a至图17b,在四个底电极(311a、321a、311b和321b)和三个穿插在该四个底电极之间的绝缘体(35a、35b和35c)上生成覆盖该多个底电极和多个绝缘体的第一绝缘层171,并在该第一绝缘层171上生成覆盖该第一绝缘层171的第一掩模层膜172。其中,第一绝缘层171可以为介电质材料(如SiO)。其中,第一掩模层膜172可包括金属(例如,Ta、W、Ru和Ir)和导电金属氮化物(例如,TiN)中的至少一个。
请参照图18a至图18b,在第一掩模层膜172上相对于相邻两个底电极之间形成第二光刻胶图案(如181a和181b)。如在第一掩模层膜172上相对于底电极311a和底电极321a之间的绝缘体35a上形成第二光刻胶图案181a。在第一掩模层膜172上相对于底电极311b和底电极321b之间的绝缘体35b上形成第二光刻胶图案181b。相邻的底电极321a和底电极311b之间可不形成第二光刻胶图案。具体形成第二光刻胶图案181a或181b的内容可以参照图15a,在此不再赘述。
第二光刻胶图案与第一光刻胶图案的区别在于,第二光刻胶图案在第二方向D2上的投影和与其相邻的两个底电极在第二方向D2上的投影区域可不重合。以第二光刻胶图案181a和第一光刻胶图案151a为例,从俯视图上看,第二光刻胶图案181a的第一侧182a在第二方向D2上的投影所在的边可以位于绝缘体35a在第二方向D2上的投影区域上,非必须要落在底电极311a之上。第二光刻胶图案181a的第二侧182a在垂直方向上的投影所在的边可以位于绝缘体35a在第二方向D2上的投影区域上,而非必须要落在底电极321a之上。
第二光刻胶图案(181a和181b)的设置要保证以第二光刻胶图案(181a和181b)作为掩模来执行图案化工艺后可以得到如图19a至图19b所示的第一掩模图案(191a和191b),以该第一掩模图案(191a和191b)作为蚀刻掩模执行蚀刻工艺以蚀刻第一绝缘层171后,可以暴露出相邻的两个底电极。
在一些实施例中,请参阅图18c,第二光刻胶图案可以位于多对底电极之间。示例性地,请参阅图18c,以底电极1a、底电极1b、底电极1c、底电极1d位于第一列,底电极2a、底电极2b、底电极2c、底电极2d位于第二列,第二光刻胶图案181c可以同时位 于底电极1a与底电极1b之间的绝缘体3a和底电极2a与底电极2b之间的绝缘体3b上。第二光刻胶图案181d可以同时位于底电极1c与底电极1d之间的绝缘体3c和底电极2c与底电极2d之间的绝缘体3d上。
请参照图19a至图19b,形成第一掩模图案191a和第一掩模图案191b。可以使用第二光刻胶图案(181a或181b)作为掩模来执行图案化工艺。例如,执行图案化工艺可以包括:使用第二光刻胶图案181a作为掩模来将第一掩模层膜172图案化,第一掩模层膜172形成硬掩模,得到第一掩模图案191a。使用第二光刻胶图案181b作为掩模来将第一掩模层膜172图案化第一掩模层膜172形成硬掩模,得到第一掩模图案191b。则在第一掩模层171上相对于底电极311a和底电极321a之间的绝缘体35a上形成第一掩模图案191a。在第一掩模层171上相对于底电极311b和底电极321b之间的绝缘体35b上形成第一掩模图案191b。相邻的底电极321a和底电极311b之间可不形成第第一掩模图案。
如图18b和图19b所示,构造第一掩模图案(191a和191b)的尺寸分别与第二光刻胶图案(181a和181b)的尺寸相同或相似,第一掩模图案191a相对于相邻两个底电极的位置与对应的第二光刻胶图案181a相对于相邻两个底电极的位置相同或相似。第一掩模图案191b相对于相邻两个底电极的位置与对应的第二光刻胶图案181b相对于相邻两个底电极的位置相同或相似。
请参照图20a至图20b,形成突出体201a和突出体201b。可以使用第一掩模图案(191a和191b)作为掩模来执行图案化工艺。例如,执行图案化工艺可以包括:使用第一掩模图案191a作为掩模来将第一绝缘层171图案化,第一绝缘层171形成突出体201a。使用第一掩模图案191b作为掩模来将第一绝缘层171图案化,第一绝缘层171形成突出体201b。
如图20a所示,相邻两个底电极之间形成一个突出体201a和突出体201b。底电极311a与底电极321a之间的突出体201a连接底电极311a与底电极321a,底电极311b与底电极321b之间的突出体201b连接底电极311b与底电极321b。相邻的突出体201a所连接的底电极中与和突出体201b所连接的底电极中相邻的两个底电极通过绝缘体35c间隔开,如底电极321a通过绝缘体35c间隔开底电极311b。
在俯视图上看,如图20b所示,突出体201a与相邻底电极311a与底电极321a重叠。突出体201a在第二方向D2上的投影与底电极311a与底电极321a在第二方向D2上的投影重叠,突出体201a的两端在第二方向D2上的投影分别覆盖底电极311a在第二方向D2上的部分投影与底电极321a在第二方向D2上的部分投影。
在本申请实施例中,突出体可不和与其邻近的底电极连接,示例性地,突出体201a可不与底电极311a和底电极321a连接,突出体201b可不与底电极311b和底电极321b连接。如突出体201a位于绝缘体35a上,且突出体201a与底电极311a间隔开,突出体201a与底电极321a间隔开。或,如突出体201a位于绝缘体35b上,且突出体201a与底电极311b间隔开,突出体201a与底电极321b间隔开。
请参照图21a至图21b,形成导电层211。可通过溅射工艺、化学气相沉积工艺或者原子层沉积工艺在突出体(201a和201b)、底电极上形成导电层211。
在一些实施例中,若突出体完全位于绝缘体上,即形成的突出体暴露出了相邻的两个底电极以及部分绝缘体,则可以通过溅射工艺、化学气相沉积工艺或者原子层沉积工艺在突出体、底电极和绝缘体(包括上述部分未被突出体覆盖的绝缘体和绝缘体35c)上形成 导电层211。
在一些实施例中,若突出体连接相邻的两个底电极,则形成突出体没有暴露出位于其下方的绝缘体,则可以通过溅射工艺、化学气相沉积工艺或者原子层沉积工艺在突出体、底电极和绝缘体(如绝缘体35c)上形成导电层211。
在本申请实施例中,可以根据实际需要控制导电层211的厚度,使得导电层211成膜更均匀。
请参照图22a至图22b,在导电层211上形成第二绝缘层221。可通过溅射工艺、化学气相沉积工艺或者原子层沉积工艺在导电层211上形成第二绝缘层221。
在本申请实施例中,通过设置第二绝缘层221,在后续蚀刻形成构造体时,可以避免溅射。
请参照图23a至图23b,可对第二绝缘层221和导电层211执行平坦化工艺。在一些实施例中,可执行平坦化工艺以暴露出突出体的顶表面。如暴露出突出体201a的顶表面201c,暴露出突出体201a的顶表面201d。
如图23b所示,在暴露出突出体的顶表面后,相应地在第二绝缘层221内暴露出由导电层211构成的导电体211a和导电体211b。其中导电体211a和导电体211b呈中空形状的矩形。
可以理解,导电体(211a和211b)的形状与突出体(201a和201b)的形状相关。
请参照图24,在导电层211和第二绝缘层221上形成极化层膜241、磁性隧道结层膜242和第二掩模层膜243。可以通过溅射工艺、化学气相沉积工艺或者原子层沉积工艺在导电层211和第二绝缘层221上依次形成极化层膜241、自由层膜244、势垒层膜245、参考层膜246和第二掩模层膜243。
请参照图25a至图25b,在第二掩模层膜243生成第三光刻胶图案251a和第三光刻胶图案251b。具体地,在第二掩模层膜243上沉积光刻胶层(图未示),对光刻胶层执行光刻工艺。光刻工艺可以包括执行光刻胶层的常规曝光和显影工艺。以选择性地曝光光刻胶层,如在第二掩模层膜243上相对于相邻底电极311a和底电极321a之间的位置上形成第三光刻胶图案251a,在第二掩模层膜243上相对于相邻底电极311b和底电极321b之间的位置上形成第三光刻胶图案251b。
在俯视图上看,如图25b所示,第三光刻胶图案251a在第二方向D2上的投影与第三导电结构36a和第四导电结构37a在第二方向D2上的投影重叠,第三光刻胶图案251a的两端在第二方向D2上的投影分别覆盖第三导电结构36a在第二方向D2上的投影和第四导电结构37a在第二方向D2上的投影。第三光刻胶图案251a的形状与位置影响构造体33a的形状与位置。在俯视图上看,第三光刻胶图案251a能分别覆盖相邻第三导电结构36a和第四导电结构37a,以使刻蚀后得到的构造体33a能与相邻的第三导电结构36a和第四导电结构37a相连接。第三光刻胶图案251b在第二方向D2上的投影与第三导电结构36b和第四导电结构37b在第二方向D2上的投影重叠,第三光刻胶图案251b的两端在第二方向D2上的投影分别覆盖第三导电结构36b在第二方向D2上的部分投影和第四导电结构37b在第二方向D2上的部分投影。第三光刻胶图案251b的形状与位置影响构造体33b的形状与位置。在俯视图上看,第三光刻胶图案251b能分别覆盖相邻第三导电结构36b和第四导电结构37b的部分区域,以使刻蚀后得到的构造体33b能与相邻的第三导电结构36b和第四导电结构37b相连接。
在本申请实施例中,第三光刻胶图案用于将导电体上用于将相邻两个底电极连接起来的部分蚀刻掉。以第三光刻胶图案251a和导电体211a为例进行说明。
如图25b所示,第三光刻胶图案251a的长度(横向尺寸)大于或等于导电体211a的长度(横向尺寸),即第三光刻胶图案251a的第一侧252a位于导电体211a的区域外,如第一侧252a位于导电体211a的第一侧212a所在位置的左边,第三光刻胶图案251a的第二侧253a位于导电体211a的区域外,如第二侧253a位于导电体211a的第二侧213a所在位置的右边。或第三光刻胶图案251a的第一侧252a位于导电体211a的第一侧212a所在位置,第二侧253a位于导电体211的第二侧213a所在位置。换句话说,第三光刻胶图案251a连接上导电体211a第一侧212a和第二侧213a。由此可保证以第三光刻胶图案251a作为蚀刻掩模最终得到的构造体33a可连接导电体211的相邻的第三导电结构36a和第四导电结构37a。
第三光刻胶图案251a的宽度(纵向尺寸)小于导电体211a的宽度(纵向尺寸),即第三光刻胶图案251a的第三侧边254a在第二方向D2上的投影位于导电体211a在第二方向D2上的投影的区域内,如第三侧边254a位于导电体211a的第三侧214a所在位置的下方,第三光刻胶图案251a的第四侧255a在第二方向D2上的投影位于导电体211a在第二方向D2上的投影的区域内,如第四侧255a位于导电体211a第四侧215a所在位置的上方。由此保证通过刻蚀可以将导电体211a上连接第三导电体36a和第四导电体37a的第一侧212a和第二侧213a刻蚀掉。换句话说,如图25b所示,第三光刻胶图案251a的第三侧边254a未连接上导电体211a的第三侧214a,第三光刻胶图案251a的第四侧边255a未连接上导电体211的第四侧215a。由此以第三光刻胶图案251a作为蚀刻掩模进行蚀刻工艺时得到构造体33a时,将蚀刻掉导电体211a的第三侧214a和第四侧215a。第三光刻胶图案251a用于将导电体211a上用于将相邻两个底电极(311a和321a)连接起来的部分蚀刻掉,即蚀刻掉导电体211a上用于起到连接相邻两个底电极(311a和底电极321a)的部分,如导电体211a的第三侧214a和第四侧215a。
请参照图26a和图26b,可在磁性隧道结层上形成构造体掩模图案261a和构造体掩模图案261b。可以使用第三光刻胶图案作为掩模来执行图案化工艺。例如,执行图案化工艺可以包括:使用第三光刻胶图案251a作为掩模来将第二掩模层膜243图案化,第二掩模层膜243形成硬掩模,得到构造体掩模图案261a。使用第三光刻胶图案251b作为掩模来将第二掩模层膜243图案化,第二掩模层膜243形成硬掩模,得到构造体掩模图案261b。
如图25b和图26b所示,构造体掩模图案(261a和261b)的尺寸分别与第三光刻胶图案(251a和251b)的尺寸相同或相似,构造体掩模图案261a相对于相邻两个底电极的位置与对应的第三光刻胶图案251a相对于相邻两个底电极的位置相同或相似。构造体掩模图案261b相对于相邻两个底电极的位置与对应的第一光刻胶图案251b相对于相邻两个底电极的位置相同或相似。
在俯视图上看,如图26b所示,构造体掩模图案261a在第二方向D2上的投影与第三导电结构36a和第四导电结构37a在第二方向D2上的投影重叠,构造体掩模图案261a的两端在第二方向D2上的投影分别覆盖第三导电结构36a在第二方向D2上的部分投影和第四导电结构37a在第二方向D2上的部分投影。构造体掩模图案261a的形状与位置影响构造体33a的形状与位置。在俯视图上看,构造体掩模图案261a能分别覆盖相邻第 三导电结构36a和第四导电结构37a,以使刻蚀后得到的构造体33a能与相邻的第三导电结构36a和第四导电结构37a相连接。构造体掩模图案261b在第二方向D2上的投影与第三导电结构36b和第四导电结构37b在第二方向D2上的投影重叠,构造体掩模图案261b的两端在第二方向D2上的投影分别覆盖第三导电结构36b在第二方向D2上的部分投影和第四导电结构37b在第二方向D2上的部分投影。构造体掩模图案261b的形状与位置影响构造体33b的形状与位置。在俯视图上看,构造体掩模图案261b能分别覆盖相邻第三导电结构36b和第四导电结构37b的部分区域,以使刻蚀后得到的构造体33b能与相邻的第三导电结构36b和第四导电结构37b相连接。
在本申请实施例中,构造体掩模图案用于将导电体上用于将相邻两个底电极连接起来的部分蚀刻掉。以构造体掩模图案261a和导电体211a为例进行说明。
如图25b所示,构造体掩模图案261a的长度(横向尺寸)大于或等于导电体211a的长度(横向尺寸),即构造体掩模图案261a的第一侧262a位于导电体211a的区域外,如第一侧262a位于导电体211a的第一侧212a所在位置的左边,构造体掩模图案261a的第二侧263a位于导电体211a的区域外,如第二侧263a位于导电体211a的第二侧213a所在位置的右边。或构造体掩模图案261a的第一侧262a位于导电体211a的第一侧212a所在位置,第二侧263a位于导电体211的第二侧213a所在位置。换句话说,构造体掩模图案261a连接上导电体211a第一侧212a和第二侧213a。由此可保证以构造体掩模图案261a作为蚀刻掩模最终得到的构造体33a可连接导电体211的相邻的第三导电结构36a和第四导电结构37a。
构造体掩模图案261a的宽度(纵向尺寸)小于导电体211a的宽度(纵向尺寸),即构造体掩模图案261a的第三侧边264a在第二方向D2上的投影位于导电体211a在第二方向D2上的投影的区域内,如第三侧边264a位于导电体211a的第三侧214a所在位置的下方,构造体掩模图案261a的第四侧265a位于导电体211a的区域内,如第四侧265a位于导电体211a第四侧215a所在位置的上方。换句话说,如图25b所示,构造体掩模图案261a的第三侧边264a未连接上导电体211a的第三侧214a,构造体掩模图案261a的第四侧边265a未连接上导电体211a的第四侧215a。由此以构造体掩模图案261a作为蚀刻掩模进行蚀刻工艺时得到构造体33a时,将蚀刻掉导电体211a的第三侧214a和第四侧215a。构造体掩模图案261a用于将导电体211a上用于将相邻两个底电极(311a和321a)连接起来的部分蚀刻掉,即蚀刻掉导电体211a上用于起到连接相邻两个底电极(311a和底电极321a)的部分,如导电体211a的第三侧214a和第四侧215a。
请参照图27a和图27b,可以使用构造体掩模图案261a作为蚀刻掩模通过蚀刻工艺来蚀刻磁性隧道结层膜242、极化层膜241和导电体211a,导电体211a的第三侧214a和第四侧215a将被蚀刻掉,从而可以形成构造体33a,蚀刻掉的导电体211a形成第三导电结构36a和第四导电结构37a。可以使用构造体掩模图案261b作为蚀刻掩模通过蚀刻工艺来蚀刻磁性隧道结层膜242、极化层膜241和导电体211b,导电体211b的第三侧214b和第四侧215b将被蚀刻掉,从而可以形成构造体33b。磁性隧道结层242和极化层膜241可被按次序蚀刻以形成磁性隧道结MTJ和极化层301,蚀刻掉的导电体211b形成第三导电结构36b和第四导电结构37b。相邻两个构造体之间的导电层211将被蚀刻掉,即如图26a和图27a所示,连接在第四导电结构37a和第三导电结构36a之间的导电层211将被蚀刻掉,分割形成磁性存储单元30a’的第四导电结构37a和磁性存储单元30b’ 的第三导电结构36b。绝缘体35c可设置在相邻的第四导电结构37a和第三导电结构36b之间。相邻第三导电结构36a和第四导电结构37a中的每一个的上端可接触极化层301的底表面。相邻第三导电结构36b和第四导电结构37b中的每一个的上端可接触极化层301的底表面。在第一方向D1上布置的极化层301和相邻两个底电极可彼此连接,从而构成导电线路。
构造体掩模图案(261a或261b)可在离子束蚀刻工艺期间用作蚀刻掩模,并且在离子束蚀刻工艺之后,构造体掩模图案(261a或261b)的一些部分可分别保留在磁性隧道结上。构造体掩模图案(261a或261b)的保留部分可用作顶电极(如顶电极34a和顶电极34b)。
在本申请实施例中,通过生成导电层211可以控制第三导电结构与第四导电结构的厚度,其能保证第三导电结构与第四导电结构的均匀性。且通过生成第二绝缘层221能保证在刻蚀的时候不会反溅射。
本申请实施例提供了一种由如上述方法制作得到的磁性存储装置。
本申请实施例提供了一种存储设备,所述存储设备包括:电路板、以及与所述电路板连接的磁性存储装置,所述磁性存储装置为由上述方法制作得到的磁性存储装置。
以上对本申请实施例所提供的磁性存储装置进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (24)
- 一种磁性存储装置的制备方法,其特征在于,所述方法包括:在衬底上形成多个底电极和多个绝缘体;其中所述多个底电极中相邻的底电极通过所述多个绝缘体中的相应绝缘体互相绝缘;在所述多个底电极和多个绝缘体上形成极化层膜;在所述极化层膜上形成磁性隧道结层,所述形成磁性隧道结层包括:在所述极化层膜上形成自由层;在所述自由层上形成势垒层;在所述势垒层上形成参考层;在所述磁性隧道结层上覆盖所述绝缘体位置形成构造体掩模图案;通过使用所述构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻所述极化层膜和所述磁性隧道结层,形成连接相邻的两个所述底电极的构造体,所述构造体包括极化层和磁性隧道结。
- 如权利要求1所述的方法,其特征在于,所述通过使用所述构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻所述极化层膜和所述磁性隧道结层,形成连接相邻的两个所述底电极的构造体包括:通过使用所述构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻所述极化层膜和所述磁性隧道结层,直至暴露出所述底电极,形成连接相邻的两个所述底电极的构造体。
- 如权利要求1所述的方法,其特征在于,所述通过使用所述构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻所述极化层膜和所述磁性隧道结层,形成连接相邻的两个所述底电极的构造体包括:通过使用所述构造体掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻所述极化层膜、所述磁性隧道结层和所述底电极,形成连接相邻的两个所述底电极的构造体;其中,在蚀刻所述极化层膜、所述磁性隧道结层和所述底电极之后,所述底电极包括经过蚀刻后剩余的蚀刻部分和未经过蚀刻的未蚀刻部分。
- 如权利要求1至3任一项所述的方法,其特征在于,其中,所述在所述多个底电极和多个绝缘体上形成极化层膜包括:在所述多个底电极和多个绝缘体上形成第一绝缘层;在所述第一绝缘层覆盖所述绝缘体位置上形成第一掩模图案;通过使用所述第一掩模图案作为蚀刻掩模执行蚀刻工艺以蚀刻所述第一绝缘层,直至暴露出所述底电极,形成突出体;在所述底电极、所述突出体和所述绝缘体上形成导电层;在所述导电层上形成第二绝缘层;对所述导电层和所述第二绝缘层执行平坦化工艺,以暴露出所述突出体的顶表面;在所述导电层、所述第二绝缘层和所述突出体的顶表面上形成极化层膜。
- 如权利要求4所述的方法,其特征在于,其中,在所述对所述导电层和所述第二绝缘层执行平坦化工艺,以暴露出所述突出体的顶表面后,得到由所述导电层构成的导电体;则所述在所述磁性隧道结层上覆盖所述绝缘体位置形成构造体掩模图案包括:在所述磁性隧道结层上覆盖所述导电体位置形成构造体掩模图案,其中所述构造体掩模图案用于将所述导电体上用于将相邻两个所述底电极连接起来的部分蚀刻掉。
- 如权利要求1至5任一项所述的方法,其特征在于,其中,所述磁性存储装置包括多个磁性存储单元;每一所述磁性存储单元包括:所述构造体;第一导电结构,所述第一导电结构包括第一底电极,所述第一底电极与所述极化层连接;第二导电结构,所述第二导电结构包括第二底电极,所述第二底电极与所述极化层连接,其中,所述第一底电极与所述第二底电极通过第一绝缘体彼此间隔开,所述第一底电极用于电连接第一金属线,所述第二底电极用于电连接第二金属线;所述多个磁性存储单元中的一个所述磁性存储单元的所述第一底电极与另一相邻的所述磁性存储单元的所述第二底电极通过第二绝缘体间隔开。
- 如权利要求1至5任一项所述的方法,其特征在于,其中,所述磁性存储装置包括多个基本单元;每一所述基本单元包括N个磁性存储单元,其中N大于或等于2;每一所述磁性存储单元包括:所述构造体;第一导电结构,所述第一导电结构包括第一底电极,所述第一底电极与所述极化层连接;第二导电结构,所述第二导电结构包括第二底电极,所述第二底电极与所述极化层连接,其中,所述第一底电极与所述第二底电极通过第一绝缘体彼此间隔开;每一基本单元中的一个所述磁性存储单元的所述第一底电极与另一相邻的所述磁性存储单元的所述第二底电极连接;所述多个基本单元中的一个所述基本单元的所述第一底电极与另一相邻的所述基本单元的所述第二底电极通过第二绝缘体间隔开。
- 一种磁性存储装置,其特征在于,所述磁性存储装置包括多个磁性存储单元,每一所述磁性存储单元包括:构造体,所述构造体包括极化层以及设置于所述极化层上的磁性隧道结;第一导电结构,所述第一导电结构包括第一底电极,所述第一底电极与所述极化层连接;第二导电结构,所述第二导电结构包括第二底电极,所述第二底电极与所述极化层连接,其中,所述第一底电极与所述第二底电极通过第一绝缘体彼此间隔开,所述第一底电极用于电连接第一金属线,所述第二底电极用于电连接第二金属线;多个所述磁性存储单元中的一个所述磁性存储单元的所述第一底电极与另一相邻的所述磁性存储单元的所述第二底电极通过第二绝缘体间隔开。
- 如权利要求8所述的磁性存储装置,其特征在于,其中,所述构造体由同一蚀刻掩模执行蚀刻工艺得到。
- 如权利要求8或9所述的磁性存储装置,其特征在于,其中,所述第一导电结构还包括第三导电结构,所述第一底电极通过所述第三导电结构连接所述极化层;所述第二导电结构还包括第四导电结构,所述第二底电极通过所述第四导电结构连接所述极化层。
- 如权利要求8至10任一项所述的磁性存储装置,其特征在于,其中,所述极化层包括与所述第一导电体和所述第二导电体不同的材料。
- 如权利要求8至10任一项所述的磁性存储装置,其特征在于,其中,所述极化层包括与所述第一导电体和所述第二导电体相同的材料。
- 如权利要求8至12任一项所述的磁性存储装置,其特征在于,其中,所述第一 金属线为位线,所述第二金属线为源线,或,所述第一金属线为源线,所述第二金属线为位线。
- 如权利要求8至13任一项所述的磁性存储装置,其特征在于,其中,所述第一导电结构相对于所述构造体的一侧突出,所述第二导电结构相对于所述构造体的一侧突出。
- 如权利要求8至13任一项所述的磁性存储装置,其特征在于,其中,所述第一导电结构相对于所述构造体的一侧凹入,所述第二导电结构相对于所述构造体的一侧凹入。
- 一种磁性存储装置,其特征在于,其中,所述磁性存储装置包括多个基本单元,每一所述基本单元包括N个磁性存储单元,其中N大于或等于2;每一所述磁性存储单元包括:构造体,所述构造体包括极化层以及设置于所述极化层上的磁性隧道结;第一导电结构,所述第一导电结构包括第一底电极,所述第一底电极与所述极化层连接;第二导电结构,所述第二导电结构包括第二底电极,所述第二底电极与所述极化层连接,其中,所述第一底电极与所述第二底电极通过第一绝缘体彼此间隔开;每一所述基本单元中的一个所述磁性存储单元的所述第一底电极与另一相邻的所述磁性存储单元的所述第二底电极连接;所述多个基本单元中的一个所述基本单元的所述第一底电极与另一相邻的所述基本单元的所述第二底电极通过第二绝缘体间隔开。
- 如权利要求16所述的磁性存储装置,其特征在于,其中,所述构造体由同一蚀刻掩模执行蚀刻工艺得到。
- 如权利要求16或17所述的磁性存储装置,其特征在于,其中,所述第一导电结构还包括第三导电结构,所述第一底电极通过所述第三导电结构连接所述极化层;所述第二导电结构还包括第四导电结构,所述第二底电极通过所述第四导电结构连接所述极化层。
- 如权利要求16至18任一项所述的磁性存储装置,其特征在于,其中,所述极化层包括与所述第一导电体和所述第二导电体不同的材料。
- 如权利要求16至18任一项所述的磁性存储装置,其特征在于,其中,所述极化层包括与所述第一导电体和所述第二导电体相同的材料。
- 如权利要求16至20任一项所述的磁性存储装置,其特征在于,其中,所述第一导电结构相对于所述构造体的一侧突出,所述第二导电结构相对于所述构造体的一侧突出。
- 如权利要求16至20任一项所述的磁性存储装置,其特征在于,其中,所述第一导电结构相对于所述构造体的一侧凹入,所述第二导电结构相对于所述构造体的一侧凹入。
- 一种由如权利要求1至7中任一项所述的方法制作得到的磁性存储装置。
- 一种存储设备,其特征在于,所述存储设备包括:电路板、以及与所述电路板连接的磁性存储装置,所述磁性存储装置为1至7中任一项所述的方法制作得到的磁性存储装置,或,所述磁性存储装置由如权利要求8至22中任一项所述的磁性存储装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2021/117298 WO2023035156A1 (zh) | 2021-09-08 | 2021-09-08 | 一种磁性存储装置及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117561813A true CN117561813A (zh) | 2024-02-13 |
Family
ID=85507112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180099582.1A Pending CN117561813A (zh) | 2021-09-08 | 2021-09-08 | 一种磁性存储装置及其制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117561813A (zh) |
WO (1) | WO2023035156A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105280214B (zh) * | 2015-09-10 | 2018-02-27 | 中国科学院物理研究所 | 电流驱动型磁随机存取存储器和自旋逻辑器件 |
KR102572158B1 (ko) * | 2018-09-12 | 2023-08-30 | 삼성전자주식회사 | 자기 기억 소자 |
US11895928B2 (en) * | 2019-10-03 | 2024-02-06 | Headway Technologies, Inc. | Integration scheme for three terminal spin-orbit-torque (SOT) switching devices |
CN111653664A (zh) * | 2020-04-28 | 2020-09-11 | 北京航空航天大学合肥创新研究院 | 一种磁性存储单元和数据写入方法 |
-
2021
- 2021-09-08 WO PCT/CN2021/117298 patent/WO2023035156A1/zh active Application Filing
- 2021-09-08 CN CN202180099582.1A patent/CN117561813A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2023035156A1 (zh) | 2023-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468456B2 (en) | Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for differential bit operation and methods for fabricating the same | |
US7091539B2 (en) | Magnetic random access memory | |
US6473328B1 (en) | Three-dimensional magnetic memory array with a minimal number of access conductors therein | |
US6689622B1 (en) | Magnetoresistive memory or sensor devices having improved switching properties and method of fabrication | |
US10411069B1 (en) | Integrated circuits including magnetic random access memory structures and methods for fabricating the same | |
US9461243B2 (en) | STT-MRAM and method of manufacturing the same | |
US20090174015A1 (en) | Memory Cell and Method of Forming a Magnetic Tunnel Junction (MTJ) of a Memory Cell | |
US8987846B2 (en) | Magnetic memory and manufacturing method thereof | |
US9231193B2 (en) | Magnetic memory and manufacturing method thereof | |
US9755141B2 (en) | Method for fabricating MRAM bits on a tight pitch | |
KR100565108B1 (ko) | 비직교 mram 디바이스 | |
JP2004519859A (ja) | Mram構造を側壁によって閉じ込める、自己整合型かつトレンチなし磁気抵抗ランダムアクセスメモリ(mram)構造 | |
US6900491B2 (en) | Magnetic memory | |
US7755153B2 (en) | Structure and method for a magnetic memory device with proximity writing | |
US10381406B1 (en) | Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for dual bit operation and methods for fabricating the same | |
KR102442363B1 (ko) | 교차점 스핀 전달 토크 자기저항 메모리 어레이 및 그 제작 방법 | |
US20020132464A1 (en) | Self-aligned MRAM contact and method of fabrication | |
US11152561B2 (en) | Magnetic memory device | |
US20080239800A1 (en) | Magnetic memory arrays | |
CN117561813A (zh) | 一种磁性存储装置及其制备方法 | |
US20240324470A1 (en) | Magnetic memory device | |
US20240349615A1 (en) | Magnetic memory device and method for fabricating the same | |
JP2024122389A (ja) | 半導体記憶装置およびその製造方法 | |
CN118119190A (zh) | 磁性随机存取存储器结构 | |
CN118613059A (zh) | 磁存储器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |