CN117558316A - 电源提供电路及存储器 - Google Patents

Abstract

本公开涉及半导体电路设计领域，特别涉及一种电源提供电路及存储器，电源提供电路包括：电压生成模块，用于提供初始电压信号；第一电源提供模块被配置为，基于初始电压信号提供电源参考电压；放大模块被配置为，基于电源参考电压生成并输出第一电源电压；第一电源网络被配置为，向第一电源网络所连接的功能模块供电；第二电源提供模块被配置为，基于初始电压信号向第二电源网络提供第二电源电压；第一电源网络和第二电源网络的相应节点之间通过电压控制模块连接；电压控制模块基于电压控制信号导通，以通过第二电源电压拉高第一电源电压；以通过提供更大的电源电压以提高存储器相应功能模块的驱动能力，从而提高存储器的读写速度。

Description

电源提供电路及存储器

技术领域

本公开涉及半导体电路设计领域，特别涉及一种电源提供电路及存储器。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)由于其存储密度高、传输速度快等特点，广泛应用于现代电子系统中。随着半导体技术的发展，DRAM技术越来越先进，存储单元的集成度越来越高；同时，各种不同的应用对DRAM的性能、功耗和可靠性等也都要求越来越高。

由于存储单元的集成度越来越高，存储单元对应的控制电路中需要连接更多的元器件以实现对存储单元的逐一控制，使得控制电路在开启时，存储器需要驱动更大的电容负载，从而降低了控制电路的开启速度，进而影响了对存储单元中数据的读写速度。

因此，当控制电路中的电容负载增加时，如何保证控制电路的开启速度，是提高存储器读写速度的关键因素。

发明内容

本公开实施例提供一种电源提供电路及存储器，通过提供更大的电源电压以提高存储器相应功能模块的驱动能力，从而提高存储器的读写速度。

本公开一实施例提供了一种电源提供电路，包括：电压生成模块，用于提供初始电压信号；第一电源提供模块，连接电压生成模块，被配置为，基于初始电压信号提供电源参考电压；放大模块，连接第一电源提供模块，被配置为，基于电源参考电压生成并输出第一电源电压；第一电源网络，连接放大模块的输出端，被配置为，向第一电源网络所连接的功能模块供电；第二电源提供模块，连接电压生成模块，被配置为，基于初始电压信号向第二电源网络提供第二电源电压，第二电源电压的电压值大于第一电源电压的电压值；第一电源网络的结构与第二电源网络的结构相同，且第一电源网络和第二电源网络的相应节点之间通过电压控制模块连接；电压控制模块基于电压控制信号导通，以通过第二电源电压拉高第一电源电压，其中，电压控制信号基于功能模块的使能信号生成。

当功能模块接收到使能信号启动，电源提供电路通过第一电源网络向功能模块提供的电源为第一电源电压；另外，使能信号还用于生成电压控制信号，电压控制模块104基于电压控制信号导通，电压控制模块导通后，第二电源网络与第一电源网络电连接，从而通过第二电源电压拉高第一电源网络的电压，从而增大第一电源网络的输出电压V，通过提供更大的电源电压驱动第一电源网络所连接的功能模块，从而提高相应功能模块的信号处理速度，进而提高存储器的读写速度。

另外，第一电源网络中包括多个节点，第二电源网络的节点与第一电源网络的节点对应设置；电压控制模块，包括：多个控制晶体管；每一控制晶体管对应于第一电源网络和第二电源网络的相应节点设置；控制晶体管的栅极用于接收电压控制信号，源极或漏极的一端连接第一电源网络的相应节点，另一端连接第二电源网络的相应节点。第一网络中设置多个节点，以实现第一电源网络同时为多个功能模块供电。

另外，放大模块，包括：运算放大器，反相输入端用于接收电源参考电压；第一反馈电阻，一输入端接地，另一输入端连接第二反馈电阻，并连接运算放大器的正相输入端；第二反馈电阻的另一输入端连接反馈晶体管源极或漏极的一个端子，并向第一电源网络提供第一电源电压；反馈晶体管源极或漏极的另一个端子用于接收第二电源电压，栅极连接运算放大器的输入端；其中，运算放大器的工作电源基于第二电源电压提供。

另外，电源提供电路还包括：信号生成模块，被配置为，基于使能信号和脉冲控制信号生成电压控制信号，其中，脉冲控制信号用于调整生成的电压控制信号中有效脉冲的信号宽度。通过信号生成模块控制电压控制信号中有效脉冲的宽度，以控制电压控制模块导通的时长，从而控制电源提供电路向功能模块提供更大电源电压的时长。

另外，信号生成模块，还被配置为，基于脉冲控制信号调整生成的电压控制信号中有效脉冲的起始时刻。通过信号生成模块控制电压控制信号中有效脉冲的起始时刻，以控制电压控制模块导通的起始时刻，从而控制电源提供电路向功能模块提供更大电源电压的起始时刻。

另外，信号生成模块，包括：延时控制单元，被配置为，解码脉冲控制信号，生成相应的延时控制信号；延时单元，连接延时控制单元，包括多个延时子单元，延时子单元被配置为，基于延时控制信号选择导通相应延时子单元，导通的延时子单元用于对使能信号进行延时，以生成中间控制信号；幅值调节单元，连接延时单元，被配置为，对中间控制信号进行幅值调节，以生成电压控制信号。

另外，延时控制单元，包括：第一控制子单元，用于根据脉冲控制信号生成互为反相的第一控制信号和第二控制信号；多个第二控制子单元，其中，每一第二控制子单元基于所述第一控制信号和所述第二控制信号的不同数据位生成对应的所述延时控制信号。

另外，延时单元，包括：与第二控制子单元相应的第三控制子单元；第三控制子单元，包括：第二与非门，一输入端连接相应第二控制子单元的输出端，另一输入端用于接收使能信号；延时组件，输入端连接第二与非门的输出端，用于对第三控制子单元的输出端信号进行延时，且每一第三控制子单元中的延时组件的延时时长不同；第三与非门，具有多个输入端，且每一输入端连接不同第三控制子单元中的延时组件的输出端；第三反相器，输入端连接第三与非门的输出端；第四与非门，一输入端连接第三反相器的输出端，另一输入端用于接收使能信号，输出端用于输出中间控制信号。

另外，延时组件，包括：第四反相器，输入端连接相应第二与非门的输出端；第五反相器，输入端连接第四反相器的输出端，输出端连接第三与非门的输入端；延时电容，一端连接第四反相器的输出端，另一端接地；延时组件的延时时长基于延时电容的电容大小设置。

另外，幅值调节单元，包括：第一N型晶体管，源极用于接地，漏极连接第一P型晶体管的漏极，栅极用于接收中间控制信号；第二N型晶体管，源极用于接地，漏极连接第二P 型晶体管的漏极，并输出电压控制信号；反相器，输入端连接第一N型晶体管的栅极，输出端连接第二N型晶体管的栅极；第一P型晶体管的源极和第二P型晶体管的源极用于接收电源电压，第一P型晶体管的栅极连接第二N型晶体管的漏极，第二P型晶体管的栅极连接第一N型晶体管的漏极。

另外，电源电压基于第二电源电压设置。

另外，电压生成模块基于带隙基准电压提供初始电压信号。在存储器中，带隙基准电压为稳定的电压信号，电压值的大小不受温度的影响，因此，通过带隙基准电压提供的初始电压信号，不受温度的影响，从而生成稳定的电源参考电压和第二电源电压。

另外，功能模块，包括：列选控制模块，被配置为，接收并识别列地址信号，以生成多个子控制信号；选择驱动模块，连接列选控制模块，包括多个驱动子单元，每一驱动子单元对应一子控制信号，驱动子单元被配置为，基于使能信号和对应的子控制信号生成位线控制信号。

另外，驱动子单元，包括：与逻辑电路，一输入端连接列选控制模块，用于接收子控制信号，另一输入端用于接收使能信号；驱动反相器，输入端连接与逻辑电路的输出端，用于输出位线控制信号。

本公开又一实施例还提供了一种存储器，采用上述实施例提供的电源提供电路进行供电，以通过提供更大的电源电压以提高存储器相应功能模块的驱动能力，从而提高存储器的读写速度。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施例提供的电源提供电路的结构示意图；

图2为本公开一实施例提供的第一电源网络、电压控制模块、第二电源网络及放大模块的具体结构示意图；

图3为本公开一实施例提供的具备信号生成模块的电源提供电路的结构示意图；

图4为本公开一实施例提供的信号生成模块的具体结构示意图；

图5为本公开一实施例提供的延迟组件的具体结构示意图；

图6为本公开一实施例提供的幅值调节单元的具体结构示意图；

图7为本公开一实施例提供的一种功能模块的具体结构示意图；

图8为本公开一实施例提供的驱动图7所述功能模块的信号时序示意图。

具体实施方式

由背景技术可知，由于存储阵列的集成度越来越高，存储阵列对应的控制电路中需要连接更多的元器件以实现对存储阵列的逐一控制，这使得控制电路在开启时，存储器需要驱动更大的电容负载，从而降低了控制电路的开启速度，进而影响了对存储阵列中存储单元的读写速度。

本公开一实施例提供了一种电源提供电路，通过在控制电路开启阶段提供更大的电源电压以提高存储器相应功能模块的驱动能力，从而提高存储器的读写速度。

本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。

图1为本实施例提供的电源提供电路的结构示意图，图2为本实施例提供的第一电源网络、电压控制模块、第二电源网络及放大模块的具体结构示意图，图3为本实施例提供的具备信号生成模块的电源提供电路的结构示意图，图4为本实施例提供的信号生成模块的具体结构示意图，图5为本实施例提供的延迟组件的具体结构示意图，图6为本实施例提供的幅值调节单元的具体结构示意图，图7为本实施例提供的一种功能模块的具体结构示意图，图 8为本实施例提供的驱动图7所述功能模块的信号时序示意图，以下结合附图对本实施例提供的电源提供电路进行详细说明，具体如下：

参考图1，电源提供电路，包括：

电压生成模块100，用于提供初始电压信号；

第一电源提供模块101，连接电压生成模块100，被配置为，基于初始电压信号提供电源参考电压；

放大模块103，连接第一电源提供模块101，被配置为，基于电源参考电压生成并输出第一电源电压Vcol1；

第一电源网络110，连接放大模块103的输出端，被配置为，向第一电源网络110所连接的功能模块供电；

第二电源提供模块102，连接电压生成模块100，被配置为，基于初始电压信号向第二电源网络120提供第二电源电压Vcol2，第二电源电压Vcol2的电压值大于第一电源电压Vcol1 的电压值；

第一电源网络110的结构与第二电源网络120的结构相同，且第一电源网络110和第二电源网络120的相应节点之间通过电压控制模块104连接；电压控制模块104基于电压控制信号导通，以通过第二电源电压Vcol2拉高第一电源电压Vcol1，其中，电压控制信号基于功能模块的使能信号生成。

具体地，当功能模块接收到使能信号启动，电源提供电路通过第一电源网络110向功能模块提供的电源为第一电源电压Vcol1；另外，使能信号还用于生成电压控制信号，电压控制模块104基于电压控制信号导通，电压控制模块104导通后，第二电源网络120与第一电源网络110电连接，从而通过第二电源电压Vcol2拉高第一电源网络110的电压，从而增大第一电源网络110的输出电压V，通过提供更大的电源电压驱动第一电源网络110所连接的功能模块，从而提高相应功能模块的信号处理速度，进而提高存储器的读写速度。

需要说明的是，对于上述实施例提供的电压控制模块104，电压控制模块104基于电压控制信号导通，电压控制信号基于使能信号生成；在一些实施例中，电压控制模块104可以设置为直接基于使能信号导通。

在一些实施例中，电压生成模块100基于带隙基准电压提供初始电压信号；在存储器中，带隙基准电压为稳定的电压信号，电压值的大小不受温度的影响，因此，通过带隙基准电压提供的初始电压信号，不受温度的影响，从而生成稳定的电源参考电压和第二电源电压Vcol2。

对于放大模块103，在一些实施例中，参考图2，放大模块103，包括：运算放大器133，反相输入端用于接收电源参考电压；第一反馈电阻113，一输入端接地，另一输入端连接第二反馈电阻123，并连接运算放大器133的正相输入端；第二反馈电阻123的另一输入端连接反馈晶体管143源极或漏极的一个端子，并向第一电源网络110提供第一电源电压Vcol1；反馈晶体管143源极或漏极的另一个端子用于接收第二电源电压Vcol2，栅极连接运算放大器133的输入端，其中，运算放大器133的工作电源由第二电源电压Vcol2提供。

对于第一电源网络110和第二电源网络120，在一些实施例中，参考图2，第一电源网络 110和第二电源网络120中均包括多个节点，第二电源网络120的节点与第一电源网络110 的节点对应设置；第一电源网络110中设置多个节点，以为处于不同位置的功能模块供电。相应地，电压控制模块104中包括：多个控制晶体管，每一控制晶体管对应于第一电源网络 110和第二电源网络120的相应节点设置；具体地，控制晶体管的栅极用于接收电压控制信号，源极或漏极的一端连接第一电源网络110的相应节点，另一端连接第二电源网络120的相应节点。

参考图3，在本实施例中，电源提供电路，还包括：信号生成模块200，信号生成模块200被配置为，基于使能信号和脉冲控制信号生成电压控制信号，其中，脉冲控制信号用于调整生成的电压控制信号中有效脉冲的信号宽度；通过信号生成模块200控制电压控制信号中有效脉冲的宽度，以控制电压控制模块104导通的时长，从而控制电源提供电路向功能模块提供更大电源电压的时长。

参考图4，信号生成模块200，包括：延时控制单元201，被配置为，解码脉冲控制信号，生成相应的延时控制信号；

延时单元202，连接延时控制单元201，包括多个延时子单元212，延时子单元212被配置为，基于延时控制信号选择导通相应延时子单元212，导通的延时子单元212用于对使能信号进行延时，以生成中间控制信号；

幅值调节单元203，连接延时单元202，被配置为，对中间控制信号进行幅值调节，以生成电压控制信号。

对于延时控制单元201，在本实施例中，延时控制单元201包括：第一控制子单元211，用于根据脉冲控制信号生成互为反相的第一控制信号TrmN<1:0>和第二控制信号Trm<1:0>。具体地，参考图4，延时控制单元201包括第一控制反相器和第二控制反相器，第一控制反相器基于脉冲控制信号生成第一控制信号TrmN<1:0>，第二控制反相器基于第一控制信号 TrmN<1:0>生成第二控制信号Trm<1:0>。

延时控制单元201还包括：多个第二控制子单元221，其中，每一第二控制子单元221 基于第一控制信号TrmN<1:0>和第二控制信号Trm<1:0>的不同数据位生成对应的延时控制信号，同一时刻仅有一个延迟控制信号有效。

具体地，第一控制信号TrmN<1:0>和第二控制信号Trm<1:0>均包含两个数据位，第一个第二控制子单元221基于第一控制信号TrmN<1:0>的第一个数据位和第二个数据位生成第一延时控制信号，第二个第二控制子单元221基于第一控制信号TrmN<1:0>的第二数据位和第二控制信号Trm<1:0>的第一数据位生成第二延时控制信号，第三个第二控制子单元221基于第一控制信号TrmN<1:0>的第一数据位和第二控制信号Trm<1:0>的第二数据位生成第三延时控制信号，第四个第二控制子单元221基于第二控制信号Trm<1:0>的第一个数据位和第二个数据位生成第四延时控制信号。

相应地，延时单元202包括：与第二控制子单元221对应的第三控制子单元212，第三控制子单元212包括：第二与非门303，一输入端连接相应第二控制子单元211的输出端，用于接收相应第二控制子单元211输出的延时控制信号，另一输入端用于接收使能信号；延时组件304a～304d，输入端连接第二与非门303的输出端，用于对第三控制子单元的输出信号进行延时，且每一第三控制子单元中的延时组件的延时时长不同(即第一延时组件至第四延时组件的延时时长不同)；延时单元202还包括：第三与非门305，具有多个输入端，且每一输入端连接不同第三控制子单元212中延时组件304的输出端；第三反相器306，输入端连接第三与非门305的输出端；第四与非门307，一输入端连接第三反相器306的输出端，另一输入端用于接收使能信号，输出端用于输出中间控制信号。

对于延时组件304a～304d，参考图5，延时组件304a～304d包括：第四反相器308，输入端连接相应第二与非门303的输出端；第五反相器309，输入端连接第四反相器308的输出端，输出端连接第三与非门305的输入端，延时电容310，一端连接第四反相器308的输出端，另一端接地；延时组件304的延时时长基于延时电容310的电容大小设置。具体地，延时电容310的电容越大，延时组件304的延时时长越长；延时电容310的电容越小，延时组件304的延时时长越短。

对于幅值调节单元203，参考图6，幅值调节单元203包括：第一N型晶体管<N1>，源极用于接地，漏极连接第一P型晶体管<P1>的漏极，栅极用于接收中间控制信号；第二N型晶体管<N2>，源极用于接地，漏极连接第二P型晶体管<P2>的漏极，并输出电压控制信号；反相器311，输入端连接第一N型晶体管<N1>的栅极，输出端连接第二N型晶体管<N2>的栅极；第一P型晶体管<P1>的源极和第二P型晶体管<P2>的源极用于接收电源电压，第一P 型晶体管<P1>的栅极连接第二N型晶体管<N2>的漏极，第二P型晶体管<P2>的栅极连接第一N型晶体管<N1>的漏极。

参考图6，在一些实施例中，电源电压基于第二电源电压Vcol2设置，此时产生的电压控制信号的高电平幅值为Vcol2；在另一些实施例中，电源电压可以基于存储器的内部电源电压设置，此时产生的电压控制信号的高电平幅值为内部电源电压Vcc。

需要说明的是，在本实施例中，由于幅值调节电源203为N型晶体管接收中间控制信号， N型晶体管基于高电平驱动，若延时单元202生成的中间控制信号的有效电平为低电平，则需要通过反相器反相后输入幅值调节单元203，幅值调节单元的输出端连接反相器以输出调整后的电压控制信号。

需要说明的是，在一些实施例中，在中间控制信号和电压控制信号的传输通路上，还可以设置驱动器，以防止中间控制信号和电压控制信号在传输过程中由于信号衰减而被错误识别的情况。

在一些实施例中，信号生成模块200还被配置为，基于脉冲控制信号调整生成的电压控制信号中有效脉冲的起始时刻；通过信号生成模块200控制电压控制信号中有效脉冲的起始时刻，以控制电压控制模块104导通的起始时刻，从而控制电源提供电路向功能模块提供更大电源电压的起始时刻。

对于本实施例提到的“功能模块”，在一个具体的例子中，参考图7，功能模块，包括：列选控制模块401，被配置为，接收并识别列地址信号，以生成多个子控制信号；选择驱动模块402，连接列选择控制模块，包括多个驱动子单元412，每一驱动子单元412对应一子控制信号，驱动子单元412被配置为，基于使能信号和对应的子控制信号生成位线控制信号。

继续参考图7，在一个例子中，驱动子单元412，包括：与逻辑电路403，一输入端连接列选控制模块401，用于接收子控制信号，另一输入端用于接收使能信号；驱动反相器404，输入端连接与逻辑电路403的输出端，用于输出位线控制信号，当同时接收到子控制信号和使能信号，驱动子单元412生成相应的位线控制信号。

其中，列地址信号由功能模块所在的存储器提供，用于控制列选控制模块401选择导通存储阵列中目标存储单元所连接的位线。

参考图8，由于使能信号的产生通路并未基于电源提供电路提供的电源电压生成，即使能信号基于存储器内部电源电压产生，高电平的幅值为Vcc；当使能信号有效时，基于使能信号产生电压控制信号。在本实施例中，信号生成模块200基于使能信号产生电压控制信号，若信号生成模块200接收的电源电压为内部电源电压，则产生的电压控制信号的高电平幅值为Vcc；若信号生成模块200接收的电源电压基于电源提供电路提供，则产生的电压控制信号的高电平幅值为Vcol2，Vcol2＞Vcc；由于功能模块中具备较大的电容负载，电容负载会阻滞电路中的电压变化，当功能模块基于使能信号导通和关闭的时刻，电容负载会对提供的电源电压进行下拉，当电源电压基于电源提供电路提供，即增大电源电压的输入，会增大对电路电压的回拉速度(基于内部电源电压供电时元器件电路的电压为图8中虚线所示，基于电源提供电路供电时元器件电路的电压为图8中实线所示)，通过电源提供电路供电能在一定程度上减少元器件所在电路电压由于电容负载的变化程度，从而提高元器件的驱动能力。

需要说明的是，图8所示的电压控制信号的高电平幅值以Vcol2为例进行具体说明，并不构成对图8的限定。

对于上述提到的列选控制模块401和选择驱动模块402，当存储器的集成度增加，即存储器中包含更多的存储单元，需要更多的字线和位线对应控制存储阵列以选择导通存储阵列中的目标存储单元，字线和位线的数量增加即相应需要更多的选择驱动电路，从而增大了选择驱动电路的负载，本实施例提供的电源提供电路通过增大向功能模块提供的电源电压(对应于上述提到的功能模块，即增大对列选控制模块401和选择驱动模块402中各个元器件提供的电源电压)，以提高列选控制模块401和选择驱动模块402中元器件的驱动能力，从而提高列选控制模块401和选择驱动模块402的电路开启速度，进而提高对存储单元的读写速度。

需要说明的是，在另一个例子中，驱动子单元也可以通过与门实现，与门的一输入端用于接收使能信号，另一输入端用于接收子控制信号。

在一些实施例中，使能模块的传输通路上还包括驱动器，驱动器用于防止使能信号在传输过程中的幅值衰减，从而避免驱动子单元412的错误识别；在一个例子中，驱动器可以集成设置在相应的子控制单元412中，即每一驱动子单元412中还设置有对应的驱动器；在另一例子中，驱动器可以独立于子控制单元412设置，即所有驱动子单元412通过一个驱动器传输的使能信号驱动。

对于本实施例提供的电源提供电路，当功能模块接收到使能信号启动，电源提供电路通过第一电源网络110向功能模块提供的电源为第一电源电压Vcol1；另外，使能信号还用于生成电压控制信号，电压控制模块104基于电压控制信号导通，电压控制模块104导通后，第二电源网络120与第一电源网络110电连接，从而通过第二电源电压Vcol2拉高第一电源网络110的电压，从而增大第一电源网络110的输出电压V，通过提供更大的电源电压驱动第一电源网络110所连接的功能模块，从而提高相应功能模块的信号处理速度，进而提高存储器的读写速度。

值得一提的是，本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。

需要说明的是，上述实施例所提供的电源提供电路中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的电源提供电路实施例。

本公开又一实施例提供一种存储器，采用上述实施例提供的电源提供电路进行供电，以通过提供更大的电源电压以提高存储器相应功能模块的驱动能力，从而提高存储器的读写速度。

具体地，当功能模块接收到使能信号启动，电源提供电路通过第一电源网络向功能模块提供的电源为第一电源电压；另外，使能信号还用于生成电压控制信号，电压控制模块基于电压控制信号导通，电压控制模块导通后，第二电源网络与第一电源网络电连接，从而通过第二电源电压拉高第一电源网络的电压，从而增大第一电源网络的输出电压，通过提供更大的电源电压驱动第一电源网络所连接的功能模块，从而提高相应功能模块的信号处理速度，进而提高存储器的读写速度。

需要说明的是，存储器可以是基于半导体装置或组件的存储单元或装置。例如，存储器装置可以是易失性存储器，例如动态随机存取存储器DRAM、同步动态随机存取存储器SDRAM、双倍数据速率同步动态随机存取存储器DDR SDRAM、低功率双倍数据速率同步动态随机存取存储器LPDDR SDRAM、图形双倍数据速率同步动态随机存取存储器GDDR SDRAM、双倍数据速率类型双同步动态随机存取存储器DDR2SDRAM、双倍数据速率类型三同步动态随机存取存储器DDR3SDRAM、双倍数据速率第四代同步动态随机存取存储器 DDR4SDRAM、晶闸管随机存取存储器TRAM等；或者可以是非易失性存储器，例如相变随机存取存储器PRAM、磁性随机存取存储器MRAM、电阻式随机存取存储器RRAM等。

本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (15)

1.一种电源提供电路，其特征在于，包括：

电压生成模块，用于提供初始电压信号；

第一电源提供模块，连接所述电压生成模块，被配置为，基于所述初始电压信号提供电源参考电压；

放大模块，连接所述第一电源提供模块，被配置为，基于所述电源参考电压生成并输出第一电源电压；

第一电源网络，连接所述放大模块的输出端，被配置为，向所述第一电源网络所连接的功能模块供电；

第二电源提供模块，连接所述电压生成模块，被配置为，基于所述初始电压信号向第二电源网络提供第二电源电压，所述第二电源电压的电压值大于所述第一电源电压的电压值；

所述第一电源网络的结构与所述第二电源网络的结构相同，且所述第一电源网络和所述第二电源网络的相应节点之间通过电压控制模块连接；

所述电压控制模块基于电压控制信号导通，以通过所述第二电源电压拉高所述第一电源电压，其中，所述电压控制信号基于所述功能模块的使能信号生成。

2.根据权利要求1所述的电源提供电路，其特征在于，包括：

所述第一电源网络中包括多个节点，所述第二电源网络的节点与所述第一电源网络的节点对应设置；

所述电压控制模块，包括：多个控制晶体管；

每一所述控制晶体管对应于所述第一电源网络和所述第二电源网络的相应节点设置；

所述控制晶体管的栅极用于接收所述电压控制信号，源极或漏极的一端连接所述第一电源网络的相应节点，另一端连接所述第二电源网络的相应节点。

3.根据权利要求1所述的电源提供电路，其特征在于，所述放大模块，包括：

运算放大器，反相输入端用于接收所述电源参考电压；

第一反馈电阻，一输入端接地，另一输入端连接第二反馈电阻，并连接所述运算放大器的正相输入端；

所述第二反馈电阻的另一输入端连接反馈晶体管源极或漏极的一个端子，并向所述第一电源网络提供所述第一电源电压；

所述反馈晶体管源极或漏极的另一个端子用于接收所述第二电源电压，栅极连接所述运算放大器的输入端；

其中，所述运算放大器的工作电源基于所述第二电源电压提供。

4.根据权利要求1所述的电源提供电路，其特征在于，还包括：信号生成模块，被配置为，基于所述使能信号和脉冲控制信号生成所述电压控制信号，其中，所述脉冲控制信号用于调整生成的所述电压控制信号中有效脉冲的信号宽度。

5.根据权利要求4所述的电源提供电路，其特征在于，所述信号生成模块，还被配置为，基于所述脉冲控制信号调整生成的所述电压控制信号中有效脉冲的起始时刻。

6.根据权利要求4所述的电源提供电路，其特征在于，所述信号生成模块，包括：

延时控制单元，被配置为，解码所述脉冲控制信号，生成相应的延时控制信号；

延时单元，连接所述延时控制单元，包括多个延时子单元，所述延时子单元被配置为，基于所述延时控制信号选择导通相应所述延时子单元，导通的所述延时子单元用于对所述使能信号进行延时，以生成中间控制信号；

幅值调节单元，连接所述延时单元，被配置为，对所述中间控制信号进行幅值调节，以生成所述电压控制信号。

7.根据权利要求6所述的电源提供电路，其特征在于，所述延时控制单元，包括：

第一控制子单元，用于根据所述脉冲控制信号生成互为反相的第一控制信号和第二控制信号；

多个第二控制子单元，每一所述第二控制子单元基于所述第一控制信号和所述第二控制信号的不同数据位生成对应的所述延时控制信号。

8.根据权利要求6所述的电源提供电路，其特征在于，所述延时单元，包括：

与所述第二控制子单元相应的第三控制子单元；

所述第三控制子单元，包括：第二与非门，一输入端连接相应所述第二控制子单元的输出端，另一输入端用于接收所述使能信号；延时组件，输入端连接所述第二与非门的输出端，用于对所述第三控制子单元的输出信号进行延时，且每一所述第三控制子单元中的所述延时组件的延时时长不同；

第三与非门，具有多个输入端，且每一输入端连接不同所述第三控制子单元中的所述延时组件的输出端；

第三反相器，输入端连接所述第三与非门的输出端；

第四与非门，一输入端连接所述第三反相器的输出端，另一输入端用于接收所述使能信号，输出端用于输出所述中间控制信号。

9.根据权利要求8所述的电源提供电路，其特征在于，所述延时组件，包括：

第四反相器，输入端连接相应所述第二与非门的输出端；

第五反相器，输入端连接所述第四反相器的输出端，输出端连接所述第三与非门的输入端；

延时电容，一端连接所述第四反相器的输出端，另一端接地；

所述延时组件的延时时长基于所述延时电容的电容大小设置。

10.根据权利要求6所述的电源提供电路，其特征在于，所述幅值调节单元，包括：

第一N型晶体管，源极用于接地，漏极连接第一P型晶体管的漏极，栅极用于接收所述中间控制信号；

第二N型晶体管，源极用于接地，漏极连接第二P型晶体管的漏极，并输出所述电压控制信号；

反相器，输入端连接所述第一N型晶体管的栅极，输出端连接所述第二N型晶体管的栅极；

所述第一P型晶体管的源极和所述第二P型晶体管的源极用于接收电源电压，所述第一P型晶体管的栅极连接所述第二N型晶体管的漏极，所述第二P型晶体管的栅极连接所述第一N型晶体管的漏极。

11.根据权利要求10所述的电源提供电路，其特征在于，所述电源电压基于所述第二电源电压设置。

12.根据权利要求1所述的电源提供电路，其特征在于，所述电压生成模块基于带隙基准电压提供所述初始电压信号。

13.根据权利要求1所述的电源提供电路，其特征在于，所述功能模块，包括：

列选控制模块，被配置为，接收并识别列地址信号，以生成多个子控制信号；

选择驱动模块，连接所述列选控制模块，包括多个驱动子单元，每一所述驱动子单元对应一所述子控制信号，所述驱动子单元被配置为，基于所述使能信号和对应的所述子控制信号生成位线控制信号。

14.根据权利要求13所述的电源提供电路，其特征在于，所述驱动子单元，包括：

与逻辑电路，一输入端连接所述列选控制模块，用于接收所述子控制信号，另一输入端用于接收所述使能信号；

驱动反相器，输入端连接所述与逻辑电路的输出端，用于输出所述位线控制信号。

15.一种存储器，其特征在于，采用权利要求1～12任一项所述的电源提供电路进行供电。