CN117529220A - 一种选通管及其制备方法 - Google Patents

一种选通管及其制备方法 Download PDF

Info

Publication number
CN117529220A
CN117529220A CN202210900384.7A CN202210900384A CN117529220A CN 117529220 A CN117529220 A CN 117529220A CN 202210900384 A CN202210900384 A CN 202210900384A CN 117529220 A CN117529220 A CN 117529220A
Authority
CN
China
Prior art keywords
layer
metal electrode
gate
gating
gate tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210900384.7A
Other languages
English (en)
Inventor
童浩
王伦
温晋宇
缪向水
郭晨阳
朱晓明
石晓钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Huazhong University of Science and Technology
Original Assignee
Huawei Technologies Co Ltd
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd, Huazhong University of Science and Technology filed Critical Huawei Technologies Co Ltd
Priority to CN202210900384.7A priority Critical patent/CN117529220A/zh
Priority to PCT/CN2023/101106 priority patent/WO2024021929A1/zh
Publication of CN117529220A publication Critical patent/CN117529220A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10Phase change RAM [PCRAM, PRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供了一种选通管及其制备方法,该选通管包括衬底、第一金属电极层、开关层和第二金属电极层;第一金属电极层、开关层和第二金属电极层依次层叠设置于衬底上,其中,开关层为多层结构,包括缓冲层和选通层,缓冲层和选通层交替层叠设置,缓冲层具有导电性和非选通性,选通层具有选通性。本申请提供的选通管通过将开关层设置为多层结构,利用缓冲层将选通层分隔为多层结构,降低了选通层的厚度,实现了开关层的温度稳定性的提高,进而提高整个选通管的温度稳定性。

Description

一种选通管及其制备方法
技术领域
本申请涉及微纳米电子技术领域,尤其涉及一种选通管及其制备方法。
背景技术
随着大数据、云计算和物联网行业的蓬勃发展,伴随着海量信息爆炸式增长和不断膨胀的市场需求,数据的高效存储和便捷传递是当代对存储技术提出的严格要求,各种新型高性能存储技术也应运而生。其中,相变存储技术因其具有较为成熟的材料体系,制备工艺简单,与CMOS兼容性好,器件可靠性高,在速度和使用寿命方面具有优势等特点,得到业内的普遍认可。
相变存储器中存在着漏电流,可能会流经周边的单元从而影响器件可靠性,所以每一个存储单元都必须连接一个选通管。现有的选通管器件存在着温度稳定性问题,许多方案采用掺杂的方式提升其温度稳定性,但掺杂元素的选择和剂量的稳定控制是一个问题。
发明内容
为了克服上述问题,本申请的实施例提供了一种选通管及其制备方法,在无需掺杂元素的基础上,实现了选通管的温度稳定性的提升。
第一方面,本申请实施例提供一种选通管,包括衬底、第一金属电极层、开关层和第二金属电极层;第一金属电极层的下表面与衬底的上表面接触,开关层的下表面与第一金属电极层的上表面接触,开关层的上表面与第二金属电极层的下表面接触,换言之,开关层和第二金属电极层依次层叠设置于衬底的上表面,其中,开关层为多层结构,包括缓冲层和选通层,缓冲层和选通层交替层叠设置,缓冲层具有导电性和非选通性,选通层具有选通性。
可以理解的是,选通性为在电信号操作下可以实现高阻态到低阻态的瞬时转变,且在撤去电信号操作时瞬时自发返回到高阻态的性能。
本申请实施例提供的选通管通过将开关层设置为多层结构,利用缓冲层将选通层分隔为多层结构,降低了选通层的厚度,而选通层为硫系材料,硫系材料越薄越不容易结晶,提高了硫系材料的温度稳定性,进而实现了开关层的温度稳定性的提高,进而提高整个选通管的温度稳定性。
在另一个可能的实现中,缓冲层具有N+1层,选通层具有N层,靠近第一金属电极层的缓冲层与第一金属电极层接触,靠近第二金属电极层的缓冲层与第二金属电极层接触,N为正整数。
可选的,缓冲层的材料为锗(Ge),锗的热传导率低,含有Ge的缓冲层分别与第一金属电极和第二金属电极接触,可以减小相变单元操作时的热量传递至选通管,阻止高温导致的选通层中的硫系化合物材料中的原子漂移,进一步提高选通管的温度稳定性。
在另一个可能的实现中,选通层具有N+1层,缓冲层具有N层,靠近第一金属电极层的选通层与第一金属电极层接触,靠近第二金属电极层的选通层与第二金属电极层接触,N为正整数。
在另一个可能的实现中,N大于或等于2,且小于或等于10,也就是说,缓冲层和选通层的交替层叠周期次数大于或等于2,且小于或等于10。
可选的,选通层的材料为由B,C,N,O,Si,Ge,Sn,Zn,Al,Sb,Ca,Mg,Ga,In中的任一种与S,Se,Te中的任一种而构成的硫系化合物。
可选的,选通层的材料为GeXTey,其中,y/x大于或等于0.85。
优选的,选通层的材料为GeTe9,缓冲层的材料为Ge,Ge原子与Te原子的原子半径相近,因此缓冲层中的Ge材料和选通层中的Te基硫系化合物材料具有较好的晶格匹配,使得选通管器件稳定性得以保持,其它性能依旧可以保持。同时Ge的热导率较低,可以减小相变单元操作时的热量传递至选通管,提高选通管的温度稳定性。
在另一个可能的实现中,缓冲层的厚度大于或等于2nm,且小于或等于5nm。
在另一个可能的实现中,选通层的厚度大于或等于2nm,且小于或等于15nm。
在另一个可能的实现中,第一金属电极层和第二金属电极层均为惰性金属电极层,例如第一金属电极层和第二金属电极层可以为Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO以及IZO中的任一种材料制成的惰性金属电极层,或者为Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO以及IZO中的任意多种组合成的合金材料制成的惰性金属电极层。
在该可能的实现中,由于惰性金属电极层中,惰性金属很难与其他元素结合,一方面可以有效阻止开关层中的活性金属导电粒子扩散进入电极,提高器件的循环特性;另一方面,也能有效的阻止因金属电极层被氧化或侵蚀而造成的器件失效。
第二方面,本申请实施例提供一种选通管的制备方法,包括:
提供衬底;
在所述衬底的上表面制备第一金属电极层;
在所述第一金属电极层的上表面制备开关层,其中,所述开关层为多层结构,包括缓冲层和选通层,所述缓冲层和选通层交替层叠设置,所述缓冲层具有导电性和非选通性,所述选通层具有选通性;
在所述开关层的上表面制备第二金属电极层。
在一个可能的实现中,所述在所述第一金属电极层的上表面制备开关层,包括:
在所述第一金属电极的上表面依次沉积所述缓冲层和选通层,直至完成预设层数。
在另一个可能的实现中,所述沉积方法包括物理气相沉积发法、化学气相沉积法、分子束外延法、原子层沉积法和金属有机物沉积法中的任一种方法。
在另一个可能的实现中,所述缓冲层的材料为Ge。
在另一个可能的实现中,所述选通层的材料为GeXTey,其中,y/x大于或等于0.85。
在另一个可能的实现中,所述缓冲层的厚度大于或等于2nm,且小于或等于5nm。
在另一个可能的实现中,所述选通层的厚度大于或等于2nm,且小于或等于15nm。
第三方面,本申请实施例提供一种存储器,包括存储单元和第一方面所述的选通管,所述存储单元与所述选通管电连接。
在本实现方式中,存储器具有较好的稳定性,这得益于存储器包含的选通管器件稳定性较好。
第四方面,本申请实施例提供一种计算设备,包括第三方面所述的存储器和与所述存储器连接的处理器。
在本实现方式中,计算设备具有较好的稳定性,这得益于计算设备包含的存储器稳定性较好。
附图说明
下面对实施例或现有技术描述中所需使用的附图作简单地介绍。
图1为本申请实施例提供的一种选通管的结构示意图;
图2为本申请实施例提供的一种选通管的制备方法的流程图;
图3为本申请实施例提供的选通管在未退火前的电压-电流特性图;
图4为本申请实施例提供的选通管在退火后(300℃)的电压-电流特性图;
图5为本申请实施例提供的选通管的开关速度特性图;
图6为本申请实施例提供的选通管的循环特性图;
图7为本申请实施例提供的选通管的温度-电阻曲线图;
图8为现有的选通管的温度-电阻曲线图;
图9为本申请实施例提供的一种存储器的结构示意图;
图10为本申请实施例提供的一种具有本申请实施例提供的选通管的三维相变存储器的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
在本申请的描述中,术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如可以是固定连接,也可以是可拆卸连接,还可以是抵触连接或一体的连接;对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
图1是本发明实施例提供的一种选通管的结构示意图,如图1所示,本申请实施例提供的选通管是一种多层结构,选通管包括衬底110,以及依次层叠在衬底110上的第一金属电极层120、开关层130以及第二金属电极层140,第一金属电极层120的下表面与衬底110的上表面接触,例如,第一金属电极层120的下表面与衬底110的上表面紧密贴合;开关层130的下表面与第一金属电极层120的上表面接触,例如,开关层130的下表面与第一金属电极层140的上表面紧密贴合;第二金属电极层140的下表面与开关层130的上表面紧密贴合;开关层130包括周期性交替层叠的N+1个第一子层131和N个第二子层132,其中N为正整数;也就是说,开关层130为多层堆叠结构。第一子层131可以为具有导电性但无选通性的缓冲层,第二子层132可以为具有选通性的选通层;或者,第一子层131为具有选通性的选通层,第二子层132为具有导电性但无选通性的缓冲层。
本申请实施例提供的选通管,通过将开关层设置为多层结构,利用缓冲层将选通层分隔为多层结构,降低了选通层的厚度,而选通层为硫系材料,硫系材料越薄越不容易结晶,硫系材料的温度稳定性越高,进而实现了开关层的温度稳定性的提高,进而提高整个选通管的温度稳定性。
可以理解的是,选通性为在电信号操作下可以实现高阻态到低阻态的瞬时转变,且在撤去电信号操作时瞬时自发返回到高阻态的性能。
可选的,开关层130的多层堆叠结构可以是ABA结构或者BAB结构。示例性的,当多层堆叠结构为ABA结构时,则自靠近第一金属电极层向远离第一金属电极层的方向上依次为缓冲层、选通层、缓冲层、选通层…选通层、缓冲层。当多层堆叠结构为BAB结构时,则靠近第一金属电极层向远离第一金属电极层的方向上依次为选通层、缓冲层、选通层、缓冲层…选通层。
在一个示例中,缓冲层的厚度大于或等于2nm,且小于或等于5nm,以获得更好的缓冲效果,阻止高温对选通层的影响,例如选通层为Te基材料时,阻止高温导致选通层中测Te材料中的Te原子漂移。
在另一个示例中,选通层的厚度大于或等于2nm,且小于或等于15nm,由于缓冲层的分隔,本申请实施例提供的选通管的选通层相较于现有的选通层厚度减小了很多,当选通层的厚度越薄,其成键越稳定,使得选通管具有更好的问答稳定性。例如,当选通层的材料为硫系化合物时,硫系化合物的厚度越薄,抑制结晶作用越好,其成键越稳定。
可选地,第一子层和第二子层的交替层叠周期次数n为2-10,可以理解的是,第一子层层叠第二子层为一个交替层叠周期,一个交替层叠周期包括一层第一子层+一层第二子层,因此第一子层和第二子层的交替层叠周期次数n与第二子层的层数N相同,即n=N。
优选的,缓冲层的材料为锗(Ge),缓存层为第一子层时,第一子层的锗作为缓冲层与第一金属电极层和第二金属电极层接触,可以阻止高温导致的具有选通性能的硫系化合物材料中的原子漂移。
在一个示例中,选通层的材料为由B,C,N,O,Si,Ge,Sn,Zn,Al,Sb,Ca,Mg,Ga,In中的任一种与S,Se,Te中的任一种而构成的硫系化合物。
可选的,选通层的材料为Te基硫系化合物,例如选通层的材料为GeXTey,其中,y/x大于或等于0.85。
优选的,选通层的材料为GeTe9,其在电信号操作下可以实现高阻态到低阻态的瞬时转变,且在撤去电信号操作时瞬时自发返回到高阻态。
开关层130中包括层叠交替设置的第一子层131和第二子层132,第一子层131的材料为Ge,第二子层132的材料为GeTe9,由于第一子层131的锗的插入,在厚度方向上对第二子层的GeTe9进行分隔,使得第二子层132的厚度可以做到仅有2-15nm,从而使得第二子层的GeTe9具有很好的温度稳定性,进而提高整个选通管单元的温度稳定性。其次在叠层材料的选择上,即第一子层的材料为Ge,第二子层的材料为Te基硫系化合物(例如GeTe9),因为Ge原子和Te原子的原子半径相近,第一子层的Ge和第二子层中的Te基硫系化合物具有较好的晶格匹配,使得使得选通管器件稳定性得以保持,其它性能依旧可以保持。同时Ge的热导率较低,可以减小相变单元操作时的热量传递至选通管,提高选通管的温度稳定性。
可选地,第一金属电极层120和第二金属电极层140均为惰性金属电极层。由于惰性金属电极层中,惰性金属很难与其他元素结合,一方面可以有效阻止开关层130中的活性金属导电粒子扩散进入电极,提高器件的循环特性;另一方面,也能有效的阻止因惰性金属电极层被氧化或侵蚀而造成的器件失效。
示例性的,惰性金属电极层的材料包括:Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO以及IZO中的至少一种,或Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO以及IZO中的任意两种或多种组合成的合金材料。
回到图1,选通管中的衬底110设置于第一金属电极层120的下表面,起到支撑第一金属电极层120的作用。衬底的材料可以是硅、氧化硅、蓝宝石、碳化硅、氮化镓中的一种或几种。值得注意的是,本申请实施例仅是示例性的给出几种可行的衬底的材料,而非对衬底的材料的限定,在实际应用中凡是可以起到支撑和保护第一金属电极120作用的材料均可作为衬底的材料。
需要注意的是,图1仅是示例性的给出一种选通管可能存在的结构,而非限定,例如选通管中的开关层还可以包括更多或更少层的第一子层和第二子层。
在一个示例中,本申请实施例提供的选通管为奥氏阈值开关(ovonic thresholdswitching,OTS),即本申请实施例提供的选通管为OTS选通管,以解决OTS选通管的温度稳定性问题。
本申请实施例还提供了一种选通管的制备方法,图2为本申请实施例提供的一种选通管的制备方法的流程图,如图2所示,该方法至少包括步骤S201至步骤S204。
在步骤S201中,提供一衬底。
在本实施例中,衬底可以选用半导体衬底。具体地,半导体衬底可以是晶相为<100>、表面有一层二氧化硅的硅片。
实现时,可以先对衬底进行清洗,将硅片依次放置在丙酮,酒精中进行超声洗涤,约十分钟;超声完成后使用氮气枪将表面残留的液体吹净烘干待用。在清洗完成的硅片上,使用等离子体增强化学气相沉积法或者原子层沉积生长一层致密的二氧化硅。
在步骤S202中,在衬底的上表面制备第一金属电极层。
示例性的,第一金属电极层为惰性金属电极层,惰性金属电极层的材料包括:Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO以及IZO中的至少一种,或Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO以及IZO中的任意两种或多种组合成的合金材料。
实现时,可以在衬底上通过磁控溅射一层100nm的W金属层,作为第一金属电极层。
在步骤S203中,在第一金属电极层的上表面制备开关层。
其中,开关层为多层结构,包括周期性交替层叠的N+1个第一子层131和N个第二子层132,其中N为正整数;也就是说,开关层为多层堆叠结构。第一子层可以为具有导电性但无选通性的缓冲层,第二子层可以为具有选通性的选通层;或者,第一子层为具有选通性的选通层,第二子层为具有导电性但无选通性的缓冲层。
具体地,在第一金属电极层上依次沉积第一子层和第二子层,直到完成交替层叠周期次数n,n为正整数。其中,沉积可以包括采用物理气相沉积、化学气相沉积、分子束外延、原子层沉积或金属有机物沉积工艺中的任一种方法沉积形成第一子层或第二子层。
可选的,缓冲层的材料为锗(Ge),缓存层为第一子层时,第一子层的锗作为缓冲层与第一金属电极层和第二金属电极层接触,可以阻止高温导致的具有选通性能的硫系化合物材料中的原子漂移。
在一个示例中,选通层的材料为由B,C,N,O,Si,Ge,Sn,Zn,Al,Sb,Ca,Mg,Ga,In中的任一种与S,Se,Te中的任一种而构成的硫系化合物。
可选的,选通层的材料为Te基硫系化合物,例如选通层的材料为GeXTey,其中,y/x大于或等于0.85。
优选的,选通层的材料为GeTe9,其在电信号操作下可以实现高阻态到低阻态的瞬时转变,且在撤去电信号操作时瞬时自发返回到高阻态。
优选地,开关层中第一子层和第二子层的交替层叠周期次数n为2-10。
可选地,第一子层的厚度可以为2-5nm,以获得更好的缓冲效果,阻止高温导致的具有选通性能的硫系化合物材料中的原子漂移。
可选地,第二子层的厚度可以为2-15nm。当第二子层的厚度越薄,其成键越稳定,使得选通管具有更好的温度稳定性。
实现时,可以在第一金属电极层上沉积一层锗材料层作为第一子层,厚度为3nm;接着生长一层GeTe9材料作为第二子层,厚度为10nm;接着交替生长锗材料层-GeTe9材料层-锗材料层-GeTe9材料层-锗材料层形成开关层。多层结构含N+1个锗材料层和N个GeTe9材料层。
第一子层的锗作为缓冲层与第一金属电极层和第二金属电极层接触,可以阻止高温导致的第二子层GeTe9中的碲原子漂移。
在步骤S204中,在开关层上制备第二金属电极层。
具体地,第二金属电极层为惰性金属电极层,惰性金属电极层的材料包括:Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO以及IZO中的至少一种,或Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO以及IZO中的任意两种或多种组合成的合金材料。
实现时,可以在开关层上通过磁控溅射一层100nm的W金属层,作为第二金属电极层。
本实施例提供的选通管中的开关层采用缓冲层和选通层交替层叠设置的多层结构,利用利用缓冲层将选通层分隔为多个第二子层,且采用GeTe9作为第二子层,与现有的选通管的开关层采用单层的GeTe9材料作为开关层的选通管器件相比,开关速度与之相当(5-8ns),热稳定提高近100℃,退火后多层器件的漏电流较小,开关特性没有发生显著变化,可见采用多层结构显著提高了选通管器件的热稳定性,同时选通管器件的其他特性没有发生明显劣化。
在选通管的制备过程中的溅射工艺参数包括:本底真空度为10-3Pa~10-5Pa;溅射气压为0.3Pa~0.8Pa等;基底为20℃~400℃;溅射功率为7W~50W等;溅射气体包括但不限于:氩气、氪气、氙气、氖气、氮气中的至少一种,例如,选用氩气Ar作为溅射气体。磁控溅射方式可以为直流磁控溅射或者是射频磁控溅射。
对本申请实施例提供的选通管的性能进行测试,以展示本申请实施例提供的选通管或基于本申请实施例提供的选通管的制备方法制备的选通管的性能。
采用半导体分析测试仪(例如B1500A半导体分析测试仪)的SMU模块,DC测量方式,对本申请实施例提供的选通管(例如OTS选通管)的I-V特性进行了测试,测试结果参见图3和图4,如图3所示,该选通管的漏电流Ioff为13nA;如图4所示,300℃退火后I-V测量Ioff为16nA。可见,本申请实施例提供的选通管表现为较低的漏电流和较好的热稳定性,使其能够保持良好的选通性能。
采用半导体分析测试仪(例如B1500A半导体分析测试仪)的WGFMU快采模块输出信号,用示波器采集信号方式,对本申请实施例提供的选通管(例如OTS选通管)的开关时间进行测试,如图5所示,该选通管的开启时间Ton约为5.62ns,表现为较快的开启速度。
采用半导体分析测试仪(例如B1500A半导体分析测试仪)的SPGU脉冲模块方式,对本申请实施例提供的选通管(例如OTS选通管)的循环寿命进行了测试,测试结果参见图6,该选通管的稳定开启次数可达1×108次,可见该选通管具有优异的循环寿命。
采用变温两端法测试电阻,得到本申请实施例提供的选通管和现有的选通管的温度-电阻曲线(RT曲线)。
其中,本申请实施例提供的选通管的开关层为利用缓冲层将选通层分隔为多层选通子层的多层膜结构,而现有的选通管的开关层仅具有由选通材料构成的选通层为单层膜结构。
可以理解的是,选通层也可以称之为功能层、缓冲层可以称之为非功能层,若选通管为OTS选通管时,选通层也可称之为OTS层。本申请实施例提供的选通管中开关层中的多个选通层称之为功能层或OTS层,现有的选通管的开关层中均未选通层,因此也可将现有的选通管中的开关层称之为功能层或OTS层。
由于选通管中的选通层的厚度为纳米数量级的,例如,本申请实施例提供的选通管的选通层的厚度为2-15nm,人的肉眼可见为膜状结构,因此,本申请实施例提供的选通管的开关层可以称之为多层膜结构,现有的选通管的开关层可以称之为单层膜结构。
图7为本申请实施例提供的选通管的多层膜结构的选通层的温度-电阻曲线图。由图7可知,多层膜结构的选通层的结晶温度为280℃。
图8为现有的选通管的单层膜结构的选通层的温度-电阻曲线图。由图8可知,现有的选通管的单层膜结构的选通层的结晶温度为131℃。
因此,本申请实施例提供的选通管的多层膜结构的选通层相较于现有的选通管的单层膜结构的选通层,在热稳定性方面表现优异,进而实现本申请实施例提供的选通管在温度稳定性方面有较大提升。
综上所述,本申请实施例提供的选通管材料组分简单,采用多层结构设计,第一子层的锗作为缓冲层与第一金属电极层和第二金属电极层接触,因为锗的原子半径与硫系元素接近,可以阻止高温导致的第二子层中碲的偏析,使器件的循环特性可以达到108。此外锗层的分隔使选通管器件的漏电流较小,同时选通管器件具有极快的开关速度(例如5.62ns)、高疲劳达108次以及较高的开关比(例如105)。
另一方面,由于锗的低热导率,还使得与相变存储单元集成后,相变材料融化时扩散到选通管单元的热量更小,器件的热稳定性得到较大提升。同时由于第一子层的锗层的插入,在厚度方向上对第二子层的具有选通性能的富Te的Te基硫系化合物材料进行分隔,使得第二子层的厚度仅有2-15nm,硫系化合物的厚度越薄,由于抑制结晶作用,其成键越稳定,从而使得第二子层的具有选通性能的富Te的Te基硫系化合物材料温度稳定性得以提升,进而提高整个选通管单元的温度稳定性,如图4所示,器件在300℃退火后仍具有选通特性且漏电流未明显增加。
本申请实施例还提供了一种存储器,包括存储单元和本申请实施例提供的选通管,存储单元与选通管电连接。
图9示出了本申请实施例提供的一种存储器的示意性结构。
本申请实施例提供的存储器可以为存储级内存(storage class memory,SCM)存储器,例如相变存储器(phase change memory,PCM);阻变存储器、磁存储器、铁存储器、三维相变存储器等。值得注意的是,本申请实施例仅是示例性的列举存储器可能的类型,而非穷举,不限制本申请实施例的范围。
可以理解的是,SCM为一种新型的存储器件,其主要具备两点特性,对标DRAM般的性能,二是SSD般的持久性和容量;是有望突破速度与容量的鸿沟的理想器件。PCM就是利用特殊材料(主要是硫族单质和化合物)在晶态和非晶态之间相互转化时所表现出来的导电性的差异来存储数据的。PCM是具有高速、高可靠、存储密度高等特性的新型存储器。
图10为本申请实施例提供的一种具有本申请实施例提供的选通管的三维相变存储器的结构示意图。如图10所示,该三维相变存储器包括由多个存储器构成的存储阵列,存储阵列中的各个存储器通过字线(例如图10中的WL0、WL1、WL2)和位线(例如图10中的BL0、BL1、BL2)连接,存储器阵列中的每个存储器1001上均设置选通管1003,选通管1003和存储器1001之间设置缓冲部件1002,选通管1003的另一端与通过电极1004与位线电连接。
本申请实施例提供一种计算设备,该计算设备包括本申请实施例提供的存储器和与存储器连接的处理器。
本申请实施例提供的计算设备可以是手机、平板电脑、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer,UMPC)、上网本、个人数字助理(personaldigital assistant,PDA)、可穿戴智能设备、车载终端、虚拟现实设备等,本申请实施例对此不作任何限定。
在本说明书的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以适合的方式结合。
最后说明的是:以上实施例仅用以说明本申请的技术方案,而对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (18)

1.一种选通管,其特征在于,包括:
衬底;
第一金属电极层,下表面与所述衬底的上表面接触;
开关层,下表面与所述第一金属电极层的上表面接触;
第二金属电极层,下表面与所述开关层的上表面接触;
其中,所述开关层为多层结构,包括缓冲层和选通层,所述缓冲层和选通层交替层叠设置,所述缓冲层具有导电性和非选通性,所述选通层具有选通性。
2.根据权利要求1所述的选通管,其特征在于,所述缓冲层包括N+1层,所述选通层包括N层,靠近所述第一金属电极层的缓冲层与所述第一金属电极层接触,靠近所述第二金属电极层的缓冲层与所述第二金属电极层接触,所述N为正整数。
3.根据权利要求1所述的选通管,其特征在于,所述选通层包括N+1层,所述缓冲层包括N层,靠近所述第一金属电极层的选通层与所述第一金属电极层接触,靠近所述第二金属电极层的选通层与所述第二金属电极层接触,所述N为正整数。
4.根据权利要求2或3所述的选通管,其特征在于,所述N大于或等于2,且小于或等于10。
5.根据权利要求1-4任一项所述的选通管,其特征在于,所述缓冲层的材料为Ge。
6.根据权利要求1-5任一项所述的选通管,其特征在于,所述选通层的材料为由B,C,N,O,Si,Ge,Sn,Zn,Al,Sb,Ca,Mg,Ga,In中的任一种与S,Se,Te中的任一种而构成的硫系化合物。
7.根据权利要求1-6任一项所述的选通管,其特征在于,所述选通层的材料为GeXTey,其中,y/x大于或等于0.85。
8.根据权利要求1-7任一项所述的选通管,其特征在于,所述缓冲层的厚度大于或等于2nm,且小于或等于5nm。
9.根据权利要求1-8任一项所述的选通管,其特征在于,所述选通层的厚度大于或等于2nm,且小于或等于15nm。
10.根据权利要求1-9任一项所述的选通管,其特征在于,所述第一金属电极层和第二金属电极层均为惰性金属电极层。
11.一种选通管的制备方法,其特征在于,包括:
提供衬底;
在所述衬底的上表面制备第一金属电极层;
在所述第一金属电极层的上表面制备开关层,其中,所述开关层为多层结构,包括缓冲层和选通层,所述缓冲层和选通层交替层叠设置,所述缓冲层具有导电性和非选通性,所述选通层具有选通性;
在所述开关层的上表面制备第二金属电极层。
12.根据权利要求11所述的制备方法,其特征在于,所述在所述第一金属电极层的上表面制备开关层,包括:
在所述第一金属电极的上表面依次沉积所述缓冲层和选通层,直至完成预设层数。
13.根据权利要求12所述的制备方法,其特征在于,所述沉积方法包括物理气相沉积发法、化学气相沉积法、分子束外延法、原子层沉积法和金属有机物沉积法中的任一种方法。
14.根据权利要求11-13任一项所述的制备方法,其特征在于,所述缓冲层的材料为Ge。
15.根据权利要求11-14任一项所述的制备方法,其特征在于,所述选通层的材料为GeXTey,其中,y/x大于或等于0.85。
16.根据权利要求11-15任一项所述的制备方法,其特征在于,所述缓冲层的厚度大于或等于2nm,且小于或等于5nm。
17.根据权利要求11-16任一项所述的制备方法,其特征在于,所述选通层的厚度大于或等于2nm,且小于或等于15nm。
18.一种存储器,其特征在于,包括存储单元和如权利要求1-10任一项所述的选通管,所述存储单元与所述选通管电连接。
CN202210900384.7A 2022-07-28 2022-07-28 一种选通管及其制备方法 Pending CN117529220A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210900384.7A CN117529220A (zh) 2022-07-28 2022-07-28 一种选通管及其制备方法
PCT/CN2023/101106 WO2024021929A1 (zh) 2022-07-28 2023-06-19 一种选通管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210900384.7A CN117529220A (zh) 2022-07-28 2022-07-28 一种选通管及其制备方法

Publications (1)

Publication Number Publication Date
CN117529220A true CN117529220A (zh) 2024-02-06

Family

ID=89705353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210900384.7A Pending CN117529220A (zh) 2022-07-28 2022-07-28 一种选通管及其制备方法

Country Status (2)

Country Link
CN (1) CN117529220A (zh)
WO (1) WO2024021929A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497867B1 (en) * 2018-07-02 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer structure to increase crystalline temperature of a selector device
KR20220039629A (ko) * 2020-09-22 2022-03-29 에이에스엠 아이피 홀딩 비.브이. 게르마늄 칼코지나이드를 포함한 층을 증착하기 위한 시스템, 소자, 및 방법
CN112242487B (zh) * 2020-10-15 2022-08-12 华中科技大学 一种具有类超晶格结构的选通管及其制备方法
CN112242488A (zh) * 2020-10-15 2021-01-19 华中科技大学 一种具有二维材料新型结构的选通管及其制备方法
CN112652713A (zh) * 2020-12-15 2021-04-13 华中科技大学 一种具有类超晶格结构的选通管及其制备方法

Also Published As

Publication number Publication date
WO2024021929A1 (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
TWI323937B (en) Memory cell device and manufacturing method
US9299929B2 (en) Phase change memory cells including nitrogenated carbon materials, and related methods
TWI385796B (zh) 具有二極體結構之可程式電阻記憶體
TWI335662B (en) Memory cell with memory material insulation and manufacturing method
CN101290968B (zh) 具有侧壁接触侧电极的存储单元
US7033856B2 (en) Spacer chalcogenide memory method
US9024284B2 (en) Superlattice phase change memory including Sb2Te3 layers containing Zr
WO2008088599A2 (en) Forced ion migration for chalcogenide phase change memory device
US20230165171A1 (en) Selector with superlattice-like structure and preparation method thereof
CN110931635B (zh) 低密度变化的超晶格相变薄膜、相变存储器及其制备方法
US8153485B2 (en) Method for fabricating memory
CN111463346A (zh) 一种ots选通材料、ots选通单元及其制备方法和存储器
CN112242487B (zh) 一种具有类超晶格结构的选通管及其制备方法
WO2012097565A1 (zh) 相变存储单元及其制作方法
CN117529220A (zh) 一种选通管及其制备方法
TWI329356B (en) Multilevel-cell memory structures employing multi-memory layers with tungsten oxides and manufacturing method
TW200832680A (en) Resistance random access memory
CN111725397A (zh) 一种相变材料结构、存储器单元及其制作方法
WO2024041611A1 (zh) 选通管材料、相变存储芯片、存储设备及电子设备
CN115000121A (zh) 一种相变存储器及其制备方法
CN116828969A (zh) 选通管材料、相变存储芯片、存储设备及电子设备
CN116615092A (zh) 相变材料、相变存储芯片、存储设备及电子设备
CN114944452A (zh) 一种阈值选通材料、阈值选通器件单元及其制备方法
CN115101666A (zh) 相变材料、相变存储芯片、存储设备及电子设备
Campbell Forced ion migration for chalcogenide phase change memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination