CN117525070A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN117525070A
CN117525070A CN202310077200.6A CN202310077200A CN117525070A CN 117525070 A CN117525070 A CN 117525070A CN 202310077200 A CN202310077200 A CN 202310077200A CN 117525070 A CN117525070 A CN 117525070A
Authority
CN
China
Prior art keywords
sub
pixel
line
bridging
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310077200.6A
Other languages
English (en)
Inventor
方成杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou China Star Optoelectronics Technology Co Ltd
Original Assignee
Suzhou China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou China Star Optoelectronics Technology Co Ltd filed Critical Suzhou China Star Optoelectronics Technology Co Ltd
Priority to CN202310077200.6A priority Critical patent/CN117525070A/zh
Publication of CN117525070A publication Critical patent/CN117525070A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示面板，显示面板包括第一扫描线，第一扫描线包括与第一子像素对应的第一扫描部，以及与第二子像素对应的第二扫描部；第二数据线位于第一扫描部和第二扫描部之间；桥接线，包括第一桥接线和两第二桥接线，第一桥接线横跨第二数据线，两第二桥接线中的一第二桥接线电性连接于第一扫描部和第一桥接线的一端之间，两第二桥接线中的另一第二桥接线电性连接于第二扫描部和第一桥接线的另一端之间。本发明通过设置位于第一金属层的一第一桥接线和位于第二金属层的两第二桥接线实现了第一扫描部和第二扫描部跨过第二数据线电性连接，解决了由于数据线和扫描线因短路产生十字线，导致显示面板报废的问题。

Description

显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板。
背景技术
薄膜晶体管(Thin Film Transistor,TFT)通常是指用半导体薄膜材料制成的绝缘栅场效应晶体管。这种器件通常由半导体薄膜和与其一侧表面相接触的绝缘层组成，具有栅电极，源电极和漏电极。TFT液晶显示器Array基板在生产过程种由于设备或者环境的影响会发生镀膜或者刻蚀不良，导致数据Data线路和栅极Gate线路交叉的地方短路，然后产生十字线不良，造成该产品报废从而影响了成品的良率和成本。
发明内容
本发明的实施例提供一种显示面板，以解决基板上的数据线和栅极线因短路所产生的十字线，会导致显示面板报废的问题。
为解决上述问题，本发明提供的技术方案如下：
一种显示面板，包括：
多个子像素，位于多个像素区域内，包括在第一方向上相邻的第一子像素和第二子像素；
第一金属层，包括沿所述第一方向延伸的多条扫描线，多条所述扫描线包括第一扫描线，所述第一扫描线包括与所述第一子像素对应的第一扫描部，以及与所述第二子像素对应的第二扫描部；
第二金属层，位于所述第一金属层上并包括多条数据线，多条所述数据线沿与所述第一方向相交的第二方向延伸，以与多条所述扫描线围成多个所述像素区域，多条所述数据线包括与所述第一子像素对应的第一数据线和与所述第二子像素对应的第二数据线，所述第一数据线位于所述第一子像素的远离所述第二子像素的一侧，所述第二数据线位于所述第一子像素和所述第二子像素之间以及所述第一扫描部和所述第二扫描部之间；
桥接线，包括位于所述第一金属层的第一桥接线和位于所述第二金属层的两第二桥接线，所述第一桥接线横跨所述第二数据线，两所述第二桥接线中的一所述第二桥接线电性连接于所述第一扫描部和所述第一桥接线的一端之间，两所述第二桥接线中的另一所述第二桥接线电性连接于所述第二扫描部和所述第一桥接线的另一端之间。
根据本发明一优选实施例，所述第一金属层包括沿存储电极线，所述存储电极线与多个所述子像素的像素电极重叠；
所述存储电极线包括第一存储连接线和第二存储连接线，所述第一存储连接线和所述第二存储连接线位于所述第二数据线的两侧，所述第一桥接线位于所述第一存储连接线和所述第二存储连接线之间并与所述第一存储连接线和所述第二存储连接线间隔设置。
根据本发明一优选实施例，所述第一存储连接线和所述第二存储连接线靠近所述第一桥接线的一端具有多个断口。
根据本发明一优选实施例，每一所述子像素包括主子像素、次子像素和驱动电路，所述驱动电路包括第一薄膜晶体管、第二薄膜晶体管和分享薄膜晶体管；
在多个所述子像素中除所述第一子像素和所述第二子像素之外的其余子像素中，所述第一薄膜晶体管电性连接于所述主子像素的主像素电极和对应的所述数据线之间，所述第二晶体管电性连接于所述次子像素的次像素电极和所述第一薄膜晶体管之间，所述分享薄膜晶体管电性连接于所述次像素电极和分享线之间；
其中，在所述第一子像素和所述第二子像素中，两所述分享线分别与所述第一数据线和所述第二数据线绝缘，以用作两所述第二桥接线。
根据本发明一优选实施例，在所述第一子像素和所述第二子像素中，两所述分享薄膜晶体管分别与两所述第二薄膜晶体管绝缘设置。
根据本发明一优选实施例，在所述第一子像素和所述第二子像素中，两所述第一薄膜晶体管分别与所述第一数据线和所述第二数据线绝缘设置。
根据本发明一优选实施例，在所述第一子像素和所述第二子像素中，两所述分享薄膜晶体管分别与两所述分享线绝缘设置。
根据本发明一优选实施例，所述显示面板包括位于所述第二金属层上的像素电极层，所述像素电极层包括所述主像素电极、所述次像素电极以及桥接电极，所述桥接电极通过第一过孔电性连接所述第一桥接线和所述第二桥接线。
根据本发明一优选实施例，所述显示面板还包括桥接辅助部，所述桥接辅助部通过第二过孔使两所述第二桥接线分别与所述第一扫描部和所述第二扫描部电性连接。
根据本发明一优选实施例，所述像素电极层的对应于所述第二过孔的位置上设置有柱状隔垫物。
本发明的有益效果为：通过设置位于第一金属层的一第一桥接线和位于第二金属层的两第二桥接线，使得第一扫描线的第一扫描部能够通过一第二桥接线与第一桥接线的一端电性连接，第一扫描线的第二扫描部能够通过一第二桥接线与第一桥接线的另一端电性连接，从而实现了所述第一扫描部和所述第二扫描部跨过所述第二数据线电性连接，解决了由于数据线和扫描线因短路产生十字线，导致显示面板报废的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
附图1为现有技术的显示面板产生十字线的结构示意图；
附图2为本发明显示面板的结构示意图；
附图3为图2中B处放大图；
附图4为图2中C处放大图；
附图5为本发明显示面板的结构示意图；
附图6为图5中D处放大图；
附图7为本发明显示面板的驱动电路的结构示意图；
附图8为本发明显示面板的驱动电路的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如1图所示，显示面板10包括多条扫描线和多条数据线，多条所述扫描线和多条所述数据线形成多个像素区域，所述显示面板10还包括设于多个所述像素区域内的多个子像素，所述显示面板10的生产过程中由于设备或者环境的影响会发生镀膜或者刻蚀不良，导致部分所述数据线路和部分所述扫描线路交叉的地方发生短路，如图1中A处所示的第一数据线401和所述第一扫描线301在交叉处发生短路，从而产生十字线，导致显示面板10报废。
如图2、图3、图4所示，本发明的实施例提供一种显示面板10，包括基板、设于所述基板上的第一金属层以及设于所述第一金属层上的第二金属层。
所述第一金属层包括沿第一方向延伸且沿第二方向排列的多条扫描线，多条所述扫描线用于提供扫描信号，所述第二金属层包括多条数据线，多条所述数据线沿第二方向延伸且沿所述第一方向排列，以与多条所述扫描线围成多个像素区域，多条所述数据线用于提供数据信号，其中，所述第一方向与所述第二方向相交，在本实施例中，所述第一方向与所述第二方向垂直。
所述显示面板10还包括设置于多个所述像素区域内的多个子像素，多个所述子像素包括在第一方向上相邻的第一子像素100和第二子像素200。
多条所述扫描线包括第一扫描线301，所述第一扫描线301包括与所述第一子像素100对应的第一扫描部，以及与所述第二子像素200对应的第二扫描部，多条所述数据线包括与所述第一子像素100对应的第一数据线401和与所述第二子像素200对应的第二数据线402，所述第一数据线401位于所述第一子像素100的远离所述第二子像素200的一侧，所述第二数据线402位于所述第一子像素100和所述第二子像素200之间以及所述第一扫描部和所述第二扫描部之间；
所述显示面板10还包括用于使所述第一扫描部和所述第二扫描部跨过所述第二数据线402电性连接的桥接线，所述桥接线包括第一桥接线和两第二桥接线，所述第一桥接线位于所述第一金属层，两所述第二桥接线位于所述第二金属层，所述第一桥接线横跨所述第二数据线402，两所述第二桥接线中的一所述第二桥接线电性连接于所述第一扫描部和所述第一桥接线的一端之间，两所述第二桥接线中的另一所述第二桥接线电性连接于所述第二扫描部和所述第一桥接线的另一端之间。由于所述第一扫描部通过一所述第二桥接线与所述第一桥接线的一端电性连接，所述第二扫描部通过一所述第二桥接线与所述第一桥接线的另一端电性连接，而所述第一桥接线横跨所述第二数据线402，因此，实现了所述第一扫描部和所述第二扫描部跨过所述第二数据线402电性连接(图3中B处)。
本实施例通过设置位于第一金属层的一第一桥接线和位于第二金属层的两第二桥接线，使得第一扫描线301的第一扫描部能够通过一第二桥接线与第一桥接线的一端电性连接，第一扫描线301的第二扫描部能够通过一第二桥接线与第一桥接线的另一端电性连接，从而实现了所述第一扫描部和所述第二扫描部跨过所述第二数据线402电性连接，解决了由于数据线和扫描线因短路产生十字线，导致显示面板10报废的问题。
如图2和图4所示，在本发明的一些实施例中，所述第一金属层包括沿存储电极线302，所述存储电极线302在所述基板上的投影与多个所述子像素的像素电极在所述基板上的投影重叠，所述存储电极线302与对应所述子像素的所述像素电极形成所述存储电容。
所述存储电极线302包括第一存储连接线、第二存储连接线以及第三存储连接线，所述第一存储连接线和所述第二存储连接线位于所述第二数据线402的两侧，所述第三存储连接线位于所述第一存储连接线和第二存储连接线之间，并与所述第一存储连接线和所述第二存储连接线间隔设置(图2中C处)，以与所述第一存储连接线和所述第二存储连接线绝缘，进而用作所述第一桥接线。
本实施例中，通过将所述存储电极线302的所述第三存储连接线设置为与所述第一存储连接线和第二存储连接线绝缘，使得所述第三存储连接线能够用作所述第一桥接线，使得修复十字线问题时，能够使用现有的膜层结构，从而避免了在修复十字线问题时，需要增加新的结构，进而增加修复成本的问题。
在本发明的一些实施例中，通过激光切割的方式将所述第三存储连接线与所述第一存储连接线和所述第二存储连接线的连接处切断，以使所述第三存储连接线与所述第一存储连接线和所述第二存储连接线间隔设置。
而为了保证所述第一存储连接线和所述第二存储连接线与所述第三存储连接线之间的绝缘的稳定性，在所述第一存储连接线靠近所述第三存储连接线的一端以及所述第二存储连接线靠近所述第三存储连接线的一端，均进行多次切割，以形成多个断开，从而避免切割不彻底时，所述第一存储连接线和所述第二存储连接线与所述第三存储连接线(第一桥接线)之间仍具有电性关系。
如图5、图7、图8所示，在本发明的一些实施例中，每一所述子像素均包括主子像素101、次子像素102和驱动电路，所述主子像素101包括主像素电极1011，所述次子像素102包括次像素电极1021，所述驱动电路包括第一薄膜晶体管501、第二薄膜晶体管502和分享薄膜晶体管503。
本实施例中，为了在修复十字线问题时，不新增其他结构，将所述第一子像素100和所述第二子像素200的所述分享薄膜晶体管503的源极用作所述第二桥接线。
因此，在多个所述子像素中除所述第一子像素100和所述第二子像素200之外的其余子像素中，所述第一薄膜晶体管501电性连接于所述主子像素101的主像素电极1011和对应的所述数据线之间，所述第二晶体管电性连接于所述次子像素102的次像素电极1021和所述第一薄膜晶体管501之间，所述分享薄膜晶体管503电性连接于所述次像素电极1021和分享线之间。
具体的，所述第一薄膜晶体管501的漏极5012与所述第一数据线401电性连接，所述第一薄膜晶体管501的源极5011与所述主像素电极1011电性连接，所述第二薄膜晶体管502的漏极5022与所述第一薄膜晶体管501的漏极5012电性连接以与所述第二数据线402电性连接，优选的，所述第一薄膜晶体管501和所述第二薄膜晶体管502共用漏极，所述第二薄膜晶体管502的源极5021与所述次像素电极1021电性连接，所述分享薄膜晶体管503的漏极5032与所述第二薄膜晶体管502的所述源极5021电性连接，所述分享薄膜晶体管503的源极5031与所述存储电极线302电性连接，所述第一薄膜晶体管501的栅极、所述第二薄膜晶体管502的栅极以及所述分享薄膜晶体管503的栅极均与所述第一扫描部电性连接。
而在所述第一子像素100和所述第二子像素200中，两所述分享薄膜晶体管503的源极5031分别与所述第一数据线401和所述第二数据线402绝缘，以用作两所述第二桥接线。
本实施例中，通过将两所述分享薄膜晶体管503的源极5031分别与所述第一数据线401和所述第二数据线402绝缘，以使两所述分享薄膜晶体管503的所述源极5031能够用作所述第二桥接线，避免了在修复十字线问题时，需要新增结构，从而导致修复过程过于复杂，修复成本过高的问题。
在本发明的一些实施例中，为使述第一子像素100和所述第二子像素200中的两所述分享薄膜晶体管503的所述源极5031与所述第一数据线401和所述第二数据线402绝缘，将两所述分享薄膜晶体管503分别与两所述第二薄膜晶体管502绝缘设置，具体的，用激光将所述分享薄膜晶体管503的漏极5032与所述第二薄膜晶体管502的所述源极5021的连接处切开，以使所述分享薄膜晶体管503的所述漏极5032与所述第二薄膜晶体管502的所述源极5021不再具有电性连接关系。
如图6所示，在本发明的一些实施例中，为使述第一子像素100和所述第二子像素200中的两所述分享薄膜晶体管503的所述源极5031与所述第一数据线401和所述第二数据线402绝缘，还可将所述第一子像素100和所述第二子像素200中的两所述第一薄膜晶体管501分别与所述第一数据线401和所述第二数据线402绝缘设置，具体的，用激光将所述第一子像素100中的所述第一薄膜晶体管501的所述漏极5012与所述第一数据线401的连接处切开(图6中D处)，用激光将所述第二子像素中200的所述第一薄膜晶体管501的所述漏极5012与所述第二数据线402的连接处切开(图6中D处)，以使所述第一子像素100和所述第二子像素200中的两所述第一薄膜晶体管501分别与所述第一数据线401和所述第二数据线402绝缘设置。
可以知道的是，多个所述子像素中，一部分所述子像素的所述分享薄膜晶体管503的源极5031与所述存储电极线302电性连接，另部分所述子像素的所述分享薄膜晶体管503的源极5031分别与所述分享线和所述存储电极线302电性连接，以接收所述分享线的分享电压并将所述分享电压通过所述存储电极线302传输至其他所述子像素的所述分享薄膜晶体管503。而所述第一子像素100和所述第二子像素200的所述分享薄膜晶体管503的所述源极被用作所述第二桥接线，若再接收所述分享电压，则会影响所述扫描信号，因此，将所述第一子像素100和所述第二子像素200中用于与所述分享线电性连接的所述分享薄膜晶体管503的所述源极5031进行切割，以使所述源极5031与所述分享线绝缘，本实施例中，所述第二子像素200中的所述分享薄膜晶体管503的所述源极用于所述分享线电性连接，因此，将所述第二子像素200中的所述分享薄膜晶体管503的所述源极5031与所述分享线的连接处进行切割，以使所述源极5031与所述分享线绝缘。
在本发明的一些实施例中，所述显示面板10包括位于所述第二金属层上的像素电极层，所述像素电极层包括所述主像素电极1011、所述次像素电极1021以及桥接电极，所述桥接电极通过第一过孔电性连接所述第一桥接线和所述第二桥接线。
具体的，所述显示面板10包括连通所述像素电极层、所述第一金属层和所述第二金属层的所述第一过孔，所述像素电极层在形成有所述主像素电极1011和所述次像素电极1021时，还形成有所述桥接电极，所述桥接电极与所述主像素电极1011和所述次像素电极1021绝缘，且与所述主像素电极1011和所述次像素电极1021的材料相同，所述桥接电极通过所述第一过孔由所述像素电极层延伸至所述第一金属层和所述第二金属层，并分别与所述存储电极线302和所述分享薄膜晶体管503的所述源极电性连接，以使多个所述子像素中的所述分享薄膜晶体管503的所述源极能够与所述存储电极线302电性连接，对应于所述第一子像素100和所述第二子像素200中，所述桥接线电性连接于所述第一桥接线(第三存储线)和所述第二桥接线(分享薄膜晶体管503的源极)。
在本发明的一些实施例中，所述显示面板10还包括桥接辅助部，所述桥接辅助部通过第二过孔使两所述第二桥接线分别与所述第一扫描部和所述第二扫描部电性连接。
具体的，本实施例中，所述第一子像素100和所述第二子像素200中的所述分享薄膜晶体管503的所述源极在所述基板上的投影与所述第一扫描部和所述第二扫描部在所述基板上的投影重叠，通过镭射将所述显示面板10中对应于所述重叠的部分进行开孔以形成所述第二过孔，所述镭射所采用的光波的波长可为1350μm。
可以知道的是，在镭射形成所述第二过孔时，部分所述分享薄膜晶体管503的所述源极将融化，并流至与对应的所述第一扫描部和所述第二扫描部接触，从而形成所述桥接辅助部，使两所述第二桥接线分别与所述第一扫描部和所述第二扫描部电性连接。
在本发明的一些实施例中，为了保证两所述第二桥接线与所述第一扫描部和所述第二扫描部电性连接的稳定性，所述桥接辅助部还包括金属WO(钨)，具体的，可采用物理气相沉积的方式在所述第二过孔内形成所述WO金属层。
在本实施例中，由于镭射只能从最顶层往下打孔，因此，在形成所述第二过孔时，所述第二过孔也包括位于所述第一金属层和所述第二金属层上的所述像素电极层的部分，即，所述像素电极层上也开设有孔，为了防止所述桥接辅助部被由所述第二过孔进来的外界物质影响，以及防止所述桥接辅助部从所述第二过孔中抛出，所述像素电极层对应于所述第二过孔的位置上设置有柱状隔垫物，可以理解的是，所述柱状隔垫物的最大宽度至少大于所述第二过孔的孔径。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种显示面板，其特征在于，包括：
多个子像素，位于多个像素区域内，包括在第一方向上相邻的第一子像素和第二子像素；
第一金属层，包括沿所述第一方向延伸的多条扫描线，多条所述扫描线包括第一扫描线，所述第一扫描线包括与所述第一子像素对应的第一扫描部，以及与所述第二子像素对应的第二扫描部；
第二金属层，位于所述第一金属层上并包括多条数据线，多条所述数据线沿与所述第一方向相交的第二方向延伸，以与多条所述扫描线围成多个所述像素区域，多条所述数据线包括与所述第一子像素对应的第一数据线和与所述第二子像素对应的第二数据线，所述第一数据线位于所述第一子像素的远离所述第二子像素的一侧，所述第二数据线位于所述第一子像素和所述第二子像素之间以及所述第一扫描部和所述第二扫描部之间；
桥接线，包括位于所述第一金属层的第一桥接线和位于所述第二金属层的两第二桥接线，所述第一桥接线横跨所述第二数据线，两所述第二桥接线中的一所述第二桥接线电性连接于所述第一扫描部和所述第一桥接线的一端之间，两所述第二桥接线中的另一所述第二桥接线电性连接于所述第二扫描部和所述第一桥接线的另一端之间。
2.根据权利要求1所述的显示面板，其特征在于，所述第一金属层包括存储电极线，所述存储电极线与多个所述子像素的像素电极重叠；
所述存储电极线包括第一存储连接线和第二存储连接线，所述第一存储连接线和所述第二存储连接线位于所述第二数据线的两侧，所述第一桥接线位于所述第一存储连接线和所述第二存储连接线之间并与所述第一存储连接线和所述第二存储连接线间隔设置。
3.根据权利要求2所述的显示面板，其特征在于，所述第一存储连接线和所述第二存储连接线靠近所述第一桥接线的一端具有多个断口。
4.根据权利要求1所述的显示面板，其特征在于，每一所述子像素包括主子像素、次子像素和驱动电路，所述驱动电路包括第一薄膜晶体管、第二薄膜晶体管和分享薄膜晶体管；
在多个所述子像素中除所述第一子像素和所述第二子像素之外的其余子像素中，所述第一薄膜晶体管电性连接于所述主子像素的主像素电极和对应的所述数据线之间，所述第二晶体管电性连接于所述次子像素的次像素电极和所述第一薄膜晶体管之间，所述分享薄膜晶体管电性连接于所述次像素电极和分享线之间；
其中，在所述第一子像素和所述第二子像素中，两所述分享薄膜晶体管的源极分别与所述第一数据线和所述第二数据线绝缘，以用作两所述第二桥接线。
5.根据权利要求4所述的显示面板，其特征在于，在所述第一子像素和所述第二子像素中，两所述分享薄膜晶体管分别与两所述第二薄膜晶体管绝缘设置。
6.根据权利要求4所述的显示面板，其特征在于，在所述第一子像素和所述第二子像素中，两所述第一薄膜晶体管分别与所述第一数据线和所述第二数据线绝缘设置。
7.根据权利要求4所述的显示面板，其特征在于，在所述第一子像素和所述第二子像素中，两所述分享薄膜晶体管均与所述分享线绝缘设置。
8.根据权利要求4所述的显示面板，其特征在于，所述显示面板包括位于所述第二金属层上的像素电极层，所述像素电极层包括所述主像素电极、所述次像素电极以及桥接电极，所述桥接电极通过第一过孔电性连接所述第一桥接线和所述第二桥接线。
9.根据权利要求8所述的显示面板，其特征在于，所述显示面板还包括桥接辅助部，所述桥接辅助部通过第二过孔使两所述第二桥接线分别与所述第一扫描部和所述第二扫描部电性连接。
10.根据权利要求9所述的显示面板，其特征在于，所述像素电极层的对应于所述第二过孔的位置上设置有柱状隔垫物。
CN202310077200.6A 2023-02-03 2023-02-03 显示面板 Pending CN117525070A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310077200.6A CN117525070A (zh) 2023-02-03 2023-02-03 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310077200.6A CN117525070A (zh) 2023-02-03 2023-02-03 显示面板

Publications (1)

Publication Number Publication Date
CN117525070A true CN117525070A (zh) 2024-02-06

Family

ID=89765132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310077200.6A Pending CN117525070A (zh) 2023-02-03 2023-02-03 显示面板

Country Status (1)

Country Link
CN (1) CN117525070A (zh)

Similar Documents

Publication Publication Date Title
KR100382456B1 (ko) 액정표시장치의 리페어 패턴 형성방법
KR101041618B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
TWI388912B (zh) 製造陣列基板之方法
US8102481B2 (en) Array substrate of liquid crystal display
US6839096B1 (en) Liquid crystal display device with repair structure
JPH10232408A (ja) 液晶表示パネル、液晶表示装置及びその製造方法
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
US8257986B2 (en) Testing wiring structure and method for forming the same
WO2015100836A1 (zh) 薄膜晶体管阵列基板、液晶显示面板及液晶显示面板的修复方法
CN117525070A (zh) 显示面板
JPS61153619A (ja) 薄膜トランジスタ−
KR100318537B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
KR100919192B1 (ko) 리페어 배선을 포함하는 액정표시장치와 그 제조방법
US6621536B1 (en) Matrix wiring substrate having an auxiliary line connected to a bundling line
KR100695614B1 (ko) 레이저 화학증착장비를 이용한 원 픽셀 리페어 방법 및 이를 이용하여 리페어된 액정표시소자의 기판
KR100520376B1 (ko) 액정 표시 장치
JP2003255371A (ja) 表示装置および該表示装置の断線修復方法
KR20030011563A (ko) 표시장치 및 표시장치의 제조방법과 표시장치의 단선수복방법
KR0156201B1 (ko) 리페어라인을 갖는 액정표시장치의 박막트랜지스터 어레이구조 및 이의 제조방법
KR100719916B1 (ko) 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치
KR100520375B1 (ko) 액정 표시 장치
JP2000081639A (ja) 液晶表示装置
JP2005331977A (ja) 液晶表示装置
JPH10104648A (ja) アクティブマトリクス基板及びその欠陥修正方法
KR20010064400A (ko) 데이터 라인 오픈 리페어용 수단이 구비된 박막트랜지스터 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination