CN117525008A - 散热封装结构及其制作方法 - Google Patents

散热封装结构及其制作方法 Download PDF

Info

Publication number
CN117525008A
CN117525008A CN202311545623.2A CN202311545623A CN117525008A CN 117525008 A CN117525008 A CN 117525008A CN 202311545623 A CN202311545623 A CN 202311545623A CN 117525008 A CN117525008 A CN 117525008A
Authority
CN
China
Prior art keywords
chip
substrate
heat sink
sink plate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311545623.2A
Other languages
English (en)
Inventor
胡理科
彭于航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Eswin System Ic Co ltd
Original Assignee
Chengdu Eswin System Ic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Eswin System Ic Co ltd filed Critical Chengdu Eswin System Ic Co ltd
Priority to CN202311545623.2A priority Critical patent/CN117525008A/zh
Publication of CN117525008A publication Critical patent/CN117525008A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请提供一种散热封装结构及其制作方法，涉及半导体技术领域。所述芯片封装结构包括第一基板；位于第一基板一侧的第一芯片，第一芯片与第一基板电性连接；位于第一芯片远离第一基板一侧的热沉板；位于热沉板远离第一基板一侧的第二芯片；位于第二芯片远离第一基板一侧的第二基板，第二基板与第二芯片电性连接；填充于第一基板和第二基板之间的塑封层；其中，第一基板和第二基板通过贯穿塑封层的导电柱电性连接；热沉板用于对第一芯片和/或第二芯片散热。在上述结构中，第一芯片和第二芯片可以通过第一基板、第二基板以及导电柱实现电性连接；同时，通过在第一芯片和第二芯片之间设置热沉板，可以对第一芯片和第二芯片进行散热。

Description

散热封装结构及其制作方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种散热封装结构及其制作方法。
背景技术
随着电子技术的不断发展，高密封装技术得到了广泛应用。高密封装是指封装结构紧凑、尺寸小、元件之间的间距较小的封装方式，通常用于集成电路芯片和其他微电子器件的封装，以实现更高的集成度和性能。然而，高密封装通常会导致热量积聚在封装内部，无法有效地散发出去，而长时间发热或者过高的温度都会严重影响元器件的效率、稳定性和使用寿命。
发明内容
为了至少克服现有技术中的上述不足，本申请的目的在于提供一种散热封装结构及其制作方法。
第一方面，本申请实施例提供一种散热封装结构，所述散热封装结构包括：
第一基板；
位于所述第一基板一侧的第一芯片，所述第一芯片与所述第一基板电性连接；
位于所述第一芯片远离所述第一基板一侧的热沉板；
位于所述热沉板远离所述第一基板一侧的第二芯片；
位于所述第二芯片远离所述第一基板一侧的第二基板，所述第二基板与所述第二芯片电性连接；
填充于所述第一基板和所述第二基板之间的塑封层；
其中，所述第一基板和所述第二基板通过贯穿所述塑封层的导电柱电性连接；
所述热沉板用于对所述第一芯片和/或所述第二芯片散热。
在一种可能的实现方式中，所述热沉板包括朝向所述第一芯片的第一面、朝向所述第二芯片的第二面及第一面和所述第二面之间的侧面；所述热沉板设置有流体通道，所述侧面设置有与所述流体通道连接的进液管及出液管。
在一种可能的实现方式中，所述第一芯片和/或所述第二芯片在所述第一基板上的正投影与所述流体通道在所述第一基板上的正投影至少部分重合。
在一种可能的实现方式中，所述散热封装结构还包括冷却泵，所述冷却泵通过所述进液管和所述出液管与所述流体通道连接。
在一种可能的实现方式中，所述导电柱贯穿所述热沉板；所述导电柱在所述第一基板上的正投影位于所述热沉板在所述第一基板上的正投影内。
在一种可能的实现方式中，所述第一芯片包括与所述第一基板连接的第一芯片正面以及与所述第一芯片正面相对设置的第一芯片背面；所述第二芯片包括与所述第二基板连接的第二芯片正面以及与所述第二芯片正面相对设置的第二芯片背面；
所述第一芯片正面设置有第一引脚，所述第一芯片通过所述第一引脚与所述第一基板电性连接；所述第二芯片正面设置有第二引脚，所述第二芯片通过所述第二引脚与所述第二基板电性连接。
在一种可能的实现方式中，所述第一基板和所述第二基板之间设置有多个导电柱，多个所述导电柱围绕所述第一芯片和/或所述第二芯片均匀分布。
在一种可能的实现方式中，所述散热封装结构还包括热界面材料层，所述热界面材料层设置于所述第一芯片与所述热沉板之间以及所述第二芯片与所述热沉板之间。
第二方面，本申请实施例还提供一种散热封装结构的制作方法，所散热封装结构的制作方法包括：
提供第一基板，所述第一基板上设置有至少一个导电柱；
在所述第一基板上设置第一芯片；
在所述第一芯片上设置热沉板；
在所述热沉板上设置第二芯片；
填充覆盖所述第一基板、所述第一芯片及所述第二芯片的塑封层；
在所述第二芯片上设置第二基板，使所述第一基板与所述第二基板通过所述导电柱连接。
在一种可能的实现方式中，在所述在所述第一芯片上设置热沉板的步骤之前，所述方法还包括：
提供一具有流体通道、进液管及出液管的热沉板。
基于上述任意一个方面，本申请实施例提供的散热封装结构及其制作方法，第一芯片和第二芯片可以通过第一基板、第二基板以及导电柱实现电性连接，整个封装结构的厚度较薄，且互连性能高；同时，通过在第一芯片和第二芯片之间设置热沉板，可以对第一芯片和第二芯片进行散热。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要调用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本实施例提供的散热封装结构的截面示意图之一；
图2为本实施例提供的热沉板的截面示意图之一；
图3为本实施例提供的热沉板的截面示意图之二；
图4为本实施例提供的流体通道的截面示意图之一；
图5为本实施例提供的流体通道的截面示意图之二；
图6为本实施例提供的散热封装结构的截面示意图之二；
图7为本实施例提供的散热封装结构的截面示意图之三；
图8为本实施例提供的导电柱的截面示意图之一；
图9为本实施例提供的热界面材料的截面示意图之一；
图10为本实施例提供的热界面材料的截面示意图之二；
图11为本实施例提供的热界面材料的截面示意图之三；
图12为本实施例提供的散热封装结构的制作方法的流程示意图。
图标：100-第一基板；200-第一芯片；300-热沉板；400-第二芯片；500-第二基板；600-塑封层；700-导电柱；800-热界面材料层；310-第一面；320-第二面；330-侧面；341-流体通道；342-进液管；343-出液管；210-第一芯片背面；220-第一芯片正面；230-第一引脚；410-第二芯片正面；420-第二芯片背面；430-第二引脚。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
需要说明的是，在不冲突的情况下，本申请的实施例中的不同特征之间可以相互结合。
下面结合附图，对本申请的具体实施方式进行详细说明。
请参照图1，图1示例本实施例提供的散热封装结构的一种可能的结构示意图。所述散热封装结构可以包括第一基板100、第一芯片200、热沉板300、第二芯片400、第二基板500及塑封层600。所述第一基板100、所述第一芯片200、所述热沉板300、所述第二芯片400及所述第二基板500从下到上依次设置，所述塑封层600填充于所述第一基板100和所述第二基板500之间。
所述第一芯片200位于所述第一基板100的一侧，所述第一芯片200与所述第一基板100电性连接。
具体地，在垂直于所述第一基板100的方向上，所述第一芯片200可以位于所述第一基板100的上方，在平行于所述第一基板100的方向上，所述第一芯片200可以位于所述第一基板100的中间位置，且所述第一芯片200与所述第一基板100电性连接。
所述热沉板300位于所述第一芯片200远离所述第一基板100的一侧，所述热沉板300用于对所述第一芯片200和/或所述第二芯片400散热。
具体地，在垂直于所述第一基板100的方向上，所述热沉板300位于所述第一芯片200的上方。所述热沉板300可以由高导热率的材料制成，如铝或铜，用于提高散热性能，同时，所述热沉板300还具有较高的刚度和稳定性，可以加固封装。
在一些例子中，请再次参照图1，所述热沉板300在所述第一基板100上的正投影与所述第一芯片200在所述第一基板100上的正投影完全重合。
所述第二芯片400位于所述热沉板300远离所述第一基板100的一侧。
具体地，在垂直于所述第一基板100的方向上，所述第二芯片400位于所述热沉板300的上方。所述第一芯片200和所述第二芯片400可以为相同的芯片，也可以为不同的芯片。所述第一芯片200在所述第一基板100上的正投影可以与所述第二芯片400在所述第一基板100上的正投影完全重合。
所述第二基板500位于所述第二芯片400远离所述第一基板100的一侧，所述第二基板500与所述第二芯片400电性连接。
具体地，在垂直于所述第一基板100的方向上，所述第二基板500位于所述第二芯片400的上方，所述第一基板100和所述第二基板500可以为相同的基板，也可以为不同的基板，在平行于所述第一基板100的方向上，所述第一芯片200可以位于所述第一基板100的中间位置，所述第二芯片400可以位于所述第二基板500的中间位置，所述第一芯片200在所述第一基板100上的正投影可以与所述第二芯片400在所述第一基板100上的正投影完全重合，且所述第二芯片400与所述第二基板500电性连接。
所述第一基板100和所述第二基板500通过贯穿所述塑封层600的导电柱700电性连接。
具体地，所述第一基板100和所述第二基板500之间设置有至少一个所述导电柱700，所述导电柱700贯穿位于所述第一基板100和所述第二基板500之间的所述塑封层600，所述导电柱700可以为铜柱，所述第一基板100和所述第二基板500通过所述导电柱700实现两个基板之间的电性连接。
在上述结构中，所述第一芯片200和所述第二芯片400可以通过所述第一基板100、所述第二基板500以及所述导电柱700实现电性连接，整个封装结构的厚度较薄，且互连性能高；同时，通过在所述第一芯片200和所述第二芯片400之间设置所述热沉板300，可以对所述第一芯片200和所述第二芯片400进行散热。
在一种可能的实现方式中，请参照图2，所述热沉板300可以包括朝向所述第一芯片200的第一面310、朝向所述第二芯片400的第二面320及第一面310和所述第二面320之间的侧面330。所述热沉板300设置有流体通道341。请参照图3，所述侧面330设置有与所述流体通道341连接的进液管342及出液管343。
经发明人研究发现，在现有的所述流体通道341的设置方式中，所述流体管道341的连接方式复杂，且会增加封装结构的厚度。因此，在本实施例中，对于散热需求较高的芯片，可以直接在所述热沉板300的内部设置所述流体通道341，并在所述热沉板300的侧面330设置一个所述进液管342以及一个所述出液管343，所述进液管342和所述出液管343可以通过所述流体通道341连接，使冷却液可以通过所述进液管342进入所述流体通道341，并通过所述出液管343流出所述流体通道341。所述流体通道341的材料可以是铜、铝或者其它高热导率的金属。
在上述结构中，通过在所述第一芯片200和所述第二芯片400之间加入设置有所述流体通道341的所述热沉板300，可以同时对所述第一芯片200和所述第二芯片400进行主动散热，解决高密封装散热的问题，并且，通过将所述流体通道341设置在所述热沉板300的内部，可以减少所述流体管道的连接，简化封装结构。
需要说明的是，当所述第一芯片200及所述第二芯片400的散热要求不高时，可以在所述第一芯片200及所述第二芯片400之间放置未设置所述流体通道341的所述热沉板300，通过未设置所述流体通道341的所述热沉板300进行被动散热，同时，所述热沉板300还可以用于加固封装。
在一种可能的实现方式中，所述第一芯片200和/或所述第二芯片400在所述第一基板100上的正投影与所述流体通道341在所述第一基板100上的正投影至少部分重合。
在本实施例的一种可能的实施方式中，所述流体通道341在所述第一基板100上的正投影位于所述第一芯片200和/或所述第二芯片400在所述第一基板100上的正投影内。当所述第一芯片200及所述第二芯片400的散热要求较高，而所述导电柱700的散热要求不高时，所述流体通道341可以只设置在所述第一芯片200及所述第二芯片400之间，用于实现所述第一芯片200及所述第二芯片400的散热。此时，请再次参照图2，所述热沉板300可以只设置在所述第一芯片200及所述第二芯片400之间，设置于所述热沉板300上的所述流体通道341只用于实现所述第一芯片200及所述第二芯片400的散热。请参照图4，所述热沉板300也可以整块集成，不仅设置在所述第一芯片200及所述第二芯片400之间，还设置在所述导电柱700附近区域，而所述流体通道341只设置在所述第一芯片200及所述第二芯片400之间，不设置在所述导电柱700附近。
在本实施例的另一种可能的实施方式中，请参照图5，所述流体通道341在所述第一基板100上的正投影与所述第一芯片200和/或所述第二芯片400在所述第一基板100上的正投影部分重合。当所述第一芯片200及所述第二芯片400的散热要求较高，且所述导电柱700的散热要求较高时，所述流体通道341可以不仅设置在所述第一芯片200及所述第二芯片400之间，还可以设置在所述导电柱700附近区域。此时，所述热沉板300也可以设置在所述导电柱700附近。
在一种可能的实现方式中，所述散热封装结构还可以包括冷却泵，所述冷却泵通过所述进液管342和所述出液管343与所述流体通道341连接。
在本实施例中，当需要通过所述流体通道341进行主动散热时，所述冷却泵可以使得所述流体通道341内的冷却液不断流动循环，以便进行所述第一芯片200和所述第二芯片400的冷却。
在一种可能的实现方式中，请参照图6，所述导电柱700可以贯穿所述热沉板300；所述导电柱700在所述第一基板100上的正投影位于所述热沉板300在所述第一基板100上的正投影内。
在本实施例中，所述热沉板300不仅位于所述第一芯片200和所述第二芯片400之间，还位于所述导电柱700附近，所述第一芯片200和/或所述第二芯片400在所述第一基板100上的正投影以及所述导电柱700在所述第一基板100上的正投影均位于所述热沉板300在所述第一基板100上的正投影内，所述热沉板300可以用于实现所述第一芯片200、所述第二芯片400以及所述导电柱700的被动散热。所述热沉板300可以为整块集成的热沉板，所述导电柱700可以贯穿所述热沉板300和所述塑封层600，可以通过微加工避开所述导电柱700的位置来实现整个封装的尺寸，如此，可以加固封装，减少封装过程中的翘曲和变形，还可以根据需要实现整个封装的尺寸。
需要说明的是，在另一些可能的实施例中，请再次参照图1，所述导电柱700不贯穿所述热沉板300，只贯穿所述塑封层600，且所述导电柱700在所述第一基板100上的正投影不位于所述热沉板300在所述第一基板100上的正投影内。此时，所述热沉板300只位于所述第一芯片200和所述第二芯片400之间，所述第一芯片200和/或所述第二芯片400在所述第一基板100上的正投影可以与所述热沉板300在所述第一基板100上的正投影重合，所述热沉板300只用于实现所述第一芯片200和所述第二芯片400的被动散热。
在一种可能的实现方式中，请参照图7，所述第一芯片200可以包括与所述第一基板100连接的第一芯片正面220以及与所述第一芯片正面220相对设置的第一芯片背面210；所述第二芯片400可以包括与所述第二基板500连接的第二芯片正面410以及与所述第二芯片正面410相对设置的第二芯片背面420。
在本实施例中，所述第一芯片200和所述第二芯片400背对背设置。具体地，所述第一芯片200为倒装芯片，所述第一芯片正面220与位于所述第一芯片200下方的所述第一基板100连接，所述第二芯片正面410与位于所述第二芯片400上方的所述第二基板500连接，所述热沉板300位于所述第一芯片背面210与所述第二芯片背面420之间。
所述第一芯片正面220设置有第一引脚230，所述第一芯片200通过所述第一引脚230与所述第一基板100电性连接；所述第二芯片正面410设置有第二引脚430，所述第二芯片400通过所述第二引脚430与所述第二基板500电性连接。
具体地，所述第一芯片200和所述第二芯片400均设置有引脚，所述第一芯片200设置有所述第一引脚230的所述第一芯片正面220位于靠近所述第一基板100的一侧，所述第二芯片400设置有所述第二引脚430的所述第二芯片正面410位于靠近所述第二基板500的一侧，所述第一芯片200可以通过所述第一引脚230与所述第一基板100电性连接，所述第二芯片400可以通过所述第二引脚430与所述第二基板500电性连接，从而实现所述第一芯片200和所述第一基板100的电性连接，以及所述第二芯片400和所述第二基板500的电性连接。
示例性地，芯片和基板之间可以通过铜-铜(Cu-Cu)连接，所述第一芯片200和所述第一基板100也可以使用C4(Controlled Collapse Chip Connection)凸点或C2(ChipConnection)凸点进行连接。
在一种可能的实现方式中，请参照图8，所述第一基板100和所述第二基板500之间设置有多个导电柱700，多个所述导电柱700围绕所述第一芯片200和/或所述第二芯片400均匀分布。
具体地，位于所述第一基板100和所述第二基板500之间的所述导电柱700的数量可以为多个，且多个所述导电柱700可以围绕所述第一芯片200和/或所述第二芯片400均匀分布，在平行于所述第一基板100的方向上，所述第一芯片200可以位于所述第一基板100的中间位置，所述第二芯片400可以位于所述第二基板500的中间位置，所述导电柱700用于实现所述第一基板100和所述第二基板500的电性连接，同时，由于所述第一基板100和所述第一芯片200电性连接，所述第二基板500和所述第二芯片400电性连接，因此，所述第一芯片200和所述第二芯片400可以通过所述第一基板100、所述第二基板500以及所述导电柱700实现互连。
在一种可能的实现方式中，所述散热封装结构还包括热界面材料层800(TIM)，所述热界面材料层800设置于所述第一芯片200与所述热沉板300之间以及所述第二芯片400与所述热沉板300之间。
具体地，所述热沉板300可以包括靠近所述第一芯片200的第一表面以及靠近所述第二芯片400的第二表面，所述热界面材料层800(TIM)可以位于第一表面与所述第一芯片背面210之间，同时，所述热界面材料层800(TIM)还可以位于第二表面与所述第二芯片背面420之间。所述热界面材料层800可以由具有较高热导率的材料制成，例如硅胶、硅脂、石墨片等，主要用于填充所述第一芯片200和所述热沉板300之间的微小间隙以及所述第二芯片400和所述热沉板300之间的微小间隙，并提高芯片与所述热沉板300之间的热接触性能。通过设置所述热界面材料层800，可以减少芯片和所述热沉板300之间的热阻，提高热量的传导效率，从而更有效地散热，同时，所述热界面材料层800还可以起到缓冲和吸收应力的作用，可以帮助平衡芯片和所述热沉板300之间的热膨胀差异，减少封装结构的应力，从而提高封装的可靠性和寿命。
在本实施例的第一种实施方式中，请参照图9，当所述热沉板300只位于所述第一芯片200和所述第二芯片400之间时，所述热界面材料完全覆盖所述热沉板300，所述热界面材料只位于所述热沉板300和芯片之间，用于减少芯片和所述热沉板300之间的热阻。
在本实施例的第二种实施方式中，请参照图10，当所述热沉板300同时位于所述导电柱700附近时，所述热界面材料部分覆盖所述热沉板300，所述热界面材料只位于所述热沉板300和芯片之间，用于减少芯片和所述热沉板300之间的热阻。
在本实施例的第三种实施方式中，请参照图11，当所述热沉板300同时位于所述导电柱700附近时，所述热界面材料完全覆盖所述热沉板300，即，所述热界面材料同时覆盖位于所述导电柱700附近的所述热沉板300。
本申请实施例还提供一种散热封装结构的制作方法，请参照图12，所散热封装结构的制作方法可以包括以下步骤。
步骤S100，提供第一基板100，所述第一基板100上设置有至少一个导电柱700。
在本实施例中，可以在所述第一基板100上设置至少一个所述导电柱700，所述导电柱700可以与所述第一基板100电性连接。
步骤S200，在所述第一基板100上设置第一芯片200。
在本实施例中，可以通过倒装芯片技术(FC封装技术)在所述第一基板100上设置所述第一芯片200，所述第一芯片200的所述第一芯片正面220靠近所述第一基板100，所述第一芯片背面210远离所述第一基板100。所述第一芯片200可以与所述第一基板100电性连接。
步骤S300，在所述第一芯片200上设置热沉板300。
在步骤S300之前，还可以在所述第一芯片200上设置所述热界面材料层800(TIM)，用于减少所述第一芯片200和所述热沉板300之间的热阻，所述热沉板300可以位于所述热界面材料层800的上方，所述热界面层位于所述第一芯片200的上方。
具体地，在一种可能的实施方式中，所述热沉板300在所述第一基板100上的正投影可以与所述第一芯片200在所述第一基板100上的正投影重合，在另一种可能的实施方式中，所述第一芯片200在所述第一基板100上的正投影位于所述热沉板300在所述第一基板100上的正投影以内。
步骤S400，在所述热沉板300上设置第二芯片400。
在步骤S400之前，还可以在所述热沉板300上设置所述热界面材料层800，用于减少所述第二芯片400和所述热沉板300之间的热阻，所述热沉板300的第一表面和第二表面分别与所述热界面材料层800接触，所述第二芯片400位于所述热沉板300的上方，所述第二芯片400的所述第二芯片背面420靠近所述热沉板300，所述第二芯片正面410远离所述热沉板300。
所述第一芯片200和所述第二芯片400可以为相同的芯片，也可以为不同的芯片。所述第一芯片200在所述第一基板100上的正投影可以与所述第二芯片400在所述第一基板100上的正投影完全重合。
步骤S500，填充覆盖所述第一基板100、所述第一芯片200及所述第二芯片400的塑封层600。
在本实施例中，可以通过所述塑封层600将上述结构塑封固定，具体地，可以先将上述封装结构放置在模具中，然后注入封装材料，用于填充上述封装结构中的空隙，并固化形成一个坚固的外壳，将结构的各个部分紧密地固定在一起。所述塑封层600可以完全覆盖所述第一基板100、所述第一芯片200及所述第二芯片400。所述塑封层600的材料可以为环氧树脂模塑料(Epoxy Molding Compound，EMC)。
在将上述封装结构固定的过程中，可以通过研磨露出所述第二芯片400的第二引脚430以及部分所述导电柱700，以便进行后续的连接。
需要说明的是，在进行研磨时，需要控制好研磨的深度和位置，以避免损坏封装结构的其他部分或关键元件。
步骤S600，在所述第二芯片400上设置第二基板500，使所述第一基板100与所述第二基板500通过所述导电柱700连接。
在本实施例中，可以将所述第二基板500与所述第二芯片400连接，同时，使所述第一基板100与所述第二基板500通过所述导电柱700连接。
在一种可能的实现方式中，在所述第一芯片200上设置热沉板300之前，还可以提供一具有流体通道341、进液管342及出液管343的热沉板300。
在本实施例中，当芯片的散热需求较高时，可以先在所述热沉板300的内部设置所述流体通道341，在所述热沉板300的侧面330设置一个所述进液管342以及一个所述出液管343，所述进液管342和所述出液管343可以通过所述流体通道341连接，使冷却液可以通过所述进液管342进入所述流体通道341，并通过所述出液管343流出所述流体通道341。通过在所述第一芯片和所述第二芯片400之间加入设置有所述流体通道341的所述热沉板300，可以同时对所述第一芯片和所述第二芯片400进行主动散热。
综上所述，本实施例提供一种散热封装结构及其制作方法，第一芯片和第二芯片可以通过第一基板、第二基板以及导电柱实现电性连接，整个封装结构的厚度较薄，且互连性能高；同时，通过在第一芯片和第二芯片之间设置热沉板，可以对第一芯片和第二芯片进行散热。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种散热封装结构，其特征在于，包括：
第一基板；
位于所述第一基板一侧的第一芯片，所述第一芯片与所述第一基板电性连接；
位于所述第一芯片远离所述第一基板一侧的热沉板；
位于所述热沉板远离所述第一基板一侧的第二芯片；
位于所述第二芯片远离所述第一基板一侧的第二基板，所述第二基板与所述第二芯片电性连接；
填充于所述第一基板和所述第二基板之间的塑封层；
其中，所述第一基板和所述第二基板通过贯穿所述塑封层的导电柱电性连接；
所述热沉板用于对所述第一芯片和/或所述第二芯片散热。
2.根据权利要求1所述的散热封装结构，其特征在于，所述热沉板包括朝向所述第一芯片的第一面、朝向所述第二芯片的第二面及第一面和所述第二面之间的侧面；所述热沉板设置有流体通道，所述侧面设置有与所述流体通道连接的进液管及出液管。
3.根据权利要求2所述的散热封装结构，其特征在于，所述第一芯片和/或所述第二芯片在所述第一基板上的正投影与所述流体通道在所述第一基板上的正投影至少部分重合。
4.根据权利要求2所述的散热封装结构，其特征在于，所述散热封装结构还包括冷却泵，所述冷却泵通过所述进液管和所述出液管与所述流体通道连接。
5.根据权利要求1所述的散热封装结构，其特征在于，所述导电柱贯穿所述热沉板；所述导电柱在所述第一基板上的正投影位于所述热沉板在所述第一基板上的正投影内。
6.根据权利要求1所述的散热封装结构，其特征在于，所述第一芯片包括与所述第一基板连接的第一芯片正面以及与所述第一芯片正面相对设置的第一芯片背面；所述第二芯片包括与所述第二基板连接的第二芯片正面以及与所述第二芯片正面相对设置的第二芯片背面；
所述第一芯片正面设置有第一引脚，所述第一芯片通过所述第一引脚与所述第一基板电性连接；所述第二芯片正面设置有第二引脚，所述第二芯片通过所述第二引脚与所述第二基板电性连接。
7.根据权利要求1所述的散热封装结构，其特征在于，所述第一基板和所述第二基板之间设置有多个导电柱，多个所述导电柱围绕所述第一芯片和/或所述第二芯片均匀分布。
8.根据权利要求1所述的散热封装结构，其特征在于，所述散热封装结构还包括热界面材料层，所述热界面材料层设置于所述第一芯片与所述热沉板之间以及所述第二芯片与所述热沉板之间。
9.一种散热封装结构的制作方法，其特征在于，包括：
提供第一基板，所述第一基板上设置有至少一个导电柱；
在所述第一基板上设置第一芯片；
在所述第一芯片上设置热沉板；
在所述热沉板上设置第二芯片；
填充覆盖所述第一基板、所述第一芯片及所述第二芯片的塑封层；
在所述第二芯片上设置第二基板，使所述第一基板与所述第二基板通过所述导电柱连接。
10.根据权利要求9所述的散热封装结构的制作方法，其特征在于，在所述在所述第一芯片上设置热沉板的步骤之前，所述方法还包括：
提供一具有流体通道、进液管及出液管的热沉板。
CN202311545623.2A 2023-11-17 2023-11-17 散热封装结构及其制作方法 Pending CN117525008A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311545623.2A CN117525008A (zh) 2023-11-17 2023-11-17 散热封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311545623.2A CN117525008A (zh) 2023-11-17 2023-11-17 散热封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN117525008A true CN117525008A (zh) 2024-02-06

Family

ID=89764067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311545623.2A Pending CN117525008A (zh) 2023-11-17 2023-11-17 散热封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN117525008A (zh)

Similar Documents

Publication Publication Date Title
US7394659B2 (en) Apparatus and methods for cooling semiconductor integrated circuit package structures
CN106663661B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
KR101996153B1 (ko) 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들을 제조하는 방법들
US5880524A (en) Heat pipe lid for electronic packages
US7978473B2 (en) Cooling apparatus with cold plate formed in situ on a surface to be cooled
US9142484B2 (en) Power module package
US7656025B2 (en) Direct semiconductor contact ebullient cooling package
US20090213541A1 (en) Cooling Plate Assembly with Fixed and Articulated Interfaces, and Method for Producing Same
KR101996154B1 (ko) 고 효율 열 경로들을 가진 적층형 반도체 다이 어셈블리들 및 관련 시스템들
US20050127500A1 (en) Local reduction of compliant thermally conductive material layer thickness on chips
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
CN113454774B (zh) 封装芯片及封装芯片的制作方法
US20230238302A1 (en) Semiconductor package having liquid-cooling lid
US11101191B2 (en) Laminated circuitry cooling for inter-chip bridges
JP2023507050A (ja) 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ
US20220230937A1 (en) Conformal Cooling Assembly with Substrate Fluid-Proofing for Multi-Die Electronic Assemblies
WO2021217319A1 (zh) 一种封装结构、电子设备及芯片封装方法
US20220102288A1 (en) Semiconductor device and manufacturing method thereof
CN117525008A (zh) 散热封装结构及其制作方法
US20230075909A1 (en) Electronic apparatus, semiconductor package module and manufacturing method thereof
US20230238301A1 (en) Power overlay module with thermal storage
CN112542433B (zh) 一种芯片封装结构及封装方法
US20230022643A1 (en) Dam structure on lid to constrain a thermal interface material in a semiconductor device package structure and methods for forming the same
US20220201889A1 (en) Immersion cooling for integrated circuit devices
EP4184567A1 (en) Cooler unit, semiconductor device and method for manufacturing a cooler unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination