CN117501355A - 芯片结构、芯片制备方法、显示基板和显示装置 - Google Patents

芯片结构、芯片制备方法、显示基板和显示装置 Download PDF

Info

Publication number
CN117501355A
CN117501355A CN202280001597.4A CN202280001597A CN117501355A CN 117501355 A CN117501355 A CN 117501355A CN 202280001597 A CN202280001597 A CN 202280001597A CN 117501355 A CN117501355 A CN 117501355A
Authority
CN
China
Prior art keywords
layer
sub
initial
gallium nitride
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001597.4A
Other languages
English (en)
Inventor
李伟
王明星
孙倩
闫华杰
焦志强
梁轩
靳倩
李翔
王灿
玄明花
张粲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117501355A publication Critical patent/CN117501355A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Abstract

一种芯片结构，芯片结构包括：芯片晶圆单元和设置于芯片晶圆单元出光侧的色转换层基板单元。其中，芯片晶圆单元包括多个子像素发光功能层。色转换层基板单元包括设置于芯片晶圆单元出光侧的色转换层。芯片晶圆单元还包括：第一键合层，设置于子像素发光功能层和色转换层之间，用于键合芯片晶圆单元和色转换层基板单元。

Description

芯片结构、芯片制备方法、显示基板和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种芯片结构、芯片制备方法、显示基板和显示装置。
背景技术
Micro-LED(微型发光二极管)显示器件是新一代显示技术，具有高亮度，高发光效率，低功耗，响应速度快等优点。然而在将Micro-LED应用于显示装置时，还存在批量转移问题、产品良率等问题。
发明内容
一方面，提供一种芯片结构，芯片结构包括：芯片晶圆单元和设置于所述芯片晶圆单元出光侧的色转换层基板单元。其中，所述芯片晶圆单元包括多个子像素发光功能层。所述色转换层基板单元包括设置于所述芯片晶圆单元出光侧的色转换层。
所述芯片晶圆单元还包括：第一键合层，设置于所述子像素发光功能层和所述色转换层之间，用于键合所述芯片晶圆单元和所述色转换层基板单元。
在一些实施例中，所述第一键合层包括层叠设置的第一子金属层、第二子金属层和第三子金属层。所述第三子金属层比所述第一子金属层靠近所述色转换层基板单元，所述第二子金属层设置为连接所述第一子金属层和所述第三子金属层的共晶合金层。
在一些实施例中，所述第一键合层包括层叠设置的第一子键合层和第二子键合层。所述第一子键合层和所述第二子键合层的材料为氧化铟锌。
在一些实施例中，所述芯片晶圆单元包括第一子像素发光功能层、第二子像素发光功能层和第三子像素发光功能层。所述第一键合层包括与所述第一子像素发光功能层对应的第一开口区、与所述第二子像素发光功能层对应的第二开口区和与所述第三子像素发光功能层对应的第三开口区。
在一些实施例中，所述芯片晶圆单元还包括公共阴极层。所述第一子像素发光功能层包括沿第一方向层叠设置的第一量子阱、第一p型氮化镓和第一阳极。所述第二子像素发光功能层包括沿第一方向层叠设置的第二量子阱、第二p型氮化镓和第二阳极。所述第三子像素发光功能层包括沿第一方向层叠设置的第三量子阱、第三p型氮化镓和第三阳极。所述公共阴极层包括沿第一方向层叠设置的阴极金属和阴极电极。其中，所述第一方向为由所述色转换层基板单元指向所述芯片晶圆单元的方向。
在一些实施例中，所述公共阴极层的阴极金属材料包括钛、铝、镍和金中的任一种。
在一些实施例中，所述芯片晶圆单元还包括第二键合层，所述第二键合层包括第一键合部、第二键合部、第三键合部和第四键合部。所述第一键合部叠设于所述第一p型氮化镓和所述第一阳极之间，所述第二键合部叠设于所述第二p型氮化镓和所述第二阳极之间，所述第三键合部叠设于所述第三p型氮化镓和所述第三阳极之间，所述公共阴极层的阴极金属包括所述第四键合部。
在一些实施例中，所述第二键合层包括层叠设置的第四子金属层、第五子金属层和第六子金属层。所述第六子金属层比所述第四子金属层远离所述色转换层基板，所述第五子金属层设置为连接所述第六子金属层和所述第四子金属层的共晶合金层。
在一些实施例中，所述芯片晶圆单元还包括第二键合层，所述第一键合层包括层叠设置的第一子金属层、第二子金属层和第三子金属层，所述第一键合层的最大厚度的厚度范围，等于所述第二键合层的厚度范围。或者，所述第一键合层包括层叠设置的第一子键合层和第二子键合层，所述第一键合层的厚度范围，小于所述第二键合层的厚度范围。
在一些实施例中，所述芯片晶圆单元还包括第二键合层，所述第一键合层包括层叠设置的第一子金属层、第二子金属层和第三子金属层，所述第一键合层的最大厚度的厚度的范围为3μm～6μm。所述第一键合层包括层叠设置的第一子键合层和第二子键合层，所述第一键合层的厚度范围为200nm～1200nm。所述第二键合层的厚度范围为3μm～6μm。
在一些实施例中，所述第一键合层包括层叠设置的第一子金属层、第二子金属层和第三子金属层。所述第二子金属层为熔融温度小于240℃的共晶合金层。
在一些实施例中，所述芯片晶圆单元还包括沿第二方向层叠设置的n型氮化镓导电层和氮化镓缓冲层，所述第二方向为由所述芯片晶圆单元指向所述色转换层基板单元的方向。所述n型氮化镓导电层与所述第一量子阱、所述第二量子阱、所述第三量子阱及所述阴极金属连接。所述氮化镓缓冲层对应所述第一子像素发光功能层、所述第二子像素发光功能层和所述第三子像素发光功能层的区域为第一区域，所述第一区域朝向所述色转换层基板的一侧设置有多个第一类微凸起结构；所述氮化镓缓冲层不包括所述第一区域的部分为第二区域，所述第一键合层位于所述第二区域的所述氮化镓缓冲层朝 向所述色转换层基板的一侧。
在一些实施例中，所述芯片晶圆单元还包括n型氮化镓导电层，所述n型氮化镓导电层包括第一n型氮化镓、第二n型氮化镓、第三n型氮化镓和第四n型氮化镓。所述第一n型氮化镓叠设于所述第一量子阱远离所述第一p型氮化镓的一侧，所述第二n型氮化镓叠设于所述第二量子阱远离所述第二p型氮化镓的一侧，所述第三n型氮化镓叠设于所述第三量子阱远离所述第三p型氮化镓的一侧，所述第四n型氮化镓叠设于所述第四键合区朝向所述色转换层基板的一侧，所述第一键合层设置于所述n型氮化镓导电层朝向所述色转换层基板单元的一侧。
在一些实施例中，层叠设置的所述第一子金属层和所述第二子金属层包括设置有所述第一开口区的第一区、设置有所述第二开口区的第二区、设置有所述第三开口区的第三区和覆盖所述公共阴极层的第四区，所述第三子金属层覆盖所述第一区、所述第二区、所述第三区及所述第四区的所述第二子金属层，且所述第三子金属层被配置为连通所述第一n型氮化镓、所述第二n型氮化镓、所述第三n型氮化镓和所述第四n型氮化镓的导电层。
在一些实施例中，所述n型氮化镓导电层对应所述第一子像素发光功能层、所述第二子像素发光功能层和所述第三子像素发光功能层的区域为第三区域，所述第三区域朝向所述色转换层基板单元的一侧设置有多个第二类微凸起结构。
在一些实施例中，所述芯片晶圆单元还包括反射金属层，所述反射金属层包括第一反射部、第二反射部和第三反射部，所述第一反射部叠设于所述第一p型氮化镓和所述第一阳极之间，所述第二反射部叠设于所述第二p型氮化镓和所述第二阳极之间，所述第三反射部叠设于所述第三p型氮化镓和所述第三阳极之间。
在一些实施例中，所述芯片晶圆单元包括第二键合层，所述第二键合层包括第一键合部、第二键合部、第三键合部和第四键合部，所述第一反射部叠设于所述第一键合部朝向所述色转换层基板单元的一侧，所述第二反射部叠设于所述第二键合部朝向所述色转换层基板单元的一侧，所述第三反射部叠设于所述第三键合部朝向所述色转换层基板单元的一侧。
在一些实施例中，所述第二键合层朝向所述色转换层基板单元的一侧设置有绝缘层，所述绝缘层上设置有第一过孔、第二过孔、第三过孔和第四过孔，所述第一键合部的第四子金属层填充所述第一过孔与所述第一反射部连接，所述第二键合部的第四子金属层填充所述第二过孔与所述第二反射部连 接，所述第三键合部的第四子金属层填充所述第三过孔与所述第三反射部连接，所述第四键合部的第四子金属层填充所述第四过孔与所述n型氮化镓导电层连接。
在一些实施例中，所述芯片晶圆单元包括第一子像素发光功能层、第二子像素发光功能层和第三子像素发光功能层，所述色转换层包括限定坝层，以及由所述限定坝层限定的第四开口区、第五开口区和第六开口区。所述第四开口区设置有与所述第一子像素发光功能层对应的第一量子点转换部，所述第五开口区设置有与所述第二子像素发光功能层对应的散射粒子部，所述第六开口区设置有与所述第三子像素发光功能层对应的散射粒子部。
在一些实施例中，所述第四开口区在所述色转换层基板单元的正投影覆盖所述第一子像素发光功能层在所述色转换层基板单元上的正投影，所述第五开口区在所述色转换层基板单元的正投影覆盖所述第二子像素发光功能层在所述色转换层基板单元上的正投影，所述第六开口区在所述色转换层基板单元的正投影覆盖所述第三子像素发光功能层在所述色转换层基板单元上的正投影。
在一些实施例中，所述色转换层基板单元还包括聚光层，所述聚光层设置于所述色转换层靠近所述芯片晶圆单元的一侧，所述聚光层包括与所述第一量子点转换部对应的第一聚光部，与所述散射粒子部对应的第二聚光部，以及与所述第三量子点转换部对应的第三聚光部。
在一些实施例中，所述色转换层基板单元还包括衬底和彩膜层，所述衬底、所述彩膜层和所述色转换层沿第二方向层叠设置，所述第二方向为由所述芯片晶圆单元指向所述色转换层基板单元的方向，所述彩膜层包括黑矩阵，以及由所述黑矩阵限定的与第一量子点转换部对应的第一滤光膜、与散射粒子部对应的第二滤光膜和与散射粒子部对应的第三滤光膜。
另一方面，提供一种显示基板，包括如上任一项实施例所述的芯片结构。
另一方面，提供一种芯片制备方法，芯片制备方法包括：形成初始芯片晶圆单元，所述初始芯片晶圆单元包括层叠设置的临时衬底、多个子像素发光功能层、第一初始子金属层和第二初始子金属层，其中，所述第二初始子金属层包括多个第一类金属凸点。
芯片制备方法还包括形成色转换层基板单元，所述色转换层基板单元包括层叠设置的色转换层和第一衬底，在所述色转换层远离所述第一衬底的一侧形成第三初始子金属层。键合所述第一初始子金属层、第二初始子金属层和所述第三初始子金属层，形成第一键合层。其中，所述第一键合层包括第 一子金属层、第二子金属层和第三子金属层，所述第二子金属层为连接所述第一子金属层和所述第三子金属层的共晶合金层。
芯片制备方法还包括剥离所述临时衬底，形成芯片晶圆单元，所述芯片晶圆单元和所述色转换层基板单元由所述第一键合层连接。
在一些实施例中，所述形成初始芯片晶圆单元的步骤包括：提供第二衬底，在所述第二衬底的一侧形成所述初始芯片晶圆单元，所述初始芯片晶圆单元包括多个初始子像素发光功能层和初始公共阴极层。所述形成初始芯片晶圆单元的步骤还包括：在所述初始芯片晶圆单元的所述多个初始子像素发光功能层和所述初始公共阴极层远离所述第二衬底的一侧形成所述临时衬底。所述形成初始芯片晶圆的步骤还包括：剥离所述第二衬底。
在一些实施例中，所述在所述第二衬底的一侧形成所述初始芯片晶圆单元，所述初始芯片晶圆单元包括多个初始子像素发光功能层和初始公共阴极层，在所述初始芯片晶圆单元的所述多个初始子像素发光功能层和所述初始公共阴极层远离所述第二衬底的一侧形成所述临时衬底的步骤包括：在所述第二衬底的一侧依次形成氮化镓缓冲层、n型氮化镓层、量子阱层和P型氮化镓层，并图案化所述量子阱层和P型氮化镓层，形成初始芯片晶圆单元的量子阱层和P型氮化镓层。
在所述P型氮化镓层远离所述量子阱层的一侧形成第一绝缘层，所述第一绝缘层上设置有多个过孔。在所述第一绝缘层远离所述第二衬底的一侧形成第四子初始金属层和第五子初始金属层；第四子初始金属层填充所述第一绝缘层上设置的多个过孔，所述第五子初始金属层包括多个第二类金属凸点。
提供临时衬底，在所述临时衬底的一侧形成所述初始芯片晶圆单元的第六子初始金属层。键合所述第六子初始金属层、第五子初始金属层和第四子初始金属层，形成第二键合层，所述第二键合层包括第四子金属层、第五子金属层和第六子金属层，所述第五子金属层设置为连接所述第六子金属层和所述第四子金属层的共晶合金层。
所述剥离所述第二衬底的步骤之后还包括以下步骤：去除所述氮化镓缓冲层，图案化所述n型氮化镓层和所述第一绝缘层。在每一个所述初始芯片晶圆单元的所述n型氮化镓层远离所述临时衬底的一侧形成所述第一初始子金属层和所述第二初始子金属层，并将所述n型氮化镓层的表面粗化，形成所述初始芯片晶圆单元。
或者，所述剥离所述第二衬底的步骤之后还包括以下步骤：图案化所述氮化镓缓冲层、n型氮化镓层和第一绝缘层。在所述初始芯片晶圆单元的所述 氮化镓缓冲层上形成第一初始子金属层和所述第二初始子金属层，并将所述氮化镓缓冲层的表面粗化，形成所述初始芯片晶圆单元。
所述剥离所述临时衬底，形成芯片晶圆单元的步骤包括：在每一个所述第二键合层远离所述色转换层基板单元的一侧形成第二绝缘层，所述第二绝缘层上设置有多个过孔。形成电极，所述电极包括阴极电极和阳极电极，所述阴极电极、所述阳极电极填充所述第二绝缘层上对应的所述多个过孔中的一个。将所述第一衬底减薄，形成所述芯片晶圆。
在一些实施例中，所述在所述第二衬底的一侧形成所述初始芯片晶圆单元，所述初始芯片晶圆单元包括多个初始子像素发光功能层和初始公共阴极层，在所述初始芯片晶圆单元的所述多个初始子像素发光功能层和所述初始公共阴极层远离所述第二衬底的一侧形成所述临时衬底的步骤包括：在所述第二衬底的一侧依次形成氮化镓缓冲层、n型氮化镓层、量子阱层和P型氮化镓层，并图案化所述量子阱层和P型氮化镓层，形成初始芯片晶圆单元的量子阱层和P型氮化镓层。
形成所述初始公共阴极层的阴极金属。在所述P型氮化镓层和所述阴极金属远离所述色转换层基板单元的一侧形成第二绝缘层，所述第二绝缘层上设置有多个过孔。形成电极，所述电极包括阴极电极和阳极电极，所述阴极电极、所述阳极电极填充所述第二绝缘层上对应的所述多个过孔中的一个。形成所述初始芯片晶圆单元的所述多个初始子像素发光功能层和初始公共阴极层。将所述多个子像素发光功能层和初始公共阴极层键合在临时衬底上。
所述剥离所述第二衬底的步骤之后还包括以下步骤：图案化所述氮化镓缓冲层、n型氮化镓层和第二绝缘层，在所述氮化镓缓冲层上形成第一初始子金属层和所述第二初始子金属层，并将所述氮化镓缓冲层的表面粗化，形成所述初始芯片晶圆单元。
又一方面，提供一种显示装置，包括如上所述的显示基板。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据本公开一些实施例所提供的显示基板的结构图；
图2为根据本公开一些实施例所提供的第一初始晶片A的结构图；
图3为根据本公开一些实施例所提供的第二初始晶片B的结构图；
图4为根据本公开一些实施例所提供的芯片结构的结构图；
图5为根据本公开一些实施例所提供的芯片结构的另一种结构图；
图6a为根据本公开一些实施例所提供的芯片结构的又一种结构图；
图6b为根据本公开一些实施例所提供的芯片结构的又一种结构图；
图7为根据本公开一些实施例所提供的初始芯片晶圆单元制备方法的流程图；
图8～图10为根据本公开一些实施例所提供的初始芯片晶圆单元制备方法的步骤图；
图11为根据本公开一些实施例所提供的金属晶圆键合技术的流程图；
图12为根据本公开一些实施例所提供的金属晶圆键合技术的步骤图；
图13～图16b为根据本公开一些实施例所提供的初始芯片晶圆单元制备方法的步骤图；
图17为根据本公开一些实施例所提供的初始色转换层基板单元制备方法的流程图；
图18a～22b为根据本公开一些实施例所提供的初始色转换层基板单元制备方法的步骤图；
图23为根据本公开一些实施例所提供的芯片制备方法中对盒工艺的流程图；
图24～图28为根据本公开一些实施例所提供的芯片制备方法中对盒工艺的步骤图；
图29为根据本公开一些实施例所提供的另一种初始芯片晶圆单元制备方法的流程图；
图30～图32为根据本公开一些实施例所提供的另一种初始芯片晶圆单元制备方法的步骤图；
图33为根据本公开一些实施例所提供的又一种初始芯片晶圆单元制备方法的流程图；
图34～图41为根据本公开一些实施例所提供的又一种初始芯片晶圆单元制备方法的步骤图；
图42为根据本公开一些实施例所提供的芯片制备方法中又一种对 盒工艺的流程图；
图43为根据本公开一些实施例所提供的芯片制备方法中又一种对盒工艺的步骤图；
图44为根据本公开一些实施例所提供的显示装置的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。
应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
目前的红光Micro-LED(Micrometer-sized Light Emitting Diodes,微型发光二极管)多由AlGaInP(红光半导体)材料制成，在正常芯片尺寸下，其效率达60％以上。然而，当芯片尺寸缩小到微米量级时，其效率会降低至1％以下。此外，在巨量转移制程上，AlGaInP材料的劣势也比较明显。巨量转移要求材 料具有良好的机械强度，以避免在芯片抓取和放置的过程中出现开裂，而AlGaInP材料较差的力学性能会给巨量转移增加难度。
基于此，本公开提供一种芯片结构10，如图4～图6b所示，芯片结构10包括芯片晶圆单元11和设置于芯片晶圆单元11出光侧G的色转换层基板单元21。芯片晶圆单元11包括多个子像素发光功能层12，色转换层基板单元21包括设置于芯片晶圆单元11出光侧G的色转换层22。芯片晶圆单元11还包括：第一键合层13，设置于子像素发光功能层12和色转换层22之间，用于键合芯片晶圆单元11和色转换层基板单元21。
如图4～图6b所示，芯片结构10包括芯片晶圆单元11和色转换层基板单元21，芯片晶圆单元11的多个子像素发光功能层12中的一个子像素发光功能层12被配置为出射多种颜色光中的一种，且多个子像素发光功能层12可以配置为发射相同颜色的光。色转换层基板单元21设置于所述芯片晶圆单元11的出光侧G，色转换层基板单元21对应每一个子像素发光功能层12的出光侧G均设置有色转换层22。
本公开通过第一键合层13的金属晶圆键合作用连接芯片晶圆单元11和色转换层基板单元21，第一键合层13采用金属材料，金属材料具有较高的折射率，可以防止子像素发光功能层12出射的光出现漏光和串色的作用，提高芯片结构10的出光效果。
通过第一键合层13的金属晶圆键合作用连接芯片晶圆单元11和色转换层基板单元21形成芯片结构10，制备方法包括：制备初始芯片晶圆单元110和初始色转换层基板单元210，然后通过金属晶圆键合技术键合初始芯片晶圆单元110和初始色转换层基板单元210，形成芯片结构10。为了更清楚的说明本技术方案，提供以下三种实施例。
需要说明的是，为了清楚的表示芯片结构10的制备方法，以下均以一个芯片结构10的形成为例描述，可以理解的是，本芯片结构10的制备方法是先形成包括阵列排布的多个芯片结构10的晶圆，然后通过切割该晶圆形成单个芯片结构10。
以下介绍芯片结构10的制备方法的第一种实施例，根据该实施例形成的芯片结构10为图4所示的芯片结构10。
实施例1
具体的，如图7所示为初始芯片晶圆单元110的制备步骤，包括S101～S107。
S101：如图8和图9a所示，在第二衬底14的一侧依次形成初始氮化镓 缓冲层150、初始n型氮化镓层160、初始量子阱层1210和初始P型氮化镓层1220，并图案化初始量子阱层1210和初始P型氮化镓层1220，形成初始芯片晶圆单元110的量子阱层121和P型氮化镓层122。
示例性的，第二衬底14可以为蓝宝石衬底或硅基衬底。
示例性的，量子阱层121可以为蓝色量子阱，由蓝色量子阱形成的子像素发光功能层12出射蓝光。
示例性的，通过光刻工艺图案化初始量子阱层1210和初始P型氮化镓层1220，去除相邻的子像素发光功能层12之间区域和负极区域S17的初始量子阱层1210和初始P型氮化镓层1220，其中，负极区域S17的介绍具体参见后续内容，此处不再赘述。
在一些示例中，如图9a和图9b所示，芯片晶圆单元11的多个子像素发光功能层12包括第一子像素发光功能层12a、第二子像素发光功能层12b和第三子像素发光功能层12c。本步骤形成了第一子像素发光功能层12a的第一量子阱121a和第一p型氮化镓122a，第二子像素发光功能层12b的第二量子阱、第二p型氮化镓，第三子像素发光功能层12c的第三量子阱、第三p型氮化镓。其中，图9a为图9b沿AA截面线得到的截面图。
在一些示例中，如图9a所示，P型氮化镓层122远离第二衬底14的一侧还叠设有初始反射金属层，图案化初始反射金属层，形成多个初始芯片晶圆单元110中的每一个初始芯片晶圆单元110的反射金属层123。
示例性的，通过沉积工艺沉积初始反射金属层。
示例性的，反射金属层123的材料可以采用ITO-Ag-ITO，反射金属层123具有反射光的作用，可以提高子像素发光功能层12的出光率。
示例性的，如图9b所示，反射金属层123包括第一反射部123a、第二反射部123b和第三反射部123c。第一子像素发光功能层12a包括第一反射部123a，第二子像素发光功能层12b包括第二反射部123b，第三子像素发光功能层12c包括第三反射部123c。
S102：如图9a和图9b所示，形成初步第一绝缘层18a，初步第一绝缘层18a上设置有多个过孔H。
示例性的，通过沉积工艺，在反射金属层123和初始n型氮化镓层160远离第二衬底14的一侧形成初始第一绝缘层，在初始第一绝缘层上通过光刻工艺形成多个过孔H，形成初步第一绝缘层18a。如图9b所示，多个过孔H包括第一过孔H1、第二过孔H2、第三过孔H3和第四过孔H4。第一过孔H1与第一子像素发光功能层12a对应设置，第二过孔H2与第二子像素发光功能 层12b对应设置，第三过孔H3与第三子像素发光功能层12c对应设置，第四过孔H4与负极区域S17对应设置。
S103：如图10所示，形成第二键合层19。
第二键合层19的一部分形成为公共阴极层17，且第二键合层19还具有键合初始芯片晶圆单元110的临时衬底20的作用。
示例性的，临时衬底20采用硅衬底。
示例性的，可以采用金属晶圆键合技术形成第二键合层19。金属晶圆键合技术是指，依靠两种不同的金属之间形成共晶合金以低于金属各自熔点的温度完全键合的技术。金属晶圆键合技术根据键合温度不同，可以分为固液互扩散键合技术和固态扩散键合技术。其中，固液互扩散键合技术对于膜层平整度的要求小于固态扩散键合技术。且固液互扩散键合技术键合强度高，键合时间短。因此，可以采用固液互扩散键合技术形成第二键合层19。
关于形成第二键合层19的步骤如图11所示，包括步骤S131～S133。
S131：如图12所示，在初步第一绝缘层18a远离第二衬底14的一侧形成图案化的第四子初始金属层1910和第五子初始金属层1920。
第四子初始金属层1910填充初步第一绝缘层18a上设置的多个过孔H，第五子初始金属层1920包括多个第二类金属凸点192a。
需要说明的是，在本申请中，“形成图案化的某个膜层”是指首先形成整层设置的初始膜层，再经过图案化处理(例如光刻工艺)将初始膜层形成图案化的某个膜层，该膜层具有特定图案，后续出现的相关描述均沿用该解释。示例性的，通过沉积工艺在初步第一绝缘层18a远离第二衬底14的一侧沉积整层的用于形成第四子初始金属层1910的材料，采用光刻工艺形成图案化的第四子初始金属层1910。第四子初始金属层1910的材料可以采用Au(金)、Ag(银)、Pb(铅)、Sn(锡)和Cu(铜)中的任一种。
示例性的，第五子初始金属层1920的第二类金属凸点192a的结构可以为圆柱形或圆锥形。在形成第二键合层19的过程中，第二类金属凸点会变成液态，与相邻的第四子初始金属层1910以及后续的第六子初始金属层1930形成共晶合金层。
第五子初始金属层1920的材料可以为In(铟)，Au(金)和In(铟)形成共晶合金的温度为160℃，Ag(银)和In(铟)形成共晶合金的温度为180℃，Pb(铅)和In(铟)形成共晶合金的温度为200℃，Sn(锡)和In(铟)形成共晶合金的温度为120℃。
另外，第五子初始金属层1920的材料还可以为Sn(锡)，Cu(铜)和 Sn(锡)形成共晶合金的温度为280℃，Au(金)和Sn(锡)形成共晶合金的温度为280℃，Ag(银)和Sn(锡)形成共晶合金的温度为250℃。
需要说明的是，上述内容并不是对第五子初始金属层1920材料的限制，第四子初始金属层1910的材料和第五子初始金属层1920的材料形成的共晶合金的熔融温度小于400℃即可。
示例性的，第五子初始金属层1920采用揭开-剥离(lift-off)工艺形成。例如，首先使用光刻胶在第四子初始金属层1910上形成倒梯形的阵列排布的凸起结构，然后蒸镀形成第五子初始金属层1920的材料(In或Sn)，形成第二类金属凸点192a的第五子初始金属层1920。
S132：如图12所示，在临时衬底20的一侧形成图案化的第六子初始金属层1930。
示例性的，通过沉积工艺在临时衬底20的一侧沉积整层的第六子初始金属层1930的材料，采用光刻工艺形成图案化的第六子初始金属层1930。第六子初始金属层1930的材料可以采用Au(金)、Ag(银)、Pb(铅)、Sn(锡)和Cu(铜)中的任一种。并且，第六子初始金属层1930的材料可以与第四子初始金属层1910的材料相同。
S133：如图12所示，键合第四子初始金属层1910、第五子初始金属层1920和第六子初始金属层1930，形成第二键合层19。
如图10所示，第二键合层19包括层叠设置的第四子金属层191、第五子金属层192和第六子金属层193，第五子金属层192为连接第四子金属层191和第六子金属层193的共晶合金层。从而达到将临时衬底20连接至初始芯片晶圆单元110的目的。
示例性的，通过固液互扩散键合技术实现第二键合层19包括第四子金属层191、第五子金属层192和第六子金属层193的键合，关于固液互扩散键合技术的介绍见上述内容，此处不再赘述。
示例性的，如图10所示，第二键合层19包括第一键合部19a、第二键合部、第三键合部和第四键合部19d。公共阴极层17的阴极金属17a包括第四键合部19d。即第二键合层19位于图9a所示的负极区域S17的部分为第四键合部19d。
结合图9a、图9b和图10所示，第一键合部19a的第四子金属层191填充第一过孔H1与第一反射部123a连接，第二键合部的第四子金属层191填充第二过孔H2与第二反射部123b连接，第三键合部的第四子金属层填充191第三过孔H3与第三反射部123c连接，第四键合部19d的第四子金属层191 填充第四过孔H4与初始n型氮化镓层160连接。其中，第一过孔H1、第二过孔H2、第三过孔H3和第四过孔H4、及第一反射部123a、第二反射部123b和第三反射部123c的位置参照图9b所示。
示例性的，如图10所示，第二键合层19的厚度d1范围为3μm～6μm。例如，第二键合层19的厚度d1为3μm、4μm、5μm或6μm等，此处并不设限。
通过第二键合层19形成设置有临时衬底20的初始芯片晶圆单元110后，进行以下步骤。
S104：去除第二衬底14。去除第二衬底14后的一个初始芯片晶圆单元110的结构如图13所示。
示例性的，采用防酸膜或蜡封的方式保护临时衬底20，将初始芯片晶圆单元110放置在氢氟酸(HF)刻蚀槽中，通过刻蚀去除第二衬底14。
S105：去除初始氮化镓缓冲层150，形成图案化的n型氮化镓层16和第一绝缘层18，结构如图14a所示。
示例性的，通过光刻工艺图案化初始n型氮化镓层160，形成图案化的n型氮化镓层16。通过光刻工艺图案化初步第一绝缘层18a，形成图案化的第一绝缘层18。
示例性的，如图14b所示，n型氮化镓层16包括第一n型氮化镓16a、第二n型氮化镓16b、第三n型氮化镓16c和第四n型氮化镓16d。第一n型氮化镓16a与第一子像素发光功能层12a对应设置，第二n型氮化镓16b与第二子像素发光功能层12b对应设置，第三n型氮化镓16c与第三子像素发光功能层12c对应设置，第四n型氮化镓16d与公共阴极层17对应设置。其中，图14a为图14b沿BB截面线得到的截面图。
S106：如图15a所示，在n型氮化镓层16远离临时衬底20的一侧形成图案化的第一初始子金属层1310和第二初始子金属层1320。
第一初始子金属层1310和第二初始子金属层1320用于形成键合芯片晶圆单元11和色转换层基板单元21的第一键合层13，具体参见后续内容介绍。
示例性的，通过沉积工艺在n型氮化镓层16远离临时衬底20的一侧沉积整层的用于形成第一初始子金属层1310的材料，采用光刻工艺形成图案化的第一初始子金属层1310。第一初始子金属层1310的材料可以采用Au(金)、Ag(银)、Pb(铅)和Sn(锡)中的任一种。
如图15b所示，图案化的第一初始子金属层1310包括第一区13a、第二区13b、第三区13c和第四区13d，第一区13a、第二区13b、第三区13c和第 四区13d分离设置。第一子像素发光功能层12a位于第一发光区F1内，第一区13a与第一发光区F1对应设置；第二子像素发光功能层12b位于第二发光区F2内，第二区13b与第二发光区F2对应设置；第三子像素发光功能层12c位于第三发光区F3内，第三区13c与第三发光区F3对应设置；公共阴极层17位于负极区域S17内，第四区13d与负极区域S17对应设置。其中，图15a为图15b沿CC截面线得到的截面图。
第一初始子金属层1310的第一区13a包括第一子开口区K11、第二区13b包括第二子开口区K21、第三区13c包括第三子开口区K31。
示例性的，第二初始子金属层1320包括多个第一类金属凸点132a，第一类金属凸点132a的结构可以为圆柱形或圆锥形。
第二初始子金属层1320的材料可以为In(铟)，Au(金)和In(铟)形成共晶合金的温度为160℃，Ag(银)和In(铟)形成共晶合金的温度为180℃，Pb(铅)和In(铟)形成共晶合金的温度为200℃，Sn(锡)和In(铟)形成共晶合金的温度为120℃。
需要说明的是，上述内容并不是对第二初始子金属层1320材料的限制，第一初始子金属层1310和第二初始子金属层1320形成共晶合金层时，需要形成的共晶合金的熔融温度小于240℃，如果共晶合金层的熔融温度过高，会对色转换层基板单元21中的色转换层22造成破坏。
示例性的，第二初始子金属层1320的形成工艺可以参照上述第五子初始金属层1920的形成工艺，此处不再赘述。
S107：如图16a所示，将n型氮化镓层16表面进行粗化，形成初始芯片晶圆单元110。
示例性的，使用70℃～80℃的强碱使得n型氮化镓层16表面粗化，在暴露的n型氮化镓层16表面形成多个第二类微凸起结构16t。第二类微凸起结构16t可以使得光线易于出射，提高芯片结构10的出光效率。
如图16b所示，第一初始子金属层1310的第一区13a包括第一子开口区K11、第二区13b包括第二子开口区K21、第三区13c包括第三子开口区K31，第一子开口区K11暴露出来的第一n型氮化镓16a、第二子开口区K21暴露出来的第二n型氮化镓16b及第三子开口区K31暴露出来的第三n型氮化镓16c的表面由于强碱的作用，形成多个第二类微凸起结构16t。其中，图16a为图16b沿DD截面线得到的截面图。
其中，n型氮化镓层16对应第一子像素发光功能层12a、第二子像素发光功能层12b和第三子像素发光功能层12c的区域为第三区域S3，第三区域 S3也就是n型氮化镓层16在此步骤中暴露出来对应第一子开口区K11、第二子开口区K21和第三子开口区K31的区域。
在初始芯片晶圆单元110制备过程中，是同步形成包括多个阵列排布的初始芯片晶圆单元110的大板，对大板进行切割，例如进行异形切割，形成多个第一初始晶片A，如图2所示，第一初始晶片A为圆形，第一初始晶片A包括多个初始芯片晶圆单元110。示例性的，第一初始晶片A的尺寸为4寸或者6寸。
以下介绍初始色转换层基板单元210的制备步骤，如图17所示，包括步骤R201～R205。
R201：如图18a所示，在第一衬底31上形成黑矩阵层23、彩膜层24和限定坝层25。
示例性的，第一衬底31可以为玻璃衬底。
示例性的，采用涂覆、曝光、显影、后烘等方式形成黑矩阵层23，以及由黑矩阵层23限定的多个彩膜层24。例如，如图18b所示，多个彩膜层24包括第一滤光膜241、第二滤光膜242和第三滤光膜243。例如，第一滤光膜241为红色滤光膜，第二滤光膜242为蓝色滤光膜，第三滤光膜243为绿色滤光膜。其中，图18a为图18b沿EE截面线得到的截面图。
示例性的，如图18a所示，在黑矩阵层23远离第一衬底31的一侧采用涂覆、曝光、显影、后烘等方式形成限定坝层25，限定坝层25上限定有多个开口区K。例如，如图18b所示，多个开口区K包括第四开口区K4，第五开口区K5和第六开口区K6。
R202：如图19a所示，形成色转换层22。
示例性的，如图19b所示，在第四开口区K4、第五开口区K5和第六开口区K6采用涂覆、曝光、显影、后烘等方式或喷墨打印的方式制作色转换层22。其中，第四开口区K4内形成第一量子点转换部22a，第一量子点转换部22a采用红色量子点发光材料；第五开口区K5内形成散射粒子部22b，设置散射粒子；第六开口区K6内形成第三量子点转换部22c，第三量子点转换部22c采用绿色量子点发光材料。其中，图19a为图19b沿FF截面线得到的截面图。
并且，结合图4和图19b所示，第四开口区K4在色转换层基板单元2的正投影覆盖第一子像素发光功能层12a在色转换层基板单元2上的正投影。
同理，第五开口区K5在色转换层基板单元2的正投影覆盖第二子像素发光功能层12b在色转换层基板单元2上的正投影，第六开口区K6在色转换层 基板单元2的正投影覆盖第三子像素发光功能层12c在色转换层基板单元2上的正投影。这样设置可以提高芯片结构10的出光效果。
R203：如图20所示，形成无机封装层26。
示例性的，采用CVD(化学气相沉积)方式在色转换层22远离第一衬底31的一侧沉积无机封装层26，无机封装层26覆盖色转换层22和限定坝层25。
R204：如图21a所示，在无机封装层26远离第一衬底31的一侧形成图案化的第三初始子金属层1330。
示例性的，通过沉积工艺在无机封装层26远离第一衬底31的一侧沉积整层的用于形成第三初始子金属层1330的材料，采用光刻工艺形成图案化的第三初始子金属层1330。第三初始子金属层1330的材料可以采用Au(金)、Ag(银)、Pb(铅)和Sn(锡)中的任一种。第三初始子金属层1330的材料可以与第一初始子金属层1310的材料相同。
如图21b所示，图案化的第三初始子金属层1330设置有多个开口区K。例如，如图21b所示，多个开口区K包括第四子开口区K14，第五子开口区K25和第六子开口区K36。第四子开口区K14与第一量子点转换部22a对应设置，第五子开口区K25与散射粒子部22b对应设置，第六子开口区K36与第三量子点转换部22c对应设置。其中，图21a为图21b沿GG截面线得到的截面图。
R205：如图22a所示，制作聚光层27，形成初始色转换层基板单元210。
示例性的，如图22b所示，聚光层27包括与第一量子点转换部22a对应的第一聚光部27a，与散射粒子部22b对应的第二聚光部27b，以及与第三量子点转换部22c对应的第三聚光部27c。其中，图22a为图22b沿HH截面线得到的截面图。
聚光层27的材料采用丙烯酸酯类或者环氧类材料，聚光层27具有聚光的作用，可以提高芯片结构10的出光效果。
在初始色转换层基板单元210制备的过程中，是同步形成包括多个阵列排布的初始色转换层基板单元210的大板。对大板进行切割，例如进行异形切割，形成多个第二初始晶片B，如图3所示，第二初始晶片B为圆形，第二初始晶片B包括多个初始色转换层基板单元210。第二初始晶片B与第一初始晶片A尺寸相同。
以下介绍由第一初始晶片A和第二初始晶片B对盒，最终形成单个芯片结构10的步骤。如图23所示，包括步骤M301～M306。需要说明的是，以下均以一个芯片结构10的形成为例表示。
M301：如图24和图25所示，通过金属晶圆键合技术键合初始芯片晶圆单元110和初始色转换层基板单元210。键合后的初始色转换层基板单元210形成色转换层基板单元21。
其中，如图24所示，初始芯片晶圆单元110和初始色转换层基板单元210相键合。第一量子点转换部22a与第一子像素发光功能层12a位置对应，散射粒子部22b与第二子像素发光功能层12b位置对应，第三量子点转换部22c与第三子像素发光功能层12c位置对应。
在形成第一键合层13的过程中，第一类金属凸点132a会变成液态，采用金属凸点的结构形成的第二子初始金属层1320在融化成液态时，不会进入发光区域，发光区域包括第一发光区F1、第二发光区F2和第三发光区F3，从而避免第一键合层13影响发光。
示例性的，如图25所示，形成的第一键合层13包括层叠设置的第一子金属层131、第二子金属层132和第三子金属层133。第一键合层13的最大厚度的厚度d2范围为3μm～6μm。例如，第一键合层13的厚度d2为3μm、4μm、5μm或6μm等，此处并不设限。
需要说明的是，如图25所示，当第一键合层13包括第一子金属层131、第二子金属层132和第三子金属层133三层时，由于第一子金属层131、第二子金属层132和第三子金属层133具有图案，因此第一键合层13在各位置处的厚度并不相等，例如在图25中的T区域，第一键合层13仅包括第三子金属层133，本公开中提到的第一键合层13的最大厚度的厚度d2是指，第一键合层13所包括的三个子金属层堆叠位置处的厚度。
示例性的，如图24和图25所示，远离第二初始子金属层1320的第三初始子金属层1330形成第三子金属层133，远离第二初始子金属层1320的第一初始子金属层1310形成第一子金属层131。第三子金属层133比第一子金属层131靠近色转换层基板单元21。也就是说，第一子金属层131比第三子金属层133靠近子像素发光功能层12的出光侧G。
靠近第二初始子金属层1320的第三初始子金属层1330、第二初始子金属层1320以及靠近第二初始子金属层1320的第一初始子金属层1310形成第二子金属层132，第二子金属层132设置为连接第一子金属层131和第三子金属层133的共晶合金层。
在一些示例中，如图25所示，第一键合层13包括与第一子像素发光功能层12a对应的第一开口区K1、与第二子像素发光功能层12b(图中未示出) 对应的第二开口区和与第三子像素发光功能层12c(图中未示出)对应的第三开口区(图中未示出)。
其中，如图15b、图21b和图25所示，第一初始子金属层1310形成第一键合层13后，第一初始子金属层1310的第一子开口区K11、第二子开口区K21和第三子开口区K31分别对应成为第一子金属层131的第一子开口区K11、第二子开口区K21和第三子开口区K31；第三初始子金属层1330形成第一键合层13后，第三初始子金属层1330的第四子开口区K14、第五子开口区K25和第六子开口区K36，分别对应成为第三子金属层133的第四子开口区K14、第五子开口区K25和第六子开口区K36。第二初始子金属层1320与第一初始子金属层1310、第三初始子金属层1330形成共晶合金，在此过程中，第二初始子金属层1320对第一初始子金属层1310和第三初始子金属层1330的开口区没有影响。
也就是说，第一初始子金属层1310、第二初始子金属层1320和第三初始子金属层1330在形成第一键合层13后，第一子开口区K11和第四子开口区K14叠设形成第一键合层13的第一开口区K1，第二子开口区K21和第五子开口区K25叠设形成第一键合层13第二开口区，第三子开口区K31和第六子开口区K36叠设形成第一键合层13第三开口区。
M302：去除临时衬底20，结构如图26所示。
示例性的，通过防酸膜保护第一衬底31，将临时衬底20放入氢氟酸(HF)刻蚀槽进行部分刻蚀，然后采用干刻工艺去掉剩余的临时衬底20。
M303：如图27所示，形成第二绝缘层40，第二绝缘层40上设置有多个过孔。
示例性的，第二绝缘层40上的过孔包括第五过孔401、第六过孔、第七过孔和第八过孔404，第五过孔401与第一子像素发光功能层12a对应设置，第六过孔与第二子像素发光功能层12b对应设置，第七过孔与第三子像素发光功能层12c对应设置，第八过孔404与公共阴极层17对应设置。
M304：如图28所示，形成电极，其中，电极包括第一阳极124a、第二阳极、第三阳极和阴极电极17b。
其中，第一阳极124a、第二阳极和第三阳极称为阳极电极。
示例性的，通过构图工艺形成电极。其中，第一阳极124a与第一子像素发光功能层12a对应设置，第二阳极与第二子像素发光功能层12b对应设置，第三阳极与第三子像素发光功能层12c，阴极电极17b和阴极金属17a形成公共阴极层17。
M305：减薄第一衬底31。
示例性的，将第一衬底31的厚度减薄至60μm～200μm。减薄第一衬底31后形成的芯片结构10的形状接近正方体，使得芯片结构10放置更稳固，而且有利于后续工序的使用。在芯片结构10制备的过程中使用较厚的第一衬底31有利于芯片结构10的加工。
示例性的，通过在第一衬底31第一侧贴防酸膜，然后将第一衬底31的第二侧进行减薄，其中，多个子像素发光功能层12设置于在第一衬底31的第一侧。
M306：切割，得到单个芯片结构10。
在一些示例中，如图4所示，芯片晶圆单元11的第一子像素发光功能层12a包括沿第一方向X层叠设置的第一量子阱121a、第一p型氮化镓122a、第一反射部123a、第一键合部19a和第一阳极124a；第二子像素发光功能层12b(图中未示出)包括沿第一方向X层叠设置的第二量子阱、第二p型氮化镓、第二反射部123b、第二键合部和第二阳极；第三子像素发光功能层12c(图中未示出)包括沿第一方向X层叠设置的第三量子阱、第三p型氮化镓、第三反射部123c、第三键合部和第三阳极。公共阴极层17包括沿第一方向X层叠设置的阴极金属17a和阴极电极17b。其中，第一方向X为由色转换层基板单元2指向芯片晶圆单元1的方向。
第三子金属层133为连通第一n型氮化镓16a、第二n型氮化镓16b、第三n型氮化镓16c和第四n型氮化镓16d的导电层。也就是说，第三子金属层133具有连通第一子像素发光功能层12a、第二子像素发光功能层12b、第三子像素发光功能层12c和公共阴极层17的作用。
本实施例形成的芯片结构10的红光外量子效率提高至10％～20％。本实施例的芯片结构10通过第一键合层13的金属晶圆键合作用连接芯片晶圆单元11和色转换层基板单元21，第一键合层13采用金属材料，金属材料具有较高的折射率，可以防止子像素发光功能层12出射的光出现漏光和串色的作用，提高芯片结构10的出光效果。
以下介绍芯片结构10的制备方法的第二种实施例，根据该实施例形成的芯片结构10为图5所示的芯片结构10。
实施例2
如图29所示为初始芯片晶元单元110的制备步骤，包括T101～T107。
T101：如图8和图9a所示，在第二衬底14的一侧依次形成初始氮化镓缓冲层150、初始n型氮化镓层160、初始量子阱层1210和初始P型氮化镓 层1220，并图案化初始量子阱层1210和初始P型氮化镓层1220，形成初始芯片晶圆单元110的量子阱层121和P型氮化镓层122。
具体步骤可以参见步骤S101，此处不再赘述。
T102：如图9a和图9b所示，形成初步第一绝缘层18a，初步第一绝缘层18a上设置有多个过孔H。
具体步骤可以参见步骤S102，此处不再赘述。
T103：如图10所示，形成第二键合层19。
具体步骤可以参见步骤S103，此处不再赘述。
T104：去除第二衬底14。去除第二衬底14后的一个初始芯片晶圆单元110的结构如图13所示。
具体步骤可以参见步骤S104，此处不再赘述。
T105：如图30所示，形成图案化的氮化镓缓冲层15、n型氮化镓层16和第一绝缘层18。
示例性的，通过光刻工艺处理初始氮化镓缓冲层150、初始n型氮化镓层160、初步第一绝缘层18a形成图案化的氮化镓缓冲层15、n型氮化镓层16和第一绝缘层18。
T106：如图31a所示，在氮化镓缓冲层15远离临时衬底20的一侧形成图案化的第一初始子金属层1310和第二初始子金属层1320。
关于第一初始子金属层1310和第二初始子金属层1320的形成步骤可以参见步骤S106所述，此处不再赘述。
示例性的，如图31b所示，叠设的氮化镓缓冲层15和n型氮化镓层16栅该设置有第一子开口区K11、第二子开口区K21和第三子开口区K31。第一子开口区K11与第一子像素发光功能层12a对应设置，第二子开口区K21与第二子像素发光功能层12b对应设置，第三子开口区K31与第三子像素发光功能层12c对应设置。其中，图31a为图31b沿II截面线得到的截面图。
T107：如图32所示，将氮化镓缓冲层15表面进行粗化，形成初始芯片晶圆单元110。
示例性的，使用70℃～80℃的强碱使得氮化镓缓冲层15表面粗化，在暴露的氮化镓缓冲层15表面形成多个第一类微凸起结构15t。第一类微凸起结构15t可以使得光线易于出射，提高芯片结构10的出光效率。
其中，氮化镓缓冲层15对应第一子像素发光功能层12a、第二子像素发光功能层12b和第三子像素发光功能层12c的区域为第一区域S1，第一区域S1的表面也就是氮化镓缓冲层15在此步骤中暴露出来对应第一子开口区 K11、第二子开口区K21和第三子开口区K31的区域的表面。第一区域S1的表面均形成了多个第一类微凸起结构15t。氮化镓缓冲层15除去第一区域S1的剩余部分为第二区域S2，第一初始子金属层1310形成在氮化镓缓冲层15第二区域S2的表面。
初始色转换层基板单元210的制备步骤可以参见上述步骤R201～R205。此处不再赘述。
通过对盒工艺形成单个芯片结构10的，可以参见步骤M301～M306，此处不在赘述。
本实施例形成的芯片结构10如图5所示，芯片晶圆单元10还包括沿第二方向层叠设置的n型氮化镓层16和氮化镓缓冲层15，第二方向为由芯片晶圆单元11指向色转换层基板单元21的方向，可以理解的是，第二方向与出光侧G指向的方向平行。
如图5所示，n型氮化镓层16与第一量子阱121a、第二量子阱、第三量子阱及阴极金属17a连接，也就是说，n型氮化镓层16具有连通第一子像素发光功能层12a、第二子像素发光功能层12b、第三子像素发光功能层12c和公共阴极层17的作用。
本实施例形成的芯片结构10的红光外量子效率提高至10％～20％。本实施例的芯片结构10通过第一键合层13的金属晶圆键合作用连接芯片晶圆单元11和色转换层基板单元21，第一键合层13采用金属材料，金属材料具有较高的折射率，可以防止子像素发光功能层12出射的光出现漏光和串色的作用，提高芯片结构10的出光效果。并且，本实施例第一键合层13仅具有连接作用，采用n型氮化镓层16作为连通第一子像素发光功能层12a、第二子像素发光功能层12b、第三子像素发光功能层12c和公共阴极层17的导电层，可以减小电阻。
以下介绍芯片结构10的制备方法的第三种实施例，根据该实施例形成的芯片结构10为图6a所示的芯片结构10。
实施例3
如图33所示为初始芯片晶元单元110的制备步骤，包括N101～N109。
N101:如图8和图9a所示，在第二衬底14的一侧依次形成初始氮化镓缓冲层150、初始n型氮化镓层160、初始量子阱层1210和初始P型氮化镓层1220，并图案化初始量子阱层1210和初始P型氮化镓层1220，形成初始芯片晶圆单元110的量子阱层121和P型氮化镓层122。
具体步骤可以参见步骤S101，此处不再赘述。
N102:如图34所示，形成阴极金属17a。
示例性的，通过光刻防水制作图案化光刻胶，蒸镀形成阴极金属17a的材料，并图案化形成阴极金属17a。
示例性的，阴极金属17a的材料可以为钛、铝、镍和金中的任一种。
N103:如图35所示，形成初步第二绝缘层40a，初步第二绝缘层40a上设置有多个过孔。
具体步骤可以参见步骤M303的内容，此处不再赘述。
N104:如图36所示，形成电极，其中，电极包括第一阳极124a、第二阳极、第三阳极和阴极电极17b。
具体步骤可以参见步骤M304的内容，此处不再赘述。
N105:如图37所示，在电极远离第二衬底14的一侧键合临时衬底20。
示例性的，采用临时键合胶键合临时衬底20，临时键合胶可以采用丙烯酸酯类热塑性胶。
N106:如图38所示，去除第二衬底14。
具体步骤可以参见步骤S104，此处不再赘述。
N107:如图39所示，形成图案化的氮化镓缓冲层15、n型氮化镓层16和第二绝缘层40。
示例性的，通过光刻工艺处理初始氮化镓缓冲层150、初始n型氮化镓层160、初步第二绝缘层40a形成图案化的氮化镓缓冲层15、n型氮化镓层16和第二绝缘层40。
N108:如图40所示，在氮化镓缓冲层15远离临时衬底20的一侧形成图案化的第一初始子金属层1310和第二初始子金属层1320。
具体步骤可以参见步骤T106，此处不再赘述。
N109:如图41所示，将氮化镓缓冲层15表面进行粗化，形成初始芯片晶圆单元110。
具体步骤可以参见步骤T107，此处不再赘述。
初始色转换层基板单元210的制备步骤可以参见上述步骤R201～R205。此处不再赘述。
由上述步骤制备的初始芯片晶圆单元110和初始色转换层基板单元210形成芯片结构10的步骤，如图42所示，包括V301～V304。
V301：如图43所示，通过金属晶圆键合技术键合初始芯片晶圆单元110和初始色转换层基板单元210。
具体步骤可以参见步骤M301，此处不再赘述。
V302：去除临时衬底20。
示例性的，通过紫外激光照射，使得临时衬底20上的临时键合胶解键合，去除临时衬底20和临时键合胶。
V303：减薄第一衬底31。
具体步骤可以参见步骤M305，此处不再赘述。
V304：切割，得到芯片结构10。
具体步骤可以参见步骤M306，此处不再赘述。
本实施例形成的芯片结构10的红光外量子效率提高至10％～20％。本实施例的芯片结构10通过第一键合层13的金属晶圆键合作用连接芯片晶圆单元11和色转换层基板单元21，第一键合层13采用金属材料，金属材料具有较高的折射率，可以防止子像素发光功能层12出射的光出现漏光和串色的作用，提高芯片结构10的出光效果。并且，本实施例第一键合层13仅具有连接作用，采用n型氮化镓层16作为连通第一子像素发光功能层12a、第二子像素发光功能层12b、第三子像素发光功能层12c和公共阴极层17的导电层，采用钛、铝、镍和金中的任一种材料作为公共阴极层17的阴极金属17a，可以减小电阻。
在一些实施例中，如图6b所示，第一键合层13包括层叠设置的第一子键合层135和第二子键合层136。
示例性的，第一子键合层135和第二子键合层136的材料为氧化铟锌。
示例性的，第一子键合层135和第二子键合层136形成的第一键合层13的厚度d3范围为200nm～1200nm，例如，第一键合层13的厚度d3为200nm、400nm、600nm、800nm或1200nm等，此处并不设限。
本公开的一些实施例还提供一种显示基板100，如图1所示，显示基板100包括如上任一项实施例所述的多个芯片结构10。
在一些实施例中，显示基板100包括驱动背板，驱动背板包括线路层，多个芯片结构10设置于驱动背板上，线路层中例如包括多个焊盘组，每个焊盘组包括分离设置的多个焊盘，每个芯片结构10的阴极电极17b、第一阳极124a、第二阳极和第三阳极分别与多个焊盘中的一个焊盘对应电连接。
示例性地，多个芯片结构10通过巨量转移技术转移至驱动背板上。
本公开的一些实施例还提供一种显示装置1000，如图44所示，包括如上所述的所述的显示基板100。
示例性的，本公开实施例所提供的显示装置可以是显示不论运动(例如， 视频)还是固定(例如，静止图像)的且不论文字还是图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (28)

  1. 一种芯片结构，包括：芯片晶圆单元和设置于所述芯片晶圆单元出光侧的色转换层基板单元；其中，所述芯片晶圆单元包括多个子像素发光功能层；所述色转换层基板单元包括设置于所述芯片晶圆单元出光侧的色转换层；
    所述芯片晶圆单元还包括：第一键合层，设置于所述子像素发光功能层和所述色转换层之间，用于键合所述芯片晶圆单元和所述色转换层基板单元。
  2. 根据权利要求1所述的芯片结构，其中，所述第一键合层包括层叠设置的第一子金属层、第二子金属层和第三子金属层；
    所述第三子金属层比所述第一子金属层靠近所述色转换层基板单元，所述第二子金属层设置为连接所述第一子金属层和所述第三子金属层的共晶合金层；
    或，所述第一键合层包括层叠设置的第一子键合层和第二子键合层。
  3. 根据权利要求2所述的芯片结构，其中，所述第一子键合层和所述第二子键合层的材料为氧化铟锌。
  4. 根据权利要求2或3所述的芯片结构，其中，所述芯片晶圆单元包括第一子像素发光功能层、第二子像素发光功能层和第三子像素发光功能层；
    所述第一键合层包括与所述第一子像素发光功能层对应的第一开口区、与所述第二子像素发光功能层对应的第二开口区和与所述第三子像素发光功能层对应的第三开口区。
  5. 根据权利要求4所述的芯片结构，其中，所述芯片晶圆单元还包括公共阴极层；
    所述第一子像素发光功能层包括沿第一方向层叠设置的第一量子阱、第一p型氮化镓和第一阳极；
    所述第二子像素发光功能层包括沿第一方向层叠设置的第二量子阱、第二p型氮化镓和第二阳极；
    所述第三子像素发光功能层包括沿第一方向层叠设置的第三量子阱、第三p型氮化镓和第三阳极；
    所述公共阴极层包括沿第一方向层叠设置的阴极金属和阴极电极；
    其中，所述第一方向为由所述色转换层基板单元指向所述芯片晶圆单元的方向。
  6. 根据权利要求5所述的芯片结构，其中，所述公共阴极层的阴极金属材料包括钛、铝、镍和金中的任一种。
  7. 根据权利要求5所述的芯片结构，其中，所述芯片晶圆单元还包括第二键合层，所述第二键合层包括第一键合部、第二键合部、第三键合部和第 四键合部；
    所述第一键合部叠设于所述第一p型氮化镓和所述第一阳极之间；
    所述第二键合部叠设于所述第二p型氮化镓和所述第二阳极之间；
    所述第三键合部叠设于所述第三p型氮化镓和所述第三阳极之间；
    所述公共阴极层的阴极金属包括所述第四键合部。
  8. 根据权利要求7所述的芯片结构，其中，所述第二键合层包括层叠设置的第四子金属层、第五子金属层和第六子金属层；
    所述第六子金属层比所述第四子金属层远离所述色转换层基板，所述第五子金属层设置为连接所述第六子金属层和所述第四子金属层的共晶合金层。
  9. 根据权利要求1～8任一项所述的芯片结构，其中，所述芯片晶圆单元还包括第二键合层；
    所述第一键合层包括层叠设置的第一子金属层、第二子金属层和第三子金属层，所述第一键合层的最大厚度的厚度范围，等于所述第二键合层的厚度范围；
    或者，所述第一键合层包括层叠设置的第一子键合层和第二子键合层，所述第一键合层的厚度范围，小于所述第二键合层的厚度范围。
  10. 根据权利要求9所述的芯片结构，其中，
    所述第一键合层包括层叠设置的第一子金属层、第二子金属层和第三子金属层，所述第一键合层的最大厚度的厚度范围为3μm～6μm；或者，
    所述第一键合层包括层叠设置的第一子键合层和第二子键合层，所述第一键合层的厚度范围为200nm～1200nm；
    所述第二键合层的厚度范围为3μm～6μm。
  11. 根据权利要求1～10任一项所述的芯片结构，其中，所述第一键合层包括层叠设置的第一子金属层、第二子金属层和第三子金属层；
    所述第二子金属层为熔融温度小于240℃的共晶合金层。
  12. 根据权利要求6～10任一项所述的芯片结构，其中，所述芯片晶圆单元还包括沿第二方向层叠设置的n型氮化镓导电层和氮化镓缓冲层，所述第二方向为由所述芯片晶圆单元指向所述色转换层基板单元的方向；
    所述n型氮化镓导电层与所述第一量子阱、所述第二量子阱、所述第三量子阱及所述阴极金属连接；
    所述氮化镓缓冲层对应所述第一子像素发光功能层、所述第二子像素发光功能层和所述第三子像素发光功能层的区域为第一区域，所述第一区域朝 向所述色转换层基板的一侧设置有多个第一类微凸起结构；所述氮化镓缓冲层不包括所述第一区域的部分为第二区域，所述第一键合层位于所述第二区域的所述氮化镓缓冲层朝向所述色转换层基板的一侧。
  13. 根据权利要求7或8所述的芯片结构，其中，所述芯片晶圆单元还包括n型氮化镓导电层，所述n型氮化镓导电层包括第一n型氮化镓、第二n型氮化镓、第三n型氮化镓和第四n型氮化镓；
    所述第一n型氮化镓叠设于所述第一量子阱远离所述第一p型氮化镓的一侧；
    所述第二n型氮化镓叠设于所述第二量子阱远离所述第二p型氮化镓的一侧；
    所述第三n型氮化镓叠设于所述第三量子阱远离所述第三p型氮化镓的一侧；
    所述第四n型氮化镓叠设于所述第四键合区朝向所述色转换层基板的一侧；
    所述第一键合层设置于所述n型氮化镓导电层朝向所述色转换层基板单元的一侧。
  14. 根据权利要求13所述的芯片结构，其中，层叠设置的所述第一子金属层和所述第二子金属层包括设置有所述第一开口区的第一区、设置有所述第二开口区的第二区、设置有所述第三开口区的第三区和覆盖所述公共阴极层的第四区；
    所述第三子金属层覆盖所述第一区、所述第二区、所述第三区及所述第四区的所述第二子金属层，且所述第三子金属层被配置为连通所述第一n型氮化镓、所述第二n型氮化镓、所述第三n型氮化镓和所述第四n型氮化镓的导电层。
  15. 根据权利要求13或14所述的芯片结构，其中，所述n型氮化镓导电层对应所述第一子像素发光功能层、所述第二子像素发光功能层和所述第三子像素发光功能层的区域为第三区域，所述第三区域朝向所述色转换层基板单元的一侧设置有多个第二类微凸起结构。
  16. 根据权利要求5～8和12～15任一项所述的芯片结构，其中，所述芯片晶圆单元还包括反射金属层，所述反射金属层包括第一反射部、第二反射部和第三反射部；
    所述第一反射部叠设于所述第一p型氮化镓和所述第一阳极之间；
    所述第二反射部叠设于所述第二p型氮化镓和所述第二阳极之间；
    所述第三反射部叠设于所述第三p型氮化镓和所述第三阳极之间。
  17. 根据权利要求16所述的芯片结构，其中，所述芯片晶圆单元包括第二键合层，所述第二键合层包括第一键合部、第二键合部、第三键合部和第四键合部；
    所述第一反射部叠设于所述第一键合部朝向所述色转换层基板单元的一侧；
    所述第二反射部叠设于所述第二键合部朝向所述色转换层基板单元的一侧；
    所述第三反射部叠设于所述第三键合部朝向所述色转换层基板单元的一侧。
  18. 根据权利要求17所述的芯片结构，其中，所述第二键合层朝向所述色转换层基板单元的一侧设置有绝缘层，所述绝缘层上设置有第一过孔、第二过孔、第三过孔和第四过孔；
    所述第一键合部的第四子金属层填充所述第一过孔与所述第一反射部连接；
    所述第二键合部的第四子金属层填充所述第二过孔与所述第二反射部连接；
    所述第三键合部的第四子金属层填充所述第三过孔与所述第三反射部连接；
    所述第四键合部的第四子金属层填充所述第四过孔与所述n型氮化镓导电层连接。
  19. 根据权利要求1～18任一项所述的芯片结构，其中，所述芯片晶圆单元包括第一子像素发光功能层、第二子像素发光功能层和第三子像素发光功能层；
    所述色转换层包括限定坝层，以及由所述限定坝层限定的第四开口区、第五开口区和第六开口区；
    所述第四开口区设置有与所述第一子像素发光功能层对应的第一量子点转换部；
    所述第五开口区设置有与所述第二子像素发光功能层对应的散射粒子部；
    所述第六开口区设置有与所述第三子像素发光功能层对应的散射粒子部。
  20. 根据权利要求19所述的芯片结构，其中，
    所述第四开口区在所述色转换层基板单元的正投影覆盖所述第一子像素发光功能层在所述色转换层基板单元上的正投影；
    所述第五开口区在所述色转换层基板单元的正投影覆盖所述第二子像素发光功能层在所述色转换层基板单元上的正投影；
    所述第六开口区在所述色转换层基板单元的正投影覆盖所述第三子像素发光功能层在所述色转换层基板单元上的正投影。
  21. 根据权利要求19或20所述的芯片结构，其中，所述色转换层基板单元还包括聚光层，所述聚光层设置于所述色转换层靠近所述芯片晶圆单元的一侧；
    所述聚光层包括与所述第一量子点转换部对应的第一聚光部，与所述散射粒子部对应的第二聚光部，以及与所述第三量子点转换部对应的第三聚光部。
  22. 根据权利要求19～21任一项所述的芯片结构，其中，所述色转换层基板单元还包括衬底和彩膜层，所述衬底、所述彩膜层和所述色转换层沿第二方向层叠设置，所述第二方向为由所述芯片晶圆单元指向所述色转换层基板单元的方向；
    所述彩膜层包括黑矩阵，以及由所述黑矩阵限定的与第一量子点转换部对应的第一滤光膜、与散射粒子部对应的第二滤光膜和与散射粒子部对应的第三滤光膜。
  23. 一种显示基板，包括如权利要求1～22任一项所述的芯片结构。
  24. 一种芯片制备方法，包括：
    形成初始芯片晶圆单元，所述初始芯片晶圆单元包括层叠设置的临时衬底、多个子像素发光功能层、第一初始子金属层和第二初始子金属层，其中，所述第二初始子金属层包括多个第一类金属凸点；
    形成色转换层基板单元，所述色转换层基板单元包括层叠设置的色转换层和第一衬底；
    在所述色转换层远离所述第一衬底的一侧形成第三初始子金属层；
    键合所述第一初始子金属层、第二初始子金属层和所述第三初始子金属层，形成第一键合层；其中，所述第一键合层包括第一子金属层、第二子金属层和第三子金属层，所述第二子金属层为连接所述第一子金属层和所述第三子金属层的共晶合金层；
    剥离所述临时衬底，形成芯片晶圆单元，所述芯片晶圆单元和所述色转换层基板单元由所述第一键合层连接。
  25. 根据权利要求24所述的芯片制备方法，其中，所述形成初始芯片晶圆单元的步骤包括：
    提供第二衬底；
    在所述第二衬底的一侧形成所述初始芯片晶圆单元，所述初始芯片晶圆单元包括多个初始子像素发光功能层和初始公共阴极层；
    在所述初始芯片晶圆单元的所述多个初始子像素发光功能层和所述初始公共阴极层远离所述第二衬底的一侧形成所述临时衬底；
    剥离所述第二衬底。
  26. 根据权利要求25所述的芯片制备方法，其中，所述在所述第二衬底的一侧形成所述初始芯片晶圆单元，所述初始芯片晶圆单元包括多个初始子像素发光功能层和初始公共阴极层，在所述初始芯片晶圆单元的所述多个初始子像素发光功能层和所述初始公共阴极层远离所述第二衬底的一侧形成所述临时衬底的步骤包括：
    在所述第二衬底的一侧依次形成氮化镓缓冲层、n型氮化镓层、量子阱层和P型氮化镓层，并图案化所述量子阱层和P型氮化镓层，形成所述初始芯片晶圆单元的量子阱层和P型氮化镓层；
    在所述P型氮化镓层远离所述量子阱层的一侧形成第一绝缘层，所述第一绝缘层上设置有多个过孔；
    在所述第一绝缘层远离所述第二衬底的一侧形成第四子初始金属层和第五子初始金属层；第四子初始金属层填充所述第一绝缘层上设置的多个过孔；所述第五子初始金属层包括多个第二类金属凸点；
    提供临时衬底；
    在所述临时衬底的一侧形成所述初始芯片晶圆单元的第六子初始金属层；
    键合所述第六子初始金属层、第五子初始金属层和第四子初始金属层，形成第二键合层，所述第二键合层包括第四子金属层、第五子金属层和第六子金属层，所述第五子金属层设置为连接所述第六子金属层和所述第四子金属层的共晶合金层；
    所述剥离所述第二衬底的步骤之后还包括以下步骤：
    去除所述氮化镓缓冲层，图案化所述n型氮化镓层和所述第一绝缘层；
    在每一个所述初始芯片晶圆单元的所述n型氮化镓层远离所述临时衬底的一侧形成所述第一初始子金属层和所述第二初始子金属层，并将所述n型氮化镓层的表面粗化，形成所述初始芯片晶圆单元；
    或者，所述剥离所述第二衬底的步骤之后还包括以下步骤：
    图案化所述氮化镓缓冲层、n型氮化镓层和第一绝缘层；
    在所述初始芯片晶圆单元的所述氮化镓缓冲层上形成第一初始子金属层和所述第二初始子金属层，并将所述氮化镓缓冲层的表面粗化，形成所述初始芯片晶圆单元；
    所述剥离所述临时衬底，形成芯片晶圆单元的步骤包括：
    在每一个所述第二键合层远离所述色转换层基板单元的一侧形成第二绝缘层，所述第二绝缘层上设置有多个过孔；
    形成电极，所述电极包括阴极电极和阳极电极，所述阴极电极、所述阳极电极填充所述第二绝缘层上对应的所述多个过孔中的一个；
    将所述第一衬底减薄，形成所述芯片晶圆。
  27. 根据权利要求25所述的芯片制备方法，其中，所述在所述第二衬底的一侧形成所述初始芯片晶圆单元，所述初始芯片晶圆单元包括多个初始子像素发光功能层和初始公共阴极层，在所述初始芯片晶圆单元的所述多个初始子像素发光功能层和所述初始公共阴极层远离所述第二衬底的一侧形成所述临时衬底的步骤包括：
    在所述第二衬底的一侧依次形成氮化镓缓冲层、n型氮化镓层、量子阱层和P型氮化镓层，并图案化所述量子阱层和P型氮化镓层，形成所述初始芯片晶圆单元的量子阱层和P型氮化镓层；
    形成所述初始公共阴极层的阴极金属；
    在所述P型氮化镓层和所述阴极金属远离所述色转换层基板单元的一侧形成第二绝缘层，所述第二绝缘层上设置有多个过孔；
    形成电极，所述电极包括阴极电极和阳极电极，所述阴极电极、所述阳极电极填充所述第二绝缘层上对应的所述多个过孔中的一个；形成所述初始芯片晶圆单元的所述多个初始子像素发光功能层和初始公共阴极层；
    将所述多个子像素发光功能层和初始公共阴极层键合在临时衬底上；
    所述剥离所述第二衬底的步骤之后还包括以下步骤：
    图案化所述氮化镓缓冲层、n型氮化镓层和第二绝缘层，在所述氮化镓缓冲层上形成第一初始子金属层和所述第二初始子金属层，并将所述氮化镓缓冲层的表面粗化，形成所述初始芯片晶圆单元。
  28. 一种显示装置，包括如权利要求23所述的显示基板。
CN202280001597.4A 2022-05-31 2022-05-31 芯片结构、芯片制备方法、显示基板和显示装置 Pending CN117501355A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/096491 WO2023230932A1 (zh) 2022-05-31 2022-05-31 芯片结构、芯片制备方法、显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN117501355A true CN117501355A (zh) 2024-02-02

Family

ID=89026723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001597.4A Pending CN117501355A (zh) 2022-05-31 2022-05-31 芯片结构、芯片制备方法、显示基板和显示装置

Country Status (2)

Country Link
CN (1) CN117501355A (zh)
WO (1) WO2023230932A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102582424B1 (ko) * 2017-12-14 2023-09-25 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
CN112234078B (zh) * 2019-06-30 2022-11-01 成都辰显光电有限公司 色彩转换组件及显示装置
CN117976693A (zh) * 2021-08-30 2024-05-03 京东方科技集团股份有限公司 一种芯片结构、制作方法和显示装置
CN114334923A (zh) * 2021-12-23 2022-04-12 厦门士兰明镓化合物半导体有限公司 显示屏、Micro-LED显示基板及其制备方法

Also Published As

Publication number Publication date
WO2023230932A1 (zh) 2023-12-07

Similar Documents

Publication Publication Date Title
US9773711B2 (en) Picking-up and placing process for electronic devices and electronic module
US10553761B2 (en) Light-emitting device and manufacturing method thereof
CN110993756B (zh) Led芯片及其制作方法
CN114628563B (zh) Micro LED显示芯片及其制备方法
KR20070084464A (ko) 반도체 발광장치, 조명장치, 휴대통신기기, 카메라 및제조방법
CN110767670A (zh) 显示面板、显示装置和显示面板的制作方法
JP2008166381A (ja) 半導体装置及びその製造方法
WO2021087686A1 (zh) 发光二极管及其制作方法
WO2015077623A1 (en) Led submount with integrated interconnects
CN110610931A (zh) 多色Micro LED分区分批次制备方法
CN115458666A (zh) Micro LED微显示芯片及其制造方法
JP4958273B2 (ja) 発光装置及びその製造方法
CN114899298B (zh) 一种像素单元及其制作方法、微显示屏、分立器件
CN115602766A (zh) Rgb阵列芯片制备方法及芯片
US20150179894A1 (en) Methods of locating differently shaped or differently sized led die in a submount
WO2023230932A1 (zh) 芯片结构、芯片制备方法、显示基板和显示装置
CN117616577A (zh) 芯片结构及其制备方法、显示基板和显示装置
CN203456494U (zh) 覆晶式led芯片
TW200841460A (en) Wafer level package using silicon via contacts for CMOS image sensor and method of fabricating the same
CN219226317U (zh) 一种发光二极管及发光二极管显示面板
CN112510029B (zh) 一种rgb-led芯片及其制造方法和应用
TW202036503A (zh) 顯示面板及其製作方法
CN115863497B (zh) MicroLED显示器件及其制备方法
TWI715108B (zh) 微型發光二極體結構及其製作方法
WO2023108781A1 (zh) 一种微led显示模组及其制造方法及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination