CN117498804B - 二级差动环形压控振荡器及射频芯片模组 - Google Patents

二级差动环形压控振荡器及射频芯片模组 Download PDF

Info

Publication number
CN117498804B
CN117498804B CN202410006226.6A CN202410006226A CN117498804B CN 117498804 B CN117498804 B CN 117498804B CN 202410006226 A CN202410006226 A CN 202410006226A CN 117498804 B CN117498804 B CN 117498804B
Authority
CN
China
Prior art keywords
mos tube
stage
positive
differential pair
stage differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410006226.6A
Other languages
English (en)
Other versions
CN117498804A (zh
Inventor
李鹏浩
郭嘉帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Volans Technology Co Ltd
Original Assignee
Shenzhen Volans Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Volans Technology Co Ltd filed Critical Shenzhen Volans Technology Co Ltd
Priority to CN202410006226.6A priority Critical patent/CN117498804B/zh
Publication of CN117498804A publication Critical patent/CN117498804A/zh
Application granted granted Critical
Publication of CN117498804B publication Critical patent/CN117498804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices

Abstract

本发明适用于集成电路技术领域，尤其涉及一种二级差动环形压控振荡器及射频芯片模组，所述二级差动环形压控振荡器包括第一级差动对、第一级负载电容、第一级负载正阻、第二级差动对、第二级负载电容、第二级负载负阻以及电压‑电流转换模块。本发明通过减少环形压控振荡器中差动对的结构数量，能够减少环形压控振荡器的实际面积，并且降低环形压控振荡器电路产生的功耗；另一方面，本发明通过在二级差动环形压控振荡器设计的电压‑电流转换模块对差动对和负载电阻的增益和振荡频率进行控制，在简化环形压控振荡器电路的同时能够确保振荡器本身的时序逻辑功能。

Description

二级差动环形压控振荡器及射频芯片模组
技术领域
本发明适用于集成电路技术领域，尤其涉及一种二级差动环形压控振荡器及射频芯片模组。
背景技术
芯片是当代电子信息技术行业中的核心产品，不同的芯片通过不同的逻辑设计实现不同的计算功能，并应用于各种行业中。由于各类芯片中常常需要全局时钟信号来产生时序逻辑，以保证其他部件正常运行，而时钟信号由锁相环这一结构产生。其中，压控振荡器是锁相环的重要组成部分，并且压控振荡器的功耗与面积在锁相环的整体结构中占用了非常大的比重。
对于差动形式的环形振荡器，相关技术会设计三至五级的差动对之间级联反馈的结构。然而从功耗控制的角度来说，环形振荡器中包含的差动对结构越多，其整体的功耗与面积在芯片总体中的比重就越大。由于芯片的性能有时会受限于硬件结构和使用环境的影响，在某些情况下，压控振荡器这一结构需要更低的功耗与更低的面积，这就导致现有的多级差动对级联的环形振荡器无法满足功耗、面积的要求。
发明内容
本发明提供一种二级差动环形压控振荡器及射频芯片模组，旨在解决现有技术的差动环形压控振荡器结构过大导致的功耗、面积占比过大的技术问题。
为解决上述技术问题，第一方面，本发明提供一种二级差动环形压控振荡器，所述二级差动环形压控振荡器包括第一级差动对、第一级负载电容、第一级负载正阻、第二级差动对、第二级负载电容、第二级负载负阻以及电压-电流转换模块；
所述第一级差动对的正输出端连接所述第二级差动对的负输入端，所述第一级差动对的负输出端连接所述第二级差动对的正输入端；
所述第一级负载电容包括第一电容和第二电容；所述第一电容的第一端连接所述第一级差动对的正输出端，所述第一电容的第二端接地；所述第二电容的第一端连接所述第一级差动对的负输出端，所述第二电容的第二端接地；
所述第一级负载正阻的正输出端连接至所述第一级差动对的正输出端，所述第一级负载正阻的同输出端连接至所述第一级差动对的负输出端；所述第一级负载正阻的正输入端连接至所述第一级负载正阻的负输出端，所述第一级负载正阻的负输入端连接至所述第一级负载正阻的正输出端；
所述第二级差动对的正输出端连接所述第一级差动对的正输入端、所述第二级差动对的负输出端连接所述第一级差动对的负输入端；
所述第二级负载电容包括第三电容和第四电容；所述第三电容的第一端连接所述第二级差动对的正输出端，所述第三电容的第二端接地；所述第四电容的第一端连接所述第二级差动对的负输出端，所述第四电容的第二端接地；
所述第二级负载负阻的正输出端连接至所述第二级差动对的正输出端，所述第二级负载负阻的负输出端连接至所述第二级差动对的负输出端；所述第二级负载正阻的正输入端连接至所述第二级负载正阻的正输出端，所述第二级负载正阻的负输入端连接至所述第二级负载正阻的负输出端；
所述电压-电流转换模块用于改变所述第一级负载正阻与所述第二级负载负阻的大小从而调整所述二级差动环形压控振荡器的振荡频率，且用于改变所述第一级差动对与所述第二级差动对的增益。
更进一步地，所述第一级负载正阻为差分结构，其跨导为gm1，所述电压-电流转换模块作为所述第一级负载正阻的尾电流源并与其连接，为所述第一级负载正阻提供电流输入。
更进一步地，所述第一级负载正阻由所述第一级差动对的正、负输入端以及正、负输出端呈负反馈形式连接得到，其阻值为1/gm1。
更进一步地，所述第二级负载负阻为差分结构，其跨导为gm2，所述电压-电流转换模块作为所述第二级负载负阻的尾电流源并与其连接，为所述第二级负载负阻提供电流输入。
更进一步地，所述第二级负载负阻由所述第二级差动对的正、负输入端以及正、负输出端呈正反馈形式连接得到，其阻值为-1/gm2。
更进一步地，所述第一级差动对、所述第二级差动对、所述第一级负载正阻、所述第二级负载负阻的结构相同。
更进一步地，所述第一级差动对包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、外部电流源；
所述第一MOS管的栅极和所述第二MOS管的栅极分别作为所述第一级差动对的负输入端和所述第一级差动对的正输入端，所述第一MOS管的漏极和所述第二MOS管的漏极分别作为所述第一级差动对的正输出端和所述第一级差动对的负输出端，所述第一MOS管的源极与所述第二MOS管的源极连接并共同连接至供电电源；
所述第三MOS管的栅极与所述第四MOS管栅极连接，所述第三MOS管的漏极连接至所述第一MOS管的漏极，所述第三MOS管的源极连接至所述第四MOS管的源极；
所述第四MOS管的漏极连接至所述第二MOS的漏极；
所述第五MOS管的栅极连接至所述第三MOS管的漏极，所述第五MOS管的漏极连接至所述第三MOS管的源极，所述第五MOS管的源极接地；
所述第六MOS管的栅极连接至所述第四MOS管的漏极，所述第六MOS管的漏极连接至所述第四MOS管的源极，所述第六MOS管的源极接地；
所述外部电流源的正极端连接至所述供电电源，所述外部电流源的负极端分别连接至所述第五MOS管的源极和所述第六MOS管的源极。
更进一步地，所述第一级差动对还包括第七MOS管和第八MOS管；所述第七MOS的栅极连接至所述第八MOS的栅极，所述第七MOS管的源极连接所述供电电源，所述第七MOS管的漏极连接至所述第一MOS管的源极；所述第八MOS管的源极连接至所述供电电源，所述第八MOS管的漏极分别连接至所述第八MOS管的栅极和所述外部电流源的正极端；所述第二级差动对的结构与所述第一级差动对的结构相同。
更进一步地，所述电压-电流转换模块包括第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管；
所述第九MOS管的栅极和所述第十MOS管的栅极相连接并共同连接至所述电压-电流转换模块的输入端以输入外部电压，所述第九MOS管的源极接地，所述第九MOS管的漏极与所述第十MOS管的源极连接；
所述第十MOS管的漏极连接至所述第十一MOS管的漏极；
所述第十一MOS管的源极连接至供电电源，所述第十一MOS管的栅极与所述第十二MOS管栅极连接，所述第十一MOS管的漏极连接至所述第十一MOS管的栅极；
所述第十二MOS管的源极连接至所述供电电源，所述第十二MOS管的漏极与所述第十三MOS管漏极连接；
所述第十三MOS管的栅极与所述第十四MOS管的栅极相连接，且所述第十三MOS管的栅极与所述第十三MOS管的漏极相连接；
所述第十四MOS管的源极与所述第十三MOS管的源极相连接并共同接地，所述第十四MOS管的漏极连接至所述电压-电流转换模块的输出端以输出电流。
第二方面，本发明还提供一种射频芯片模组，所述射频芯片模组包括如上任一项所述的二级差动环形压控振荡器。
本发明所达到的有益效果，在于提出了一种仅包含二级差动对级联形成的环形压控振荡器，通过减少环形压控振荡器中差动对的结构数量，能够减少环形压控振荡器的实际面积，并且降低环形压控振荡器电路产生的功耗；另一方面，本发明通过在二级差动环形压控振荡器设计的电压-电流转换模块对差动对和负载电阻的增益和振荡频率进行控制，在简化环形压控振荡器电路的同时能够确保振荡器本身的时序逻辑功能。
附图说明
图1是本发明实施例提供的二级差动环形压控振荡器的电路原理图；
图2是本发明实施例提供的二级差动环形压控振荡器的差动对电路图；
图3是本发明实施例提供的二级差动环形压控振荡器的电压-电流转换模块电路图；
图4是本发明实施例提供的二级差动环形压控振荡器的增益时序图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一
请参照图1，图1是本发明实施例提供的二级差动环形压控振荡器100的电路原理图，
所述二级差动环形压控振荡器100包括第一级差动对101、第一级负载电容102、第一级负载正阻103、第二级差动对104、第二级负载电容105、第二级负载负阻106以及电压-电流转换模块107；
所述第一级差动对101的正输出端连接所述第二级差动对104的负输入端，所述第一级差动对101的负输出端连接所述第二级差动对104的正输入端；
所述第一级负载电容102包括第一电容C1和第二电容C2；所述第一电容C1的第一端连接所述第一级差动对101的正输出端，所述第一电容C1的第二端接地；所述第二电容C2的第一端连接所述第一级差动对101的负输出端，所述第二电容C2的第二端接地；
所述第一级负载正阻103的正输出端连接至所述第一级差动对101的正输出端，所述第一级负载正阻103的同输出端连接至所述第一级差动对101的负输出端；所述第一级负载正阻103的正输入端连接至所述第一级负载正阻103的负输出端，所述第一级负载正阻103的负输入端连接至所述第一级负载正阻103的正输出端；
所述第二级差动对104的正输出端连接所述第一级差动对101的正输入端、所述第二级差动对104的负输出端连接所述第一级差动对101的负输入端；
所述第二级负载电容105包括第三电容C3和第四电容C4；所述第三电容C3的第一端连接所述第二级差动对104的正输出端，所述第三电容C3的第二端接地；所述第四电容C4的第一端连接所述第二级差动对104的负输出端，所述第四电容C4的第二端接地；
所述第二级负载负阻106的正输出端连接至所述第二级差动对104的正输出端，所述第二级负载负阻106的负输出端连接至所述第二级差动对104的负输出端；所述第二级负载负阻的正输入端连接至所述第二级负载负阻的正输出端，所述第二级负载负阻的负输入端连接至所述第二级负载负阻的负输出端；
所述电压-电流转换模块107用于改变所述第一级负载正阻103与所述第二级负载负阻106的大小从而调整所述二级差动环形压控振荡器100的振荡频率，且用于改变所述第一级差动对101与所述第二级差动对104的增益。
具体的，本发明实施例中，所述第一级差动对101、所述第二级差动对104均为利用差分信号作为输入、输出对应共模信号的差动电路结构，用于产生延时信号。所述第一级差动对101、所述第二级差动对104的结构可以是基于NMOS输入或PMOS输入的差动电路结构。
本发明实施例提供的差动电路图如图2所示，以所述第一级差动对101为例，所述第一级差动对101包含正输入端VIP、负输入端VIN，差分信号通过输入所述第一级差动对101经过放大后从所述正输出端VOP、负输出端VON输出对应的共模信号；具体的，所述第一级差动对101包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、外部电流源Idc；
所述第一MOS管M1的栅极和所述第二MOS管M2的栅极分别作为所述第一级差动对101的负输入端和所述第一级差动对101的正输入端，所述第一MOS管M1的漏极和所述第二MOS管M2的漏极分别作为所述第一级差动对101的正输出端和所述第一级差动对101的负输出端，所述第一MOS管M1的源极与所述第二MOS管M2的源极连接并共同连接至供电电源VDD；
所述第三MOS管M3的栅极与所述第四MOS管M4栅极连接，所述第三MOS管M3的漏极连接至所述第一MOS管M1的漏极，所述第三MOS管M3的源极连接至所述第四MOS管M4的源极；
所述第四MOS管M4的漏极连接至所述第二MOS的漏极；
所述第五MOS管M5的栅极连接至所述第三MOS管M3的漏极，所述第五MOS管M5的漏极连接至所述第三MOS管M3的源极，所述第五MOS管M5的源极接地；
所述第六MOS管M6的栅极连接至所述第四MOS管M4的漏极，所述第六MOS管M6的漏极连接至所述第四MOS管M4的源极，所述第六MOS管M6的源极接地；
所述外部电流源Idc的正极端连接至所述供电电源VDD，所述外部电流源Idc的负极端分别连接至所述第五MOS管M5的源极和所述第六MOS管M6的源极。
所述第一级差动对101还包括第七MOS管M7和第八MOS管M8；所述第七MOS的栅极连接至所述第八MOS的栅极，所述第七MOS管M7的源极连接所述供电电源VDD，所述第七MOS管M7的漏极连接至所述第一MOS管M1的源极；所述第八MOS管M8的源极连接至所述供电电源VDD，所述第八MOS管M8的漏极分别连接至所述第八MOS管M8的栅极和所述外部电流源Idc的正极端；所述第二级差动对104的结构与所述第一级差动对101的结构相同。
对应的，所述第二级差动对104的具体结构也可以是基于如图2所示的电路实现。
本发明实施例中的所述电压-电流转换模块107是以电压为输入、并产生电流输出的电子电路，所述电压-电流转换模块107在本发明实施例中的作用在于通过可调节的电压来控制输入所述第一级差动对101、所述第二级差动对104的电流大小，以达到控制所述第一级差动对101和所述第二级差动对104产生的增益的作用。
本发明实施例提供的电压-电流转换模块107电路图如图3所示，所述电压-电流转换模块107包括第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13和第十四MOS管M14；
所述第九MOS管M9的栅极和所述第十MOS管M10的栅极相连接并共同连接至所述电压-电流转换模块107的输入端以输入外部电压V，所述第九MOS管M9的源极接地，所述第九MOS管M9的漏极与所述第十MOS管M10的源极连接；
所述第十MOS管M10的漏极连接至所述第十一MOS管M11的漏极；
所述第十一MOS管M11的源极连接至供电电源VDD，所述第十一MOS管M11的栅极与所述第十二MOS管M12栅极连接，所述第十一MOS管M11的漏极连接至所述第十一MOS管M11的栅极；
所述第十二MOS管M12的源极连接至所述供电电源VDD，所述第十二MOS管M12的漏极与所述第十三MOS管M13漏极连接；
所述第十三MOS管M13的栅极与所述第十四MOS管M14的栅极相连接，且所述第十三MOS管M13的栅极与所述第十三MOS管M13的漏极相连接；
所述第十四MOS管M14的源极与所述第十三MOS管M13的源极相连接并共同接地，所述第十四MOS管M14的漏极连接至所述电压-电流转换模块107的输出端以输出电流I。
在一种优化的实施方式中，电压-电流转换模块107也可以不需要第十三MOS管M13和第十四MOS管M14的结构以减小电路大小，此时，第十二MOS管M12的漏极连接至所述电压-电流转换模块107的输出端以输出电流I。
参照图2中的结构，第七MOS管M7和第八MOS管M8的部分构成差动电路的尾电流部分。本发明实施例中，基于如图2和图3所示的电路结构，所述电压-电流转换模块107的输出端连接至差动电路中的所述外部电流源Idc，从而为差动电路的尾电流部分提供电流输入。
所述第一级差动对101、所述第二级差动对104、所述第一级负载正阻103、所述第二级负载负阻106的结构相同。实施过程中，所述第一级差动对101、所述第二级差动对104、所述第一级负载正阻103、所述第二级负载负阻106均可以基于图2所示的电路结构实现。
所述第一级负载正阻103为差分结构，其跨导为gm1，所述电压-电流转换模块107作为所述第一级负载正阻103的尾电流源并与其连接，为所述第一级负载正阻103提供电流输入。
具体的，本发明实施例中所述第一级负载正阻103的第一端包括正输出端、负输入端，所述第一级负载正阻103的正输出端、负输入端两端均连接所述第一级差动对101的正输出端；所述第一级负载正阻103的第二端包括负输出端、正输入端，所述第一级负载正阻103的负输出端、正输入端两端均连接所述第一级差动对101的负输出端。即所述第一级负载正阻103由所述第一级差动对101的正、负输入端以及正、负输出端呈负反馈形式连接得到，其阻值为1/gm1。
所述第二级负载负阻106同样为差分结构，其跨导为gm2，所述电压-电流转换模块107作为所述第二级负载负阻106的尾电流源并与其连接，为所述第二级负载负阻106提供电流输入。
对应所述第二级差分对，本发明实施例中的所述第二级负载负阻106为差分结构，所述第二级负载负阻106的第一端包括正输出端、负输入端，所述第二级负载负阻106的正输出端、负输入端两端均连接所述第二级差动对104的正输出端；所述第二级负载负阻106的第二端包括负输出端、正输入端，所述第二级负载负阻106的负输出端、正输入端两端均连接所述第二级差动对104的负输出端。即所述第二级负载负阻106由所述第二级差动对104的正、负输入端以及正、负输出端呈正反馈形式连接得到，其阻值为-1/gm2。
为了具体说明本发明实施例提出的二级差动环形压控振荡器的技术效果，请参照图4所示的增益时序示意图，由本发明实施例提出的二级差动环形压控振荡器100中的第一级差动对101在不同时间的A点到C点产生的增益为，其中Gm1表示第一级差动对101的跨导，极点/>，/>，由于p1>0，所以C点波形可以由A点波形经过一级反相，并延时Td得到；第二级差动对104104从C点到A点的增益为/>，其中Gm2表示第一级差动对101的跨导，极点/>，由于p2<0，所以A点波形可以由C点波形经过一级反相，并延时-Td得到；B点与D点的波形分析与A点与C点的波形一致，所以整个二级差动环形压控振荡器100的环路呈正反馈，从而形成振荡的时序信号；其中，振荡频率由延时Td决定，而时序Td由所述第一级负载正阻103和所述第二级负载负阻106的大小决定，而所述第一级负载正阻103和所述第二级负载负阻106通过接入的所述电压-电流转换模块107输入电流进行控制，即振荡频率最终由所述电压-电流转换模块107接入的外部电压进行控制，最终在所述二级差动环形压控振荡器100中实现频率压控功能。
本发明所达到的有益效果，在于提出了一种仅包含二级差动对级联形成的环形压控振荡器，通过减少环形压控振荡器中差动对的结构数量，能够减少环形压控振荡器的实际面积，并且降低环形压控振荡器电路产生的功耗；另一方面，本发明通过在二级差动环形压控振荡器设计的电压-电流转换模块107对差动对和负载电阻的增益和振荡频率进行控制，在简化环形压控振荡器电路的同时能够确保振荡器本身的时序逻辑功能。
实施例二
本发明实施例提供一种射频芯片模组，所述射频芯片模组包括如上述实施例一的二级差动环形压控振荡器100。射频芯片模组的体积和功耗均能够得到有效的控制。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，所揭露的仅为本发明较佳实施例而已，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式用等同变化，均属于本发明的保护之内。

Claims (10)

1.一种二级差动环形压控振荡器，其特征在于，所述二级差动环形压控振荡器包括第一级差动对、第一级负载电容、第一级负载正阻、第二级差动对、第二级负载电容、第二级负载负阻以及电压-电流转换模块；
所述第一级差动对的正输出端连接所述第二级差动对的负输入端，所述第一级差动对的负输出端连接所述第二级差动对的正输入端；
所述第一级负载电容包括第一电容和第二电容；所述第一电容的第一端连接所述第一级差动对的正输出端，所述第一电容的第二端接地；所述第二电容的第一端连接所述第一级差动对的负输出端，所述第二电容的第二端接地；
所述第一级负载正阻的正输出端连接至所述第一级差动对的正输出端，所述第一级负载正阻的同输出端连接至所述第一级差动对的负输出端；所述第一级负载正阻的正输入端连接至所述第一级负载正阻的负输出端，所述第一级负载正阻的负输入端连接至所述第一级负载正阻的正输出端；
所述第二级差动对的正输出端连接所述第一级差动对的正输入端、所述第二级差动对的负输出端连接所述第一级差动对的负输入端；
所述第二级负载电容包括第三电容和第四电容；所述第三电容的第一端连接所述第二级差动对的正输出端，所述第三电容的第二端接地；所述第四电容的第一端连接所述第二级差动对的负输出端，所述第四电容的第二端接地；
所述第二级负载负阻的正输出端连接至所述第二级差动对的正输出端，所述第二级负载负阻的负输出端连接至所述第二级差动对的负输出端；所述第二级负载正阻的正输入端连接至所述第二级负载正阻的正输出端，所述第二级负载正阻的负输入端连接至所述第二级负载正阻的负输出端；
所述电压-电流转换模块用于改变所述第一级负载正阻与所述第二级负载负阻的大小从而调整所述二级差动环形压控振荡器的振荡频率，且用于改变所述第一级差动对与所述第二级差动对的增益。
2.如权利要求1所述的二级差动环形压控振荡器，其特征在于，所述第一级负载正阻为差分结构，其跨导为gm1，所述电压-电流转换模块作为所述第一级负载正阻的尾电流源并与其连接，为所述第一级负载正阻提供电流输入。
3.如权利要求2所述的二级差动环形压控振荡器，其特征在于，所述第一级负载正阻由所述第一级差动对的正、负输入端以及正、负输出端呈负反馈形式连接得到，其阻值为1/gm1。
4.如权利要求1所述的二级差动环形压控振荡器，其特征在于，所述第二级负载负阻为差分结构，其跨导为gm2，所述电压-电流转换模块作为所述第二级负载负阻的尾电流源并与其连接，为所述第二级负载负阻提供电流输入。
5.如权利要求4所述的二级差动环形压控振荡器，其特征在于，所述第二级负载负阻由所述第二级差动对的正、负输入端以及正、负输出端呈正反馈形式连接得到，其阻值为-1/gm2。
6.如权利要求1所述的二级差动环形压控振荡器，其特征在于，所述第一级差动对、所述第二级差动对、所述第一级负载正阻、所述第二级负载负阻的结构相同。
7.如权利要求1所述的二级差动环形压控振荡器，其特征在于，所述第一级差动对包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、外部电流源；
所述第一MOS管的栅极和所述第二MOS管的栅极分别作为所述第一级差动对的负输入端和所述第一级差动对的正输入端，所述第一MOS管的漏极和所述第二MOS管的漏极分别作为所述第一级差动对的正输出端和所述第一级差动对的负输出端，所述第一MOS管的源极与所述第二MOS管的源极连接并共同连接至供电电源；
所述第三MOS管的栅极与所述第四MOS管栅极连接，所述第三MOS管的漏极连接至所述第一MOS管的漏极，所述第三MOS管的源极连接至所述第四MOS管的源极；
所述第四MOS管的漏极连接至所述第二MOS的漏极；
所述第五MOS管的栅极连接至所述第三MOS管的漏极，所述第五MOS管的漏极连接至所述第三MOS管的源极，所述第五MOS管的源极接地；
所述第六MOS管的栅极连接至所述第四MOS管的漏极，所述第六MOS管的漏极连接至所述第四MOS管的源极，所述第六MOS管的源极接地；
所述外部电流源的正极端连接至所述供电电源，所述外部电流源的负极端分别连接至所述第五MOS管的源极和所述第六MOS管的源极。
8.如权利要求7所述的二级差动环形压控振荡器，其特征在于，所述第一级差动对还包括第七MOS管和第八MOS管；所述第七MOS的栅极连接至所述第八MOS的栅极，所述第七MOS管的源极连接所述供电电源，所述第七MOS管的漏极连接至所述第一MOS管的源极；所述第八MOS管的源极连接至所述供电电源，所述第八MOS管的漏极分别连接至所述第八MOS管的栅极和所述外部电流源的正极端；所述第二级差动对的结构与所述第一级差动对的结构相同。
9.如权利要求8所述的二级差动环形压控振荡器，其特征在于，所述电压-电流转换模块包括第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管；
所述第九MOS管的栅极和所述第十MOS管的栅极相连接并共同作为所述电压-电流转换模块的输入端以输入外部电压，所述第九MOS管的源极接地，所述第九MOS管的漏极与所述第十MOS管的源极连接；
所述第十MOS管的漏极连接至所述第十一MOS管的漏极；
所述第十一MOS管的源极连接至供电电源，所述第十一MOS管的栅极与所述第十二MOS管栅极连接，所述第十一MOS管的漏极连接至所述第十一MOS管的栅极；
所述第十二MOS管的源极连接至所述供电电源，所述第十二MOS管的漏极与所述第十三MOS管漏极连接；
所述第十三MOS管的栅极与所述第十四MOS管的栅极相连接，且所述第十三MOS管的栅极与所述第十三MOS管的漏极相连接；
所述第十四MOS管的源极与所述第十三MOS管的源极相连接并共同接地，所述第十四MOS管的漏极作为所述电压-电流转换模块的输出端，以将所述电压-电流转换模块转换得到的电流输出至所述外部电流源的正极端，从而控制所述外部电流源的输出。
10.一种射频芯片模组，其特征在于，所述射频芯片模组包括如权利要求1-9任一项所述的二级差动环形压控振荡器。
CN202410006226.6A 2024-01-03 2024-01-03 二级差动环形压控振荡器及射频芯片模组 Active CN117498804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410006226.6A CN117498804B (zh) 2024-01-03 2024-01-03 二级差动环形压控振荡器及射频芯片模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410006226.6A CN117498804B (zh) 2024-01-03 2024-01-03 二级差动环形压控振荡器及射频芯片模组

Publications (2)

Publication Number Publication Date
CN117498804A CN117498804A (zh) 2024-02-02
CN117498804B true CN117498804B (zh) 2024-04-05

Family

ID=89678648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410006226.6A Active CN117498804B (zh) 2024-01-03 2024-01-03 二级差动环形压控振荡器及射频芯片模组

Country Status (1)

Country Link
CN (1) CN117498804B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773841A (zh) * 2004-11-10 2006-05-17 瑞昱半导体股份有限公司 多相位电压控制振荡器
CN101951223A (zh) * 2010-10-12 2011-01-19 苏州大学 一种低功耗振荡器电路
CN109995363A (zh) * 2019-02-28 2019-07-09 南京邮电大学 一种自偏置结构的环形压控振荡器
CN111181553A (zh) * 2020-01-14 2020-05-19 西安电子科技大学 一种基于有源电感负载的环形振荡器延迟单元
CN111934677A (zh) * 2020-09-22 2020-11-13 深圳英集芯科技有限公司 两相三阶环形振荡器电路、控制方法、芯片及电子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773841A (zh) * 2004-11-10 2006-05-17 瑞昱半导体股份有限公司 多相位电压控制振荡器
CN101951223A (zh) * 2010-10-12 2011-01-19 苏州大学 一种低功耗振荡器电路
CN109995363A (zh) * 2019-02-28 2019-07-09 南京邮电大学 一种自偏置结构的环形压控振荡器
CN111181553A (zh) * 2020-01-14 2020-05-19 西安电子科技大学 一种基于有源电感负载的环形振荡器延迟单元
CN111934677A (zh) * 2020-09-22 2020-11-13 深圳英集芯科技有限公司 两相三阶环形振荡器电路、控制方法、芯片及电子装置

Also Published As

Publication number Publication date
CN117498804A (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
US7400183B1 (en) Voltage controlled oscillator delay cell and method
US7298183B2 (en) High frequency divider circuits and methods
US5847616A (en) Embedded voltage controlled oscillator with minimum sensitivity to process and supply
US5136260A (en) PLL clock synthesizer using current controlled ring oscillator
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
CN109120243B (zh) 时钟驱动电路
US6690242B2 (en) Delay circuit with current steering output symmetry and supply voltage insensitivity
CN109995363B (zh) 一种自偏置结构的环形压控振荡器
US6501317B2 (en) High speed, low-power CMOS circuit with constant output swing and variable time delay for a voltage controlled oscillator
CN108762362B (zh) 适用于高电源噪声抑制比、低输出阻抗的稳压器
CN117498804B (zh) 二级差动环形压控振荡器及射频芯片模组
JPS5997220A (ja) 電圧比較回路
Kumar et al. A low-voltage low power CMOS companding filter
CN113131882A (zh) 放大器、电路及处理信号的方法
CN108418557B (zh) 一种环形振荡器、温度传感电路及电子设备
Nayak et al. Design of high gain operational transconductance amplifiers in 180 nm CMOS technology
JP2002016454A (ja) 差動増幅回路，出力段回路および電圧制御発振回路
EP3327537A1 (en) Current source and digital to analog convertor
CN213585703U (zh) 一种cmos振荡器
US5675294A (en) Single pin crystal oscillator circuit
EP4350991A1 (en) Clock receiving circuit and electronic device
JP3250884B2 (ja) 演算増幅器
CN111142607B (zh) 高电源抑制比电压转换电流电路
Babu et al. Design and Implementation of Voltage Difference Transconductance Amplifier
US9030265B2 (en) Crystal oscillator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant