CN117479675A - 显示面板及其制备方法 - Google Patents
显示面板及其制备方法 Download PDFInfo
- Publication number
- CN117479675A CN117479675A CN202310639557.9A CN202310639557A CN117479675A CN 117479675 A CN117479675 A CN 117479675A CN 202310639557 A CN202310639557 A CN 202310639557A CN 117479675 A CN117479675 A CN 117479675A
- Authority
- CN
- China
- Prior art keywords
- hole
- pixel
- pixel electrode
- display panel
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000010409 thin film Substances 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 238000002834 transmittance Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000011368 organic material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000009194 climbing Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 239000011344 liquid material Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请实施例提供一种显示面板及其制备方法,显示面板包括:阵列基板,包括设置有薄膜晶体管的第一侧面;像素电极层,设置于第一侧面,像素电极层包括间隔设置的多个像素电极,每一像素电极包括邻接的像素定义部和连接部;平坦化层,设置于像素电极层和阵列基板之间,平坦化层对应连接部开设有孔,连接部通过孔与阵列基板的薄膜晶体管电连接,孔由孔壁围设而成,其中,孔壁包括靠近像素定义部的第一部分和与第一部分邻接的第二部分,第二部分中至少部分朝向远离孔的轴心线的方向倾斜设置。可以缩短孔与像素定义部之间的距离,以减小连接部朝向远离像素定义部延伸的长度,从而减小像素之间的距离,以提高像素开口率。
Description
技术领域
本申请属于显示技术领域,尤其涉及一种显示面板及其制备方法。
背景技术
有机发光半导体(Organic Light-Emitting Diode,OLED)显示器件具有色彩鲜艳、功耗低的优点,且具有自发光、可以弯曲的特性,是近年来的关注热点。其中,打印OLED是通过使用有机墨水在阵列基板上打印发光材料的一种OLED显示屏生产技术,具有制造成本低、材料利用率高、无需使用精细金属掩模版等优点。
因为打印的有机材料为液体材料,具有流动性,为了保证有机材料厚度的均匀性,对有机材料下方的像素电极的平整度有着较高的要求。相关技术中,通常在阵列基板电路和像素电极之间设置平坦化层来保证上方像素电极的平坦性,由于像素电极需要与阵列基板进行电连接,因此,需要在平坦化层进行打孔,而为了保证像素电极在孔内爬坡不会断线,就需要孔的坡度比较低,这样以来,孔所在区域占用面积较大,导致像素开口率损失较大。
发明内容
本申请实施例提供一种显示面板及其制备方法,通过对平坦化层的孔进行改进设计,来减少孔所在区域占用的面积,进而减少像素开口率损失。
第一方面,本申请实施例提供一种显示面板,包括:
阵列基板,包括设置有薄膜晶体管的第一侧面;
像素电极层,设置于所述第一侧面,所述像素电极层包括间隔设置的多个像素电极,每一所述像素电极包括邻接的像素定义部和连接部;
平坦化层,设置于所述像素电极层和所述阵列基板之间,所述平坦化层对应所述连接部开设有孔,所述连接部通过所述孔与所述阵列基板的薄膜晶体管电连接,所述孔由孔壁围设而成,其中,所述孔壁包括靠近所述像素定义部的第一部分和与所述第一部分邻接的第二部分,所述第二部分中至少部分朝向远离所述孔的轴心线的方向倾斜设置。
可选的,所述第二部分中倾斜设置的部分自远离所述像素电极层的一端至靠近所述像素电极层的一端逐渐远离所述孔的轴心线。
可选的,在第一方向上,所述像素定义部与所述连接部邻接;
所述第二部分中倾斜的部分沿所述第一方向远离所述像素定义部的方向设置,和/或沿与所述第一方向垂直的第二方向设置。
可选的,所述第二部分中倾斜的部分占所述孔的孔壁的20%至80%范围内。
可选的,所述第二部分中倾斜部分与所述平坦化层远离所述像素电极层的侧壁之间的夹角大于0°且小于或等于30°。
可选的,所述第二部分中倾斜的部分在所述阵列基板的投影尺寸与所述孔的直径相同。
可选的,所述孔的直径为5微米至8微米范围内的值。
可选的,所述第一部分靠近所述像素定义部的边线与所述像素定义部之间的距离为2微米至5微米范围内的值。
第二方面,本申请实施例还提供一种显示面板的制备方法,包括:
设置一阵列基板,所述阵列基板包括设置有薄膜晶体管的第一侧面;
在所述第一侧面沉积平坦化层;
对所述平坦化层进行打孔,所述孔的孔壁包括邻接的第一部分和第二部分,所述第二部分中至少部分朝向远离所述孔的轴心线的方向倾斜设置;
在所述平坦化层远离所述阵列基板的一侧面沉积像素电极层,所述像素电极层包括间隔设置的多个像素电极,每一所述像素电极包括邻接的像素定义部和连接部,所述连接部通过所述孔与所述阵列基板的薄膜晶体管电连接,所述第一部分靠近所述像素定义部。
可选的,所述对所述平坦化层进行打孔,所述孔的孔壁包括邻接的第一部分和第二部分,所述第二部分中至少部分朝向远离所述孔的轴心线的方向倾斜设置,包括:
提供一曝光板,所述曝光板设置有透光孔、以及与所述透光孔依次间隔的多个半透光孔,所述透光孔的透光率为100%,自靠近所述透光孔至远离所述透光孔的所述多个半透光孔的透光率逐渐降低;
在所述平坦化层的上方依次设置所述曝光板和曝光源,使用所述曝光源照射所述曝光板,以对所述平坦化层进行打孔,得到所述孔的孔壁包括邻接的第一部分和第二部分,所述第二部分中至少部分朝向远离所述孔的轴心线的方向倾斜设置。
本申请实施例的显示面板及其制备方法中,通过对平坦化层中的孔的孔壁远离像素定义部的一侧倾斜设置,而避免靠近像素定义部的一侧倾斜,可以缩短孔与像素定义部之间的距离,以减小连接部朝向远离像素定义部延伸的长度,从而减小像素之间的距离,以提高像素开口率;使得既可以满足像素定义部的平整度需求,又可以减少像素开口率的损失问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对本领域技术人员来说,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
为了更完整地理解本申请及其有益效果,下面将结合附图来进行说明。其中,在下面的描述中相同的附图标号表示相同部分。
图1为本申请实施例提供的显示面板的第一角度的结构示意图。
图2为本申请实施例提供的显示面板的第二角度的结构示意图。
图3为图2所示的显示面板沿A-A的剖面结构示意图。
图4为图2所示的显示面板中平坦化层的第一角度的结构示意图。
图5为图2所示的显示面板中平坦化层的第二角度的结构示意图。
图6为本申请实施例提供的显示面板的制备方法的流程示意图。
图7为本申请实施例提供的曝光板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
打印OLED是通过使用有机墨水在阵列基板上打印发光材料的一种OLED显示屏生产技术,具有制造成本低、材料利用率高、无需使用FMM(Fine Metal Mask,精细金属掩模版)等优点,各家显示厂商都在开发相关技术。
因为打印的有机材料是液体的,具有流动性,为例保证有机材料厚度的均匀性,有机材料下方的像素电极平整度有着较高的需求。相关技术中,通常在阵列基板电路和像素电极之间设置平坦化层来保证上方像素电极的平坦性,由于像素电极需要与阵列基板进行电连接,因此,需要在平坦化层进行打孔,而为了保证像素电极在孔内爬坡不会断线,就需要孔的坡度比较低,这样以来,孔所在区域占用面积较大,导致像素开口率损失较大。
为了减少上述问题的发生,本申请实施例提供一种显示面板及其制备方法,以下将结合附图进行说明。
请参阅图1和图2,图1为本申请实施例提供的显示面板的第一角度的结构示意图,图2为本申请实施例提供的显示面板的第二角度的结构示意图。本申请实施例提供一种显示面板1,显示面板1为OLED类型的发光器件,OLED又称为有机电激光显示、有机发光半导体。OLED属于一种电流型的有机发光器件,是通过载流子的注入和复合而致发光的现象,发光强度与注入的电流成正比。OLED在电场的作用下,阳极产生的空穴和阴极产生的电子就会发生移动,分别向空穴传输层和电子传输层注入,迁移到发光层,当二者在发光层相遇时,产生能量激子,从而激发发光分子最终产生可见光。由于OLED显示器件具有色彩鲜艳、功耗低的优点,且具有自发光、可以弯曲的特性,OLED技术应用范围较为广泛,可以延伸到电子产品领域、商业领域、交通领域、工业控制领域、医用领域等。
示例性的,显示面板1可以包括阵列基板10和发光组件20,阵列基板10可以包括玻璃基板11和设置于玻璃基板11一侧的多个薄膜晶体管12,多个薄膜晶体管12可以间隔排布,薄膜晶体管12用于驱动发光组件20进行发光。换一角度来说,阵列基板10的一侧面是设置有电路的,此电路也即是用于驱动发光组件20进行发光的驱动电路。为了便于描述,将阵列基板10设置有薄膜晶体管12的侧面称为第一侧面13。
发光组件20可以包括像素电极层21、发光层22和阴极23,像素电极层21、发光层22和阴极23依次设置在阵列基板10设置有薄膜晶体管12的第一侧面13。像素电极层21也可以称为阳极,在电场的作用下,阳极产生的空穴和阴极23产生的电子就会发生移动,分别向空穴传输层和电子传输层注入,迁移到发光层22,当二者在发光层22相遇时,产生能量激子,从而激发发光分子最终产生可见光。像素电极层21设置于第一侧面13,像素电极层21可以包括间隔设置的多个像素电极210,每一像素电极210包括邻接的像素定义部211和连接部212,邻接也即代表像素定义部211和连接部212相邻且连接。需要说明的是,像素定义部211是构成显示面板1发光区域的像素点,连接部212用于将像素定义部211与阵列基板10上的电路电连接,以接受阵列基板10的驱动而与阴极23激发发光分子产生可见光。其中,像素定义部211的面积大于连接部212的面积,通过减小连接部212的占用面积,可以提高像素开口率,进而提升显示面板1的显示效果。
其中,示例性的,显示面板1还包括平坦化层30,平坦化层30设置于阵列基板10与发光组件20之间,也即是平坦化层30设置在阵列基板10与像素定义层21之间,平坦化层30用于将阵列基板10上的器件进行平坦化,以减少对像素电极层21的平坦度的影响,从而来保证有机材料在打印时的厚度均匀性。
为了将像素电极层21与阵列基板10上的电路连接,就需要在平坦化层30上打孔。平坦化层30的厚度为1.5微米至5微米范围内的值,而像素电极层21一般较薄,像素电极210的厚度小于150纳米。为了保证像素电极层21在孔内爬坡不会断线,相关技术中,通常将孔的坡度设置的比较低,再加上平坦化层在干燥固化过程中有一定流动性,平坦化层的孔一般比较缓,且向外延展比较远。因此,相关技术中,在打印OLED像素设计时,像素定义部的边界需要远离平坦化层孔边界5微米至10微米,以保证像素定义部的均匀性,但如此便会增加像素之间的距离,导致像素开口率的损失。
示例性的,平坦化层30对应连接部212开设有孔31,可以理解的是,由于有多个像素电极210,那么平坦化层30对应每一像素电极210的连接部212均开设有孔31,以使得每一像素电极210均能够与阵列基板10上的电路连接,由此可以对所有的像素电极210进行驱动。连接部212通过孔31与阵列基板10的薄膜晶体管12电连接,也即可以将像素定义部211与阵列基板10的薄膜晶体管12电连接,以接收阵列基板10上薄膜晶体管12的驱动信号。
其中,请结合图1和图2并参阅图3至图5所示,图3为图2所示的显示面板沿A-A的剖面结构示意图,图4为图2所示的显示面板中平坦化层的第一角度的结构示意图,图5为图2所示的显示面板中平坦化层的第二角度的结构示意图。孔31由孔壁310围设形成,孔壁310包括第一部分311和第二部分312,第一部分311靠近像素定义部211设置,第二部分312与第一部分311邻接,且与第一部分311共同围设形成孔31。其中,第二部分312中至少部分朝向远离孔31轴心线的方向倾斜设置。可以理解的是,也即是将孔壁310靠近像素定义部211的部分竖直设置,由此不需要在孔31和像素定义部211之间留过多的空间,只需要能保证像素定义部211的平整度的距离即可,由此可以减小像素电极210之间的距离,进而提高像素开口率,有助于提高显示面板1的显示效果。
本申请实施例提供的显示面板1中,通过对平坦化层30中的孔31的孔壁310远离像素定义部211的一侧倾斜设置,而避免靠近像素定义部211的一侧倾斜,可以缩短孔31与像素定义部211之间的距离,以减小连接部212朝向远离像素定义部211延伸的长度,从而减小像素之间的距离,以提高像素开口率;使得既可以满足像素定义部211的平整度需求,又可以减少像素开口率的损失问题。
需要说明的是,在显示面板1的厚度方向上,孔31是扩散形状的,而非收缩形状的。换一角度来说,第二部分312中倾斜设置的部分自远离像素电极层21的一端至靠近像素电极层21的一端逐渐远离孔31的轴心线,由此可以减少像素电极210在孔31中爬坡断线情况的发生,且由于倾斜部分远离像素定义部211,由此可以缩短孔31与像素定义部211之间的距离,以减小连接部212的尺寸,从而有利于提高像素开口率。
示例性的,在第一方向X上,像素定义部211与连接部212邻接,且像素定义部211的面积大于连接部212的面积,连接部212在像素定义部211的投影位于像素定义部211的一端,也即连接部212在第二方向Y的延伸尺寸小于像素定义部211在第二方向Y的尺寸,由此可以减少像素电极材料的浪费。其中,第二方向Y与第一方向X垂直。
示例性的,第二部分312中倾斜的部分沿第一方向X远离像素定义部211的方向设置,和/或沿与第一方向X垂直的第二方向Y设置。举例来说,如果将孔壁310沿第一方向X和第二方向Y均分成四个子壁诸如依次连接的第一子壁313、第二子壁314、第三子壁315和第四子壁316,第一子壁313和第三子壁315沿第一方向X相对,第二子壁314和第四子壁316沿第二方向Y相对。则第一部分311可以相当于第一子壁313,第二部分312相当于第二子壁314、第三子壁315和第四子壁316,可以将第二子壁314、第三子壁315或者第四子壁316倾斜设置,也可以将第二子壁314、第三子壁315和第四子壁316中的两个倾斜设置,还可以将第二子壁314、第三子壁315和第四子壁316均倾斜设置。换一个角度来说,也即是第二部分312中倾斜的部分占孔31的孔壁310的20%至80%范围内。相比于将孔壁全部倾斜设置,可以缩短孔31边线与像素定义部211之间的距离,进而可以减小连接部212沿第一方向X的延伸尺寸,以提高像素开口率。其中,将沿第二方向Y相对设置的第二子壁314和第四子壁316中的至少一个设置为倾斜,第一子壁313和第三子壁315均竖直,可以进一步减小连接部212沿第一方向X的延伸尺寸,也即像素开口率损失越小。
其中,示例性的,第二部分312中倾斜部分与平坦化层30远离像素电极层21的侧壁之间的夹角大于0°且小于或等于30°,将孔壁310的倾斜角设置为较小的角度,可以使得坡度较缓,减少像素电极210在孔31内爬坡时的断线问题的产生。其中,对于坡度较缓的设置,不仅与倾斜角设置相关,还与倾斜部分的延伸长度相关。示例性的,第二部分312中倾斜的部分在阵列基板10的投影尺寸L1与孔31的直径L2相同,比如,孔31的直径L2可以为5微米至8微米范围内的值,从而第二部分312中倾斜的部分在阵列基板10的投影尺寸L1也可以为5微米至8微米范围内的值,比如第二部分312中倾斜的部分在阵列基板10的投影尺寸L1和孔31的直径L2均为6微米,从而有助于将孔壁310设置为较缓的坡度,也即倾斜角较小,便于像素电极210的爬坡,且不容易产生断线。
其中,需要说明的是,第一部分311靠近像素定义部211的边线与像素定义部211之间的距离为2微米至5微米范围内的值,从而既可以缩小连接部212沿第一方向X的延伸尺寸,由此来提高像素开口率,又不会影响像素电极210的爬坡以及平坦度。
为了更清楚的说明本申请实施例对显示面板1的改进,以下将从显示面板的制备方法的角度说明。
请参阅图6,图6为本申请实施例提供的显示面板的制备方法的流程示意图。本申请实施例提供一种显示面板的制备方法,显示面板的结构组成可以参照图1至图4以及上述说明,显示面板的制备方法包括:
101、设置一阵列基板,阵列基板包括设置有薄膜晶体管的第一侧面。
阵列基板可以包括玻璃基板以及设置于玻璃基板一侧的多个薄膜晶体管,多个薄膜晶体管用于驱动发光组件进行发光。在制备阵列基板时,可以在玻璃基板上依次沉积薄膜晶体管的层结构,以形成薄膜晶体管结构。换一个角度来说,阵列基板的一侧面是设置有电路的,此电路也即是用于驱动发光组件进行发光的驱动电路,为了便于描述,将阵列基板设置有薄膜晶体管的侧面称为第一侧面。
102、在第一侧面沉积平坦化层。
在阵列基板设置有薄膜晶体管的第一侧面沉积平坦化层,用于为打印发光材料提供平整的表面,以减少发光材料布置的不均匀性。
示例性的,平坦化层的厚度为1.5微米至5微米范围内的值,以保证覆盖阵列基板上凹凸不平的电路结构,减少对打印发光材料时的平整度影响。
其中,平坦化层材料为液体材料,通过在阵列基板的第一侧面沉积平坦化层材料,并通过液体材料的流平特性,来保证阵列基板的第一侧面的平整度。
103、对平坦化层进行打孔,孔的孔壁包括邻接的第一部分和第二部分,第二部分中至少部分朝向远离孔的轴心线的方向倾斜设置。
104、在平坦化层远离阵列基板的一侧面沉积像素电极层,像素电极层包括间隔设置的多个像素电极,每一像素电极包括邻接的像素定义部和连接部,连接部通过孔与阵列基板的薄膜晶体管电连接,第一部分靠近像素定义部。
关于步骤103和104:
发光组件可以包括像素电极层、发光层和阴极,像素电极层、发光层和阴极依次设置在阵列基板设置有电路的第一侧面。像素电极层也可以称为阳极,在电场的作用下,阳极产生的空穴和阴极产生的电子就会发生移动,分别向空穴传输层和电子传输层注入,迁移到发光层,当二者在发光层相遇时,产生能量激子,从而激发发光分子最终产生可见光。像素电极层设置于第一侧面,像素电极层可以包括间隔设置的多个像素电极,每一像素电极包括邻接的像素定义部和连接部,邻接也即代表像素定义部和连接部相邻且连接。需要说明的是,像素定义部是构成显示面板发光区域的像素点,连接部用于将像素定义部与阵列基板上的电路电连接,以接受阵列基板的驱动而与阴极激发发光分子产生可见光。其中,像素定义部的面积大于连接部的面积,通过减小连接部的占用面积,可以提高像素开口率,进而提升显示面板的显示效果。
相关技术中,因为打印的有机材料是液体的,具有流动性,为例保证有机材料厚度的均匀性,有机材料下方的像素电极平整度有着较高的需求。通常在阵列基板电路和像素电极之间设置平坦化层来保证上方像素电极的平坦性,由于像素电极需要与阵列基板进行电连接,因此,需要在平坦化层进行打孔,而为了保证像素电极在孔内爬坡不会断线,就需要孔的坡度比较低,由于平坦化层在干燥固化过程中的流动性,在平坦化层打孔时,孔的坡度较缓,且向外延展较远,在打印OLED像素设计时,像素的边界需要远离孔边界5微米至10微米,以保证像素定义部的均匀性,但这样设置会导致像素开口率的损失。
为了减少像素开口率的损失,也即提高像素开口率,本申请实施例在对平坦化层打孔时,将孔的形状设置为远离像素定义部的部分倾斜设置,由此来减小像素电极中连接部的延伸尺寸,进而提高像素开口率。
示例性的,孔的孔壁包括第一部分和第二部分,第一部分朝向像素定义部设置,第二部分与第一部分邻接,且与第一部分共同围设形成孔。其中,第二部分中至少部分朝向远离孔轴心线的方向倾斜设置。可以理解的是,也即是将孔壁朝向像素定义部的部分竖直设置,由此不需要在孔和像素定义部之间留过多的空间,只需要能保证像素定义部的平整度的距离即可,由此可以减小像素电极之间的距离,进而提高像素开口率,有助于提高显示面板的显示效果。
其中,请结合图1至图6并参阅图7所示,图7为本申请实施例提供的曝光板的结构示意图。对于第二部分的倾斜设置在制作时,可以通过相对应的曝光板40来实现。示例性的,提供一曝光板40,曝光板40设置有透光孔41以及与透光孔41依次间隔设置的多个半透光孔42,透光孔的透光率为100%,自靠近透光孔41至远离透光孔41的多个半透光孔42的透光率逐渐降低,比如可以呈阶梯式降低方式,如多个半透光孔42的透光率为80%、60%、40%以及20%,透光率不同,在曝光刻蚀时所刻蚀的厚度也不同,由此可以形成阶梯式或者倾斜的孔壁。
示例性的,在平坦化层的上方依次设置曝光板40和曝光源,使用曝光源照射曝光板40,以对平坦化层设定的区域进行打孔,得到孔的孔壁包括邻接的第一部分和第二部分,第二部分中至少部分朝向远离孔的轴心线的方向倾斜设置。可以理解的是,对于上述第二部分中设置孔壁倾斜的情况,可以相应的设置曝光板上的半透光孔的位置,以通过曝光刻蚀平坦化层,形成所需要形状的孔。
本申请实施例提供的显示面板的制备方法中,通过对平坦化层中的孔的孔壁远离像素定义部的一侧倾斜设置,而避免靠近像素定义部的一侧倾斜,可以缩短孔与像素定义部之间的距离,以减小连接部朝向远离像素定义部延伸的长度,从而减小像素之间的距离,以提高像素开口率;使得既可以满足像素定义部的平整度需求,又可以减少像素开口率的损失问题。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。
以上对本申请实施例所提供的显示面板及其制备方法进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种显示面板,其特征在于,包括:
阵列基板,包括设置有薄膜晶体管的第一侧面;
像素电极层,设置于所述第一侧面,所述像素电极层包括间隔设置的多个像素电极,每一所述像素电极包括邻接的像素定义部和连接部;
平坦化层,设置于所述像素电极层和所述阵列基板之间,所述平坦化层对应所述连接部开设有孔,所述连接部通过所述孔与所述阵列基板的薄膜晶体管电连接,所述孔由孔壁围设而成,其中,所述孔壁包括靠近所述像素定义部的第一部分和与所述第一部分邻接的第二部分,所述第二部分中至少部分朝向远离所述孔的轴心线的方向倾斜设置。
2.根据权利要求1所述的显示面板,其特征在于,所述第二部分中倾斜设置的部分自远离所述像素电极层的一端至靠近所述像素电极层的一端逐渐远离所述孔的轴心线。
3.根据权利要求1所述的显示面板,其特征在于,在第一方向上,所述像素定义部与所述连接部邻接;
所述第二部分中倾斜的部分沿所述第一方向远离所述像素定义部的方向设置,和/或沿与所述第一方向垂直的第二方向设置。
4.根据权利要求3所述的显示面板,其特征在于,所述第二部分中倾斜的部分占所述孔的孔壁的20%至80%范围内。
5.根据权利要求1-4任一项所述的显示面板,其特征在于,所述第二部分中倾斜部分与所述平坦化层远离所述像素电极层的侧壁之间的夹角大于0°且小于或等于30°。
6.根据权利要求5所述的显示面板,其特征在于,所述第二部分中倾斜的部分在所述阵列基板的投影尺寸与所述孔的直径相同。
7.根据权利要求6所述的显示面板,其特征在于,所述孔的直径为5微米至8微米范围内的值。
8.根据权利要求1所述的显示面板,其特征在于,所述第一部分靠近所述像素定义部的边线与所述像素定义部之间的距离为2微米至5微米范围内的值。
9.一种显示面板的制备方法,其特征在于,包括:
设置一阵列基板,所述阵列基板包括设置有薄膜晶体管的第一侧面;
在所述第一侧面沉积平坦化层;
对所述平坦化层进行打孔,所述孔的孔壁包括邻接的第一部分和第二部分,所述第二部分中至少部分朝向远离所述孔的轴心线的方向倾斜设置;
在所述平坦化层远离所述阵列基板的一侧面沉积像素电极层,所述像素电极层包括间隔设置的多个像素电极,每一所述像素电极包括邻接的像素定义部和连接部,所述连接部通过所述孔与所述阵列基板的薄膜晶体管电连接,所述第一部分靠近所述像素定义部。
10.根据权利要求9所述的制备方法,其特征在于,所述对所述平坦化层进行打孔,所述孔的孔壁包括邻接的第一部分和第二部分,所述第二部分中至少部分朝向远离所述孔的轴心线的方向倾斜设置,包括:
提供一曝光板,所述曝光板设置有透光孔、以及与所述透光孔依次间隔的多个半透光孔,所述透光孔的透光率为100%,自靠近所述透光孔至远离所述透光孔的所述多个半透光孔的透光率逐渐降低;
在所述平坦化层的上方依次设置所述曝光板和曝光源,使用所述曝光源照射所述曝光板,以对所述平坦化层进行打孔,得到所述孔的孔壁包括邻接的第一部分和第二部分,所述第二部分中至少部分朝向远离所述孔的轴心线的方向倾斜设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310639557.9A CN117479675A (zh) | 2023-05-31 | 2023-05-31 | 显示面板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310639557.9A CN117479675A (zh) | 2023-05-31 | 2023-05-31 | 显示面板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117479675A true CN117479675A (zh) | 2024-01-30 |
Family
ID=89638504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310639557.9A Pending CN117479675A (zh) | 2023-05-31 | 2023-05-31 | 显示面板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117479675A (zh) |
-
2023
- 2023-05-31 CN CN202310639557.9A patent/CN117479675A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040104668A1 (en) | Triode structure of field emission display and fabrication method thereof | |
CN108573998B (zh) | 显示面板及制造方法、显示装置 | |
US20070057621A1 (en) | Electron emission type backlight unit, flat panel display device having the same, and method of driving the flat electron emission unit | |
CN111710792A (zh) | 显示面板及显示面板的制备方法 | |
US8938049B2 (en) | Mesh electrode adhesion structure, electron emission device and electronic apparatus including the electron emission device | |
US7492089B2 (en) | Electron emission type backlight unit and flat panel display device having the same | |
US20020084454A1 (en) | Organic electro luminescence element having in plane electrode structure and method for fabricating the same | |
JP2007311329A (ja) | 発光装置、発光装置の電子放出ユニット製造方法、及び表示装置 | |
CN117479675A (zh) | 显示面板及其制备方法 | |
CN110911450A (zh) | 有机发光显示装置 | |
US7642705B2 (en) | Electron emission device and method of manufacturing the same | |
CN110808269A (zh) | 显示装置、显示面板及其制备方法 | |
JP2005340159A (ja) | 電子放出素子および電子放出素子の製造方法 | |
US20050093424A1 (en) | Field emission display device | |
KR100774878B1 (ko) | 일렉트로 루미네센스 패널의 제조방법 | |
KR100565200B1 (ko) | 탄소 나노튜브 전계방출소자 및 제조방법 | |
KR100879290B1 (ko) | 함몰형 게이트 전극 구조를 갖는 전계 방출 표시 소자 및이 전극 구조의 제조 방법 | |
KR100641096B1 (ko) | 전계방출소자 및 그 제조방법 | |
KR100556744B1 (ko) | 탄소 나노튜브 전계방출소자 및 제조 방법 | |
KR20050079108A (ko) | 유기전계발광표시장치 | |
KR100306134B1 (ko) | 유효발광면적이 증가된 전계 방출 소자 | |
KR100517962B1 (ko) | 전계 방출 표시 소자 제조 방법 | |
KR100338031B1 (ko) | 이중 그리드 전극을 갖는 형광표시관 | |
CN117479653A (zh) | 显示面板及其制作方法、显示装置 | |
KR100254674B1 (ko) | 전계방출표시소자용 저항층 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |