CN117476650A - 显示面板及显示面板的制造方法 - Google Patents
显示面板及显示面板的制造方法 Download PDFInfo
- Publication number
- CN117476650A CN117476650A CN202211736371.7A CN202211736371A CN117476650A CN 117476650 A CN117476650 A CN 117476650A CN 202211736371 A CN202211736371 A CN 202211736371A CN 117476650 A CN117476650 A CN 117476650A
- Authority
- CN
- China
- Prior art keywords
- ohmic contact
- semiconductor layer
- layer
- contact layer
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 121
- 239000000463 material Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000012212 insulator Substances 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本申请实施例公开了一种显示面板及显示面板的制造方法，包括基底和设置于基底上的薄膜晶体管，薄膜晶体管包括：栅极，设置于基底上；栅极绝缘层，设置于栅极上；半导体层，设置于栅极绝缘层上；欧姆接触层，设置于半导体层上，欧姆接触层包括第一部位和第二部位，以及位于第一部位和第二部位之间的第三部位；源极和漏极，设置于欧姆接触层上；其中，第一部位设置于源极与半导体层之间，第二部位设置于漏极与半导体层之间，第一部位和第二部位为掺杂的半导体材料，第三部位为绝缘体材料，第一部位和第二部位的材料与半导体层的材料不同。本申请第三部位可以保护半导体层，避免半导体氧化物受到轰击和腐蚀而受损。
Description
技术领域
本申请涉及显示领域，具体涉及一种显示面板及显示面板的制造方法。
背景技术
随着显示技术的发展，显示面板已经广泛用于人们生活中，例如手机、电脑等的显示屏幕。氧化物半导体薄膜晶体管具有迁移率高、制程工艺简单的优点，已经广泛用于显示面板，氧化物半导体薄膜晶体管通常采用背沟道结构(BCEIGZOTFT)。
然而，背沟道氧化物半导体薄膜晶体管中形成源极可漏极时，半导体氧化物也会受到轰击和腐蚀而受损，导致氧化物薄膜晶体管稳定性变差。
发明内容
本申请实施例提供了一种显示面板及显示面板的制造方法，可以解决背沟道氧化物半导体薄膜晶体管中形成源极可漏极时，半导体氧化物也会受到轰击和腐蚀而受损，导致氧化物薄膜晶体管稳定性变差的问题。
本申请实施例提供了一种显示面板，包括基底和设置于所述基底上的薄膜晶体管，所述薄膜晶体管包括：
栅极，设置于所述基底上；
栅极绝缘层，设置于所述栅极上；
半导体层，设置于所述栅极绝缘层上；
欧姆接触层，设置于所述半导体层上，所述欧姆接触层包括第一部位和第二部位，以及位于所述第一部位和所述第二部位之间的第三部位；
源极和漏极，设置于所述欧姆接触层上；
其中，所述第一部位设置于所述源极与所述半导体层之间，所述第二部位设置于所述漏极与所述半导体层之间，所述第一部位和所述第二部位为掺杂的半导体材料，所述第三部位为绝缘体材料，所述第一部位和所述第二部位的材料与所述半导体层的材料不同。
可选地，在本申请的一些实施例中，所述欧姆接触层在所述基底上正投影与所述半导体层在所述基底上的正投影重叠。
可选地，在本申请的一些实施例中，所述欧姆接触层还包括位于所述栅极绝缘层上的第四部位，所述欧姆接触层整面设置在所述半导体层和所述栅极绝缘层上，所述第四部位为所述绝缘体材料。
可选地，在本申请的一些实施例中，所述绝缘体材料包括氧化物或氮化物。
可选地，在本申请的一些实施例中，所述第一部位和所述第二部位的材料包括非晶硅，所述半导体层的材料为氧化物半导体，所述绝缘体材料包括氮化硅或氧化硅。
相应地，本申请还提供了一种显示面板的制造方法，包括如下步骤：
S100，提供一基底；
S200，在所述基底上形成栅极；
S300，在所述栅极上形成栅极绝缘层；
S400，在所述栅极绝缘层上形成半导体层；
S500，在所述半导体层上形成欧姆接触层，并掺杂形成欧姆接触层中的第一部位和第二部位，所述第一部位和所述第二部位为掺杂的半导体材料，所述第一部位和所述第二部位的材料与所述半导体层的材料不同；
S600，在所述欧姆接触层上形成源极和漏极，所述第一部位位于所述源极与所述半导体层之间，所述第二部位位于所述漏极与所述半导体层之间；
S700，对所述欧姆接触层进行等离子处理，以形成欧姆接触层中的第三部位，所述第三部位为绝缘体材料，所述第三部位位于所述第一部位和所述第二部位之间。
可选地，在本申请的一些实施例中，在所述S500中还包括刻蚀所述欧姆接触层，以使所述欧姆接触层在所述基底上正投影与所述半导体层在所述基底上的正投影重叠。
可选地，在本申请的一些实施例中，在所述S700中，对所述欧姆接触层进行等离子处理时，还形成了所述欧姆接触层中位于所述栅极绝缘层上的第四部位，所述欧姆接触层整面设置在所述半导体层和所述栅极绝缘层上，所述第四部位为所述绝缘体材料。
可选地，在本申请的一些实施例中，所述第一部位和所述第二部位的材料包括非晶硅，所述半导体层的材料为氧化物半导体，所述绝缘体材料包括氮化物或氧化物。
可选地，在本申请的一些实施例中，在所述S700中，等离子处理的的气体包括氧气和一氧化二氮
本申请提供了一种显示面板及显示面板的制造方法，显示面板包括基底和设置于基底上的薄膜晶体管，薄膜晶体管包括：栅极，设置于基底上；栅极绝缘层，设置于栅极上；半导体层，设置于栅极绝缘层上；欧姆接触层，设置于半导体层上，欧姆接触层包括第一部位和第二部位，以及位于第一部位和第二部位之间的第三部位；源极和漏极，设置于欧姆接触层上；其中，第一部位设置于源极与半导体层之间，第二部位设置于漏极与半导体层之间，第一部位和第二部位为掺杂的半导体材料，第三部位为绝缘体材料，第一部位和第二部位的材料与半导体层的材料不同。本申请，通过在源极和漏极与半导体层之间设置欧姆接触层，源极与半导体层之间的为欧姆接触层的第一部位，漏极与半导体层之间的为欧姆接触层的第二部位，第一部位和第二部位为掺杂的半导体材料，第三部位为绝缘体材料，第一部位和第二部位的材料与半导体层的材料不同，形成源极和漏极时，第三部位可以保护半导体层，避免半导体氧化物受到轰击和腐蚀而受损，提升氧化物薄膜晶体管的稳定性，在制作完源极和漏极时，等离子处理第三部位，使得第三部位转变为绝缘体材料，避免源极和漏极短路。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一提供的一种显示面板的截面结构示意图；
图2为本申请实施例二提供的一种显示面板的截面结构示意图
图3为本申请实施例三提供的一种显示面板的制造方法的流程步骤的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请提供了一种显示面板，包括：阵列基板，包括基底，以及设置于基底上的至少一个紫外传感晶体管和至少一个控制晶体管，控制晶体管与紫外传感晶体管电连接，紫外传感晶体管包括紫外吸收层；彩膜基板，设置于阵列基板的对侧，彩膜基板包括挡光单元；其中，挡光单元在基底上的正投影覆盖紫外吸收层在基底上的正投影。本申请还提供了一种显示终和前述显示面板的制造方法。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
实施例一
请参阅图1，图1为本申请实施例一提供的一种显示面板100的截面结构示意图。
本申请实施例提供了一种显示面板100，显示面板100包括基底11和设置于基底11上的薄膜晶体管101，薄膜晶体管101包括栅极12、栅极绝缘层13、半导体层14和欧姆接触层15，栅极12设置于基底11上；栅极绝缘层13设置于栅极12上；半导体层14设置于栅极绝缘层13上；欧姆接触层15设置于半导体层14上，欧姆接触层15包括第一部位151和第二部位152，以及位于第一部位151和第二部位152之间的第三部位153；源极161和漏极162设置于欧姆接触层15上；其中，第一部位151设置于源极161与半导体层14之间，第二部位152设置于漏极162与半导体层14之间，第一部位151和第二部位152为掺杂的半导体材料，第三部位153为绝缘体材料，第一部位151和第二部位152的材料与半导体层14的材料不同。
具体地，基底11可以为玻璃基底或柔性基底，在此不做限定。
具体地，显示面板100包括设置于基底11上得多个薄膜晶体管101，图1中仅仅示意了其中一个。
具体地，薄膜晶体管101为底栅型结构。
具体地，第一部位151设置于源极161与半导体层14之间，第二部位152设置于漏极162与半导体层14之间，第一部位151和第二部位152为掺杂的半导体材料，即，源极161通过第一部位151与半导体层14电性连接，漏极162通过第二部位152与半导体层14电性连接。
具体地，第一部位151和第二部位152为掺杂的半导体材料，可以理解为第一部位151和第二部位152为导体。
具体地，第三部位153位于第一部位151和第二部位152之间，第三部位153为绝缘体材料，可以避免第一部位151与第二部位152短路，从而避免源极161和漏极162短路。
在本实施例中，通过在源极161和漏极162与半导体层14之间设置欧姆接触层15，形成源极161和漏极162时，第三部位153可以保护半导体层14，避免半导体层14受到轰击和腐蚀而受损，提升薄膜晶体管101的稳定性，在制作完源极161和漏极162时，等离子处理第三部位153，使得第三部位153转变为绝缘体材料，避免源极161和漏极162短路。与此同时，第一部位151和第二部位152使得源极161和漏极162与半导体层14实现欧姆接触，提升薄膜晶体管101的电子迁移率和稳定性。
需要说明的是，半导体层14图案化后，就会形成源漏极金属层16，源漏极金属层16形成过程中的离子会轰击半导体层14的上方，欧姆接触层15第一次避免了半导体层14的损伤。而在源漏极金属层16蚀刻时，半导体层14上方又会受到刻蚀液的腐蚀，欧姆接触层15第二次避免了半导体层14的损伤。
在一些实施例中，欧姆接触层15在基底11上正投影与半导体层14在基底11上的正投影重叠。
具体地，如图1所示，欧姆接触层15在基底11上正投影与半导体层14在基底11上的正投影重叠。即欧姆接触层15只保留与半导体层14重叠的部分，其他部分可以刻蚀掉，半导体层14和欧姆接触层15可以通过同一工艺刻蚀而成，具有工艺简单的效果。
在一些实施例中，绝缘体材料包括氧化物或氮化物。
具体地，等离子处理第三部位153，使得第三部位153转变为绝缘体材料，即使得第三部位153的材料转变为氧化物或氮化物。
在一些实施例中，第一部位151和第二部位152的材料包括非晶硅，半导体层14的材料为氧化物半导体，绝缘体材料包括氮化硅或氧化硅。
具体地，第一部位151和第二部位152、或欧姆接触层15的材料为，非晶硅，第一部位151和第二部位152为重掺杂的非晶硅，第三部位153转变为氮化硅或/和氧化硅的材料。
具体地，第一部位151和第二部位152的材料可以包括非晶硅或PEDOT等半导体材料，但半导体层14的材料为氧化物半导体，第一部位151和第二部位152使用非晶硅，在工艺上，欧姆接触层15的工艺与半导体层14的工艺具有很好的兼容性，不容改造机台等工艺设备，可以简化生产制造工艺。
实施例二
请参阅图2，图2为本申请实施例二提供的一种显示面板100的截面结构示意图。
本实施例与实施例一中的任一项的显示面板100相同或相似，相同之处在此不再赘述，在此只描述不同之处。
在一些实施例中，欧姆接触层15还包括位于栅极绝缘层13上的第四部位154，欧姆接触层15整面设置在半导体层14和栅极绝缘层13上，第四部位154为绝缘体材料。
具体地，欧姆接触层15整面设置在半导体层14和栅极绝缘层13上，第四部位154为位于栅极绝缘层13上的欧姆接触层15，此时欧姆接触层15不需要进行刻蚀，可以进一步简化生产工艺。
本实施例与实施例一具有相同的有益效果，在此不再赘述。
实施例三
请参阅图3，图3为本申请实施例三提供的一种显示面板的制造方法的流程步骤的示意图。
上述实施例中任一项的显示面板可以采用本实施例的显示面板的制造方法制造而成，显示面板的制造方法包括步骤：S100、S200、S300、S400、S500、S600和S700。
S100，提供一基底。
具体地，提供一基底11。
S200，在基底上形成栅极。
具体地，在基底11上形成栅极12。
S300，在栅极上形成栅极绝缘层。
具体地，在栅极12上形成栅极绝缘层13。
S400，在栅极绝缘层上形成半导体层。
具体地，在栅极绝缘层13上形成半导体层14。
S500，在半导体层上形成欧姆接触层，并掺杂形成欧姆接触层中的第一部位和第二部位，第一部位和第二部位为掺杂的半导体材料，第一部位和第二部位的材料与半导体层的材料不同。
具体地，在半导体层14上形成欧姆接触层15，并掺杂形成欧姆接触层15中的第一部位151和第二部位152，第一部位151和第二部位152为掺杂的半导体材料，第一部位151和第二部位152的材料与半导体层14的材料不同。
S600，在欧姆接触层上形成源极和漏极，第一部位位于源极与半导体层之间，第二部位位于漏极与半导体层之间。
具体地，在欧姆接触层15上形成源极161和漏极162，第一部位151位于源极161与半导体层14之间，第二部位152位于漏极162与半导体层14之间。
具体地，在在欧姆接触层15上形成源漏极金属层16，并将源漏极金属层16图案化形成源极161和漏极162。
S700，对欧姆接触层进行等离子处理，以形成欧姆接触层中的第三部位，第三部位为绝缘体材料，第三部位位于第一部位和第二部位之间。
具体地，对欧姆接触层15进行等离子处理，以形成欧姆接触层15中的第三部位153，第三部位153为绝缘体材料，第三部位153位于第一部位151和第二部位152之间。
在一些实施例中，如实施例一中任一项显示面板，在S500中还包括刻蚀欧姆接触层15，以使欧姆接触层15在基底11上正投影与半导体层14在基底11上的正投影重叠。
需要说明的是，实施例一中任一项显示面板，相比于现有技术只增加了一次欧姆接触层成膜，欧姆接触层15与半导体层14同一光罩刻蚀，因此实施例一的显示面板的制造过程中并未增加光罩，且实施了实施例一中的有益效果。
在一些实施例中，如实施例二中任一项显示面板，在S700中，对欧姆接触层15进行等离子处理时，还形成了欧姆接触层15中位于栅极绝缘层13上的第四部位154，欧姆接触层15整面设置在半导体层14和栅极绝缘层13上，第四部位154为绝缘体材料。
需要说明的是，实施例二中任一项显示面板，相比于现有技术只增加了一次欧姆接触层成膜，欧姆接触层15不需要刻蚀，因此实施例二的显示面板的制造过程中并未增加光罩，且实施了实施例二中的有益效果。
在一些实施例中，第一部位151和第二部位152的材料包括非晶硅，半导体层14的材料为氧化物半导体，绝缘体材料包括氮化物或氧化物。
在一些实施例中，在S700中，等离子处理的气体包括氧气和一氧化二氮。
具体地，在S700中，等离子处理的气体包括氧气和一氧化二氮，氧气和一氧化二氮转变位离子，将非晶硅转变为氧化物或氮化物，例如氧化硅或/和氮化硅。
具体地，在S700中，等离子处理的目的是将第三部位153或第三部位153和第四部位154的半导体材料转变为绝缘体材料。
具体地，因为掺杂的欧姆接触层15的成膜需要用到SiH4、PH3和H2，且欧姆接触层15膜内含有一定的H。这会导致薄膜晶体管的阈值电压(Vth)偏负或者稳定性变差。为了解决这个问题，在第一绝缘层17成膜前，增加一步O2或N2O等离子处理，使得欧姆接触层15与O2/N2O发生反应，第三部位153或第三部位153和第四部位154转变为SiO2，减少膜层中的H，提高薄膜晶体管101的稳定性。
需要说明的是，在本实施例中的半导体层14、欧姆接触层15等膜层的结构和位置与实施例一或实施例二中相同，在此不再赘述。
需要说明的是，形成半导体层14、源极161和漏极162等膜层的工艺与现有技术相同，在此不再赘述。
需要说明的是，在S700之后还包括：S800，在源极161和漏极162上形成第一绝缘层17，在第一绝缘层17上形成像素电极18，像素电极18通过第一绝缘层17中的通孔连接漏极162。
以上对本申请实施例所提供的一种显示面板及显示面板的制造方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种显示面板，其特征在于，包括基底和设置于所述基底上的薄膜晶体管，所述薄膜晶体管包括：
栅极，设置于所述基底上；
栅极绝缘层，设置于所述栅极上；
半导体层，设置于所述栅极绝缘层上；
欧姆接触层，设置于所述半导体层上，所述欧姆接触层包括第一部位和第二部位，以及位于所述第一部位和所述第二部位之间的第三部位；
源极和漏极，设置于所述欧姆接触层上；
其中，所述第一部位设置于所述源极与所述半导体层之间，所述第二部位设置于所述漏极与所述半导体层之间，所述第一部位和所述第二部位为掺杂的半导体材料，所述第三部位为绝缘体材料，所述第一部位和所述第二部位的材料与所述半导体层的材料不同。
2.如权利要求1所述的显示面板，其特征在于，所述欧姆接触层在所述基底上正投影与所述半导体层在所述基底上的正投影重叠。
3.如权利要求1所述的显示面板，其特征在于，所述欧姆接触层还包括位于所述栅极绝缘层上的第四部位，所述欧姆接触层整面设置在所述半导体层和所述栅极绝缘层上，所述第四部位为所述绝缘体材料。
4.如权利要求2或3所述的显示面板，其特征在于，所述绝缘体材料包括氧化物或氮化物。
5.如权利要求1所述的显示面板，其特征在于，所述第一部位和所述第二部位的材料包括非晶硅，所述半导体层的材料为氧化物半导体，所述绝缘体材料包括氮化硅或氧化硅。
6.一种显示面板的制造方法，其特征在于，包括如下步骤：
S100，提供一基底；
S200，在所述基底上形成栅极；
S300，在所述栅极上形成栅极绝缘层；
S400，在所述栅极绝缘层上形成半导体层；
S500，在所述半导体层上形成欧姆接触层，并掺杂形成欧姆接触层中的第一部位和第二部位，所述第一部位和所述第二部位为掺杂的半导体材料，所述第一部位和所述第二部位的材料与所述半导体层的材料不同；
S600，在所述欧姆接触层上形成源极和漏极，所述第一部位位于所述源极与所述半导体层之间，所述第二部位位于所述漏极与所述半导体层之间；
S700，对所述欧姆接触层进行等离子处理，以形成欧姆接触层中的第三部位，所述第三部位为绝缘体材料，所述第三部位位于所述第一部位和所述第二部位之间。
7.如权利要求6所述的显示面板的制造方法，其特征在于，在所述S500中还包括刻蚀所述欧姆接触层，以使所述欧姆接触层在所述基底上正投影与所述半导体层在所述基底上的正投影重叠。
8.如权利要求6所述的显示面板的制造方法，其特征在于，在所述S700中，对所述欧姆接触层进行等离子处理时，还形成了所述欧姆接触层中位于所述栅极绝缘层上的第四部位，所述欧姆接触层整面设置在所述半导体层和所述栅极绝缘层上，所述第四部位为所述绝缘体材料。
9.如权利要求7或8所述的显示面板的制造方法，其特征在于，所述第一部位和所述第二部位的材料包括非晶硅，所述半导体层的材料为氧化物半导体，所述绝缘体材料包括氮化物或氧化物。
10.如权利要求6所述的显示面板的制造方法，其特征在于，在所述S700中，等离子处理的的气体包括氧气和一氧化二氮。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211736371.7A CN117476650A (zh) | 2022-12-30 | 2022-12-30 | 显示面板及显示面板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211736371.7A CN117476650A (zh) | 2022-12-30 | 2022-12-30 | 显示面板及显示面板的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117476650A true CN117476650A (zh) | 2024-01-30 |
Family
ID=89626225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211736371.7A Pending CN117476650A (zh) | 2022-12-30 | 2022-12-30 | 显示面板及显示面板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117476650A (zh) |
-
2022
- 2022-12-30 CN CN202211736371.7A patent/CN117476650A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853030B2 (en) | Semiconductor device including multiple field effect transistors, with first FETs having oxide spacers and the second FETs having oxide nitride oxidation protection | |
| US9437627B2 (en) | Thin film transistor and manufacturing method thereof | |
| WO2017008347A1 (zh) | 阵列基板、阵列基板的制造方法及显示装置 | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| WO2019090868A1 (zh) | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 | |
| US10957721B1 (en) | Manufacturing method for CMOS LTPS TFT substrate | |
| CN114141865B (zh) | 显示面板及其制作方法、移动终端 | |
| US6861298B2 (en) | Method of fabricating CMOS thin film transistor | |
| CN117476650A (zh) | 显示面板及显示面板的制造方法 | |
| WO2022148260A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板 | |
| CN115425090A (zh) | 薄膜晶体管及其电子器件 | |
| CN109860107B (zh) | 阵列基板及其制作方法 | |
| KR19990087022A (ko) | 반도체 장치의 제조 방법 | |
| US6731352B2 (en) | Method for fabricating liquid crystal display | |
| US6875644B2 (en) | Methods of manufacturing thin film transistors using masks to protect the channel regions from impurities while doping a semiconductor layer to form source/drain regions | |
| CN106960817B (zh) | 一种半导体器件以及制备方法、电子装置 | |
| US20240234428A9 (en) | Array substrate, manufacturing method thereof, and display panel | |
| US11374038B2 (en) | Array substrate having protection region on same layer as gate insulating layer and manufacturing method thereof | |
| US11244972B2 (en) | Array substrate, method for manufacturing the same and display device | |
| CN113972138B (zh) | 一种薄膜晶体管的制作方法及薄膜晶体管 | |
| KR100504193B1 (ko) | 반도체소자의 게이트 스페이서 형성방법 | |
| CN117476694A (zh) | 显示面板及其制作方法、显示装置 | |
| KR19990086657A (ko) | 액정 표시 장치의 제조 방법 | |
| CN114628410A (zh) | 显示面板及其晶体管的制造方法、显示装置 | |
| KR100424185B1 (ko) | 트랜지스터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |