CN117476600A - 一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺 - Google Patents

一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺 Download PDF

Info

Publication number
CN117476600A
CN117476600A CN202210866039.6A CN202210866039A CN117476600A CN 117476600 A CN117476600 A CN 117476600A CN 202210866039 A CN202210866039 A CN 202210866039A CN 117476600 A CN117476600 A CN 117476600A
Authority
CN
China
Prior art keywords
nano
sintering
silver paste
silver
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210866039.6A
Other languages
English (en)
Inventor
傅晨洁
张�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Semiland Co ltd
Songshan Lake Materials Laboratory
Original Assignee
Jiangsu Semiland Co ltd
Songshan Lake Materials Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Semiland Co ltd, Songshan Lake Materials Laboratory filed Critical Jiangsu Semiland Co ltd
Priority to CN202210866039.6A priority Critical patent/CN117476600A/zh
Publication of CN117476600A publication Critical patent/CN117476600A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Powder Metallurgy (AREA)

Abstract

本申请实施例提供一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺，涉及半导体封装材料领域。纳米烧结银膏主要是由纳米银粉和有机溶剂混合而成，纳米烧结银膏的固含量为90‑99wt％。烧结工艺主要是在平放的基板上叠加设置边框，边框的中部具有通孔；使用点胶工艺将上述的纳米烧结银膏滴入至通孔内，在纳米烧结银膏上叠加放置芯片；对纳米烧结银膏进行有压烧结，最终实现芯片与基板之间的互连。纳米烧结银膏的固含量不小于90wt％，减少有机溶剂在烧结层形成的孔洞；配合使用有压烧结工装，可简化烧结工艺，控制芯片与基板之间间距，从而控制生产成本和保证芯片封装效果。

Description

一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺
技术领域
本申请涉及半导体封装材料领域，具体而言，涉及一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺。
背景技术
以SiC为代表的第三代半导体材料具有禁带宽度大、击穿电压高、热导率高、化学稳定性好等独特的性能，使其在光电器件，以及高频大功率、高温电子器件等方面备受青睐。研究表明新型SiC半导体器件在350℃的高温下仍具有良好的转换特性和工作能力，但其高温应用也对器件的封装材料提出挑战，由于焊锡膏、导电胶等传统电子封装互连材料的熔点低，导电、导热性能较低，无法满足SiC半导体器件的高温应用时的封装需求。
由于纳米烧结银膏在低温烧结后具有接近于块状金属的熔点、电导率、热导率，以及良好的高温服役性等特性，成为了新一代的封装互连材料。然而，区别于传统的焊锡膏、导电胶等封装互连材料，纳米烧结银膏烧结需要在一定的压力下进行，即有压烧结。为了配合纳米烧结银膏的烧结条件，现有的烧结工艺为：在基板上丝网印刷纳米烧结银膏，预烧结后在银膏位置放置芯片，再进行有压烧结。然而该工艺存在以下问题：
(1)为了配合丝网印刷工艺，纳米烧结银膏需具备很好的流动性，纳米烧结银膏的固含量应低于90wt％，即有机溶剂的占比高于10wt％。纳米烧结银膏中高占比的有机溶剂会导致预烧结工序时间延长，从而影响生产效率；而且高占比的有机溶剂更易在烧结层形成孔洞，这极易形成热点，从而导致封装后的芯片失效。
(2)为了保持纳米烧结银膏在预烧结阶段仅挥发大部分有机物，在有压烧结阶段具有一定的润湿度，因此在有压烧结阶段的纳米烧结银膏仍需含有一定量的有机物，即此时的纳米烧结银膏仍具有一定的流动性，在施加压力时，极易造成银膏溢出及分布不均匀，即芯片与基板之间间距(BLT)不一致，这极易形成热点，从而导致封装后的芯片失效。
(3)丝网印刷易于造成纳米烧结银膏的浪费，不利于控制生产成本。
发明内容
本申请实施例的目的在于提供一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺，烧结银膏中的固含量不小于90wt％，减少有机溶剂在烧结层形成的孔洞；配合使用有压烧结工装，可简化烧结工艺，控制芯片与基板之间间距，从而控制生产成本和保证芯片封装效果。
第一方面，本申请实施例提供了一种纳米烧结银膏，其主要是由纳米银粉和有机溶剂混合而成，纳米烧结银膏的固含量为90-99wt％。
在上述技术方案中，纳米烧结银膏的固含量不小于90wt％，减少有机溶剂挥发时在烧结层形成的孔洞。
在一种可能的实现方式中，有机溶剂选自于乙二醇、乙醇、乙基纤维素、甲醇、丙三醇、松油醇和聚乙烯醇中的一种或者多种，或者与水的混合液。
在一种可能的实现方式中，纳米银粉为表面包裹有有机包裹物的银粉；可选地，纳米银粉是由银源、还原剂和有机包裹物按照摩尔比1:(2-10)：(0.1-10)还原反应得到的。
在上述技术方案中，银粉表面的有机包裹物主要用于防止银粉颗粒的团聚，而且不影响银粉颗粒的互连导电性。
在一种可能的实现方式中，银源选自于硝酸银、碳酸银、醋酸银和硫酸银中的一种或两种；
和/或，还原剂选自于硼氢化钠、柠檬酸钠、过氧化氢和抗坏血酸中的一种或者多种；
和/或，有机包裹物选自于聚乙烯吡络烷酮和油酸中的一种或者两种。
第二方面，本申请实施例提供了一种第一方面提供的纳米烧结银膏的制备方法，其主要是将纳米银粉和有机溶剂均质混料得到。
在一种可能的实现方式中，采用均质机进行混料的混料速率为1000-2000rpm，混料时间为0.5-5min。
在一种可能的实现方式中，纳米银粉的制备方法包括以下步骤：
将银源、还原剂和有机包裹物分别溶解在溶剂中，对应配制形成银源溶液、还原剂溶液和有机包裹物溶液；
将有机包裹物溶液加入至银源溶液中，再加入还原剂溶液，充分反应后，经过离心干燥，制备得到纳米银粉。
在一种可能的实现方式中，溶剂选自于去离子水、乙二醇和乙醇中的一种或者多种；
和/或，反应条件为恒温搅拌，反应温度为25-60℃，搅拌速率为10-30rpm；
和/或，充分反应时间为0.5-2h。
第三方面，本申请实施例提供了一种有压烧结工装，用于对纳米烧结银膏进行有压烧结以实现芯片与基板互连，有压烧结工装包括边框，边框的材质为304不锈钢或石墨，边框的下表面能够叠加设置基板，边框的中部具有能够放置芯片和填充纳米烧结银膏的通孔；
边框的上表面上方设置有上板，上板的材质为聚四氟乙烯，上板的下表面具有凸出的抵压部，当上板叠加设置于边框上时，抵压部能够伸入通孔内并相对于边框向下移动以对纳米烧结银膏施加压力。
在上述技术方案中，高固含量、低流动性的纳米烧结银膏配合使用有压烧结工装进行烧结，可简化烧结工艺，缩短，甚至取消预烧结工序，提高生产效率；而且纳米烧结银膏配合使用有压烧结工装实现芯片和基板之间的互连，更易控制芯片与基板之间间距，从而控制生产成本和保证芯片封装效果。边框为304不锈钢或石墨制成，满足耐热性、高导热性要求；上板为聚四氟乙烯制成，满足耐热性、与银膏不粘性以及具有一定的可压缩性。
在一种可能的实现方式中，边框呈平板状，且平板的下表面具有能够平铺嵌设基板的凹槽，通孔位于凹槽的底面。
在上述技术方案中，边框和基板刚好可以嵌合，再配合可活动的上板，从而形成有压烧结的条件。
在一种可能的实现方式中，边框的下表面下方设置有下板，下板的材质为304不锈钢或石墨。
在上述技术方案中，下板为304不锈钢或石墨制成，满足耐热性、高导热性要求。
在一种可能的实现方式中，通孔的数量为多个且阵列式排列，上板上的抵压部与通孔一一对应。
第四方面，本申请实施例提供了一种烧结工艺，其包括以下步骤：
在平放的基板上叠加设置边框，边框的中部具有通孔；
使用点胶工艺将第一方面提供的纳米烧结银膏滴入至通孔内，随后在通孔内的纳米烧结银膏上叠加放置芯片；
在一定烧结温度下，对通孔内的芯片施加一定压力以对纳米烧结银膏进行有压烧结，最终实现芯片与基板之间的互连。
在上述技术方案中，芯片和基板、纳米烧结银膏配合使用有压烧结工装后，可简化烧结工艺，缩短、甚至取消预烧结工序，提高生产效率，更易控制芯片与基板之间间距，可提高产品的性能；配合使用有压烧结工装后，点胶技术替代丝网印刷技术，更加节约材料，节约成本。
在一种可能的实现方式中，烧结的温度为200-300℃，压力为5-20MPa，烧结的时间为1-10min。
在一种可能的实现方式中，芯片的边沿与通孔内壁之间的最小距离为0.05-0.1mm。
在上述技术方案中，边框中间的通孔尺寸为芯片尺寸的基础上外扩0.05-0.1mm，保证芯片的易放入性、芯片的热膨胀系数、银膏中有机溶剂的挥发，以及有压烧结过程中，银膏不会从边缘溢出等。
在一种可能的实现方式中，点胶的范围为对应芯片的范围内，点胶量控制最终烧结形成的烧结层厚度为50-60μm。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种有压烧结工装的结构示意图；
图2为图1的分解结构示意图；
图3为实施例1的样品的X-ray照片；
图4为实施例2的样品的X-ray照片；
图5为实施例3的样品的X-ray照片；
图6为对比例1的样品的X-ray照片；
图7为对比例2的样品的X-ray照片。
图标：1-上板；11-抵压部；2-芯片；3-纳米烧结银膏；4-边框；41-通孔；5-基板；6-下板。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将对本申请实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
下面对本申请实施例的纳米烧结银膏、制备方法及有压烧结工装、烧结工艺进行具体说明。
本申请实施例提供一种纳米烧结银膏，其主要是由纳米银粉和有机溶剂混合而成，纳米烧结银膏的固含量为90-99wt％。
其中，有机溶剂选自于乙二醇、乙醇、乙基纤维素、甲醇、丙三醇、松油醇和聚乙烯醇中的一种或者多种，或者与水的混合液。
其中，纳米银粉为表面包裹有有机包裹物的银粉，有机包裹物通常选自于聚乙烯吡络烷酮和油酸中的一种或者两种，银粉的粒径通常为50-200nm，其表面包裹的有机包裹物的含量比较低，一般低于银粉质量的1％，主要作用是防止银粉颗粒的团聚。作为一种实施方式，纳米银粉是由银源、还原剂和有机包裹物按照摩尔比1:(2-10)：(0.1-10)还原反应得到的。银源选自于硝酸银、碳酸银、醋酸银和硫酸银中的一种或两种；还原剂选自于硼氢化钠、柠檬酸钠、过氧化氢和抗坏血酸中的一种或者多种。
本申请实施例还提供一种上述的纳米烧结银膏的制备方法，其主要是将纳米银粉和有机溶剂均质混料得到。均质混料的方式可以是采用均质机进行混料，混料速率为1000-2000rpm，混料时间为0.5-5min。
其中，作为一种实施方式，纳米银粉的制备方法包括以下步骤：
首先，将银源、还原剂和有机包裹物分别溶解在溶剂中，对应配制形成银源溶液、还原剂溶液和有机包裹物溶液，溶剂选自于去离子水、乙二醇和乙醇中的一种或者多种。
然后，将有机包裹物溶液加入至银源溶液中，再加入还原剂溶液，充分反应，反应条件为恒温搅拌，反应温度为RT-60℃(RT指室温25℃)，搅拌速率为10-30rpm，充分反应时间为0.5-2h，经过离心干燥，制备得到纳米银粉。
请参看图1和图2，本申请实施例还提供一种有压烧结工装，用于对上述纳米烧结银膏3进行有压烧结以实现芯片2与基板5互连，该有压烧结工装包括边框4，边框4的材质为304不锈钢或石墨，边框4的下表面能够叠加设置基板5，边框4的中部具有能够放置芯片2和填充纳米烧结银膏3的通孔41，边框4呈平板状，且边框4的下表面具有能够平铺嵌设基板5的凹槽，通孔41位于凹槽的底面。
边框4的上表面上方设置有上板1，上板1的材质为聚四氟乙烯PTFE，上板1的下表面具有凸出的抵压部11，通孔41的数量为多个且阵列式排列，上板1上的抵压部11与通孔41一一对应，当上板1叠加设置于边框4上时，抵压部11能够伸入对应通孔41内并相对于边框4向下移动以对纳米烧结银膏3施加压力；边框4的下表面下方设置有下板6，下板6的材质为304不锈钢或石墨。
本申请实施例还提供一种烧结工艺，其通过上述低溶剂含量的纳米烧结银膏3、有压烧结工装、有压烧结工序三者之间的协同作用来获得更优的烧结层(低空穴、BLT一致)，烧结工艺包括以下步骤：
S1、在平放的下板6上叠加放置基板5，在平放的基板5上再叠加设置边框4，边框4的中部具有通孔41。
S2、使用点胶工艺将上述的纳米烧结银膏3滴入至通孔41内，点胶范围对应芯片2的范围内，点胶方式可以采用中部点胶或画“米”字型点胶或其他点胶方式，点胶量控制最终烧结形成的烧结层厚度为50-60μm，随后在通孔41内的纳米烧结银膏3上叠加放置芯片2，芯片2的边沿与通孔41内壁之间的最小距离为0.05-0.1mm。
S3、叠加上板1使抵压部11对应伸入通孔41内并抵压于芯片2，在一定烧结温度下，利用上板1对通孔41内的芯片2施加一定压力以对纳米烧结银膏3进行有压烧结，烧结的温度为200-300℃，压力为5-20MPa，烧结的时间为1-10min，最终实现芯片2与基板5之间的互连。
通常情况下，为了保证纳米烧结银膏烧结完全，需控制有压烧结工装的整体高度，其最佳的厚度范围为5-10mm。
以下结合实施例对本申请的特征和性能作进一步的详细描述。
实施例1
本实施例提供一种SiC芯片的封装方法，其具体过程如下：
(1)制备纳米银粉
将硝酸银：柠檬酸钠：聚乙烯吡络烷酮按照摩尔比1：5：10分别各自溶解在去离子水中，分别得到银源溶液、还原剂溶液和有机包裹物溶液。
在恒温油浴磁力搅拌条件下(温度：40℃，搅拌速率：30rpm)，将有机包裹物溶液加入至银源溶液中，随后加入还原剂溶液，充分反应2h，经过离心干燥后，制备得到纳米银粉。
(2)制备纳米烧结银膏
将纳米银粉按照92wt％的占比加入至乙二醇：甲醇质量比为1:1的混合溶剂中，经过均质机(混料速率：1800rpm，混料时间：1min)混料后，制备得到纳米烧结银膏，其固含量为92％。
(3)组装形成如图1和图2所示结构的有压烧结工装
将基板5(规格长*宽*高为34.8mm*34.8mm*0.98mm)放置于边框4(规格长*宽*高为38.8mm*38.8mm*2.5mm)与下板6(规格长*宽*高为34.8mm*34.8mm*0.8mm)之间，通过点胶工艺将纳米烧结银膏3滴入至边框4的通孔41内，点胶量控制最终烧结形成的烧结层厚度为50μm，再将芯片2(规格长*宽*高为6.5mm*6.37mm*115μm)放置于纳米烧结银膏3上方，芯片2的边沿与通孔41内壁之间的最小距离为0.05mm(通孔41尺寸在芯片2尺寸的基础上外扩0.07mm)，最后将上板1放置于边框4上方，最终形成如图1所示的结构，有压烧结工装的整体厚度为5mm。
(4)烧结
将装配好的有压烧结工装放置于热压机中，在一定烧结温度(250℃)、压力(15MPa)条件下，进行有压烧结一定时间(10min)，最终实现芯片2与基板5之间的互连，拆除有压烧结工装，得到芯片2与基板5互连的样品。
实施例2
本实施例提供一种SiC芯片的封装方法，其与实施例1的不同之处在于：本实施例中制备和使用的纳米烧结银膏的固含量为90％。
实施例3
本实施例提供一种SiC芯片的封装方法，其与实施例1的不同之处在于：本实施例中使用的边框中间的通孔尺寸为芯片尺寸的基础上外扩0.2mm。
对比例1
本对比例提供一种SiC芯片的封装方法，其与实施例1的不同之处在于：
本对比例制备和使用的纳米烧结银膏的固含量为80％。
对比例2
本对比例提供一种SiC芯片的封装方法，其与实施例1的不同之处在于：本对比例未使用有压烧结工装，在基板上点胶并覆盖芯片后，直接放入热压机按照相同的烧结工艺进行有压烧结。
使用X-ray拍摄实施例1-3和对比例1-2的样品，实施例1-3和对比例1-2的样品的X-ray照片分别如图3-图7所示，可通过颜色深浅来判断烧结层的堆积厚度，颜色越深，表示堆积厚度越厚。
通过对比图3(实施例1的样品)、图4(实施例2的样品)和图6(对比例1的样品)可以发现：在相同烧结条件下，不同溶剂含量的纳米烧结银膏所形成的烧结层的孔隙率对比是不同的：实施例1采用固含量92％的纳米烧结银膏，烧结层的孔隙率约为1.3％；实施例2采用固含量90％的纳米烧结银膏，烧结层的孔隙率约为3.7％；对比例1采用固含量80％的纳米烧结银膏，烧结层的孔隙率约为4.6％，说明降低烧结银膏中的有机溶剂含量，能够减少在烧结层形成孔洞。
通过对比图3(实施例1的样品)、图5(实施例3的样品)和图7(对比例2的样品)可以发现：采用相同溶剂含量的纳米烧结银膏，在使用或未使用有压烧结工装的情况下对BLT的影响：对比例2未使用有压烧结工装，有压烧结造成银膏的外溢，并且导致BLT不均匀；实施例3虽然使用有压烧结工装，但是边框中部的通孔尺寸为芯片尺寸的基础上外扩了0.2mm(距离过大)，相比于未使用有压烧结工装，有压烧结造成的外溢减少，但在加压过程中，造成银膏在芯片边缘堆积，使得BLT不一致；实施例1使用了有压烧结工装，且边框中部的通孔尺寸相对于芯片尺寸的外扩距离在合适范围内，不仅不会外溢，还有效控制了BLT。
综上所述，本申请实施例的纳米烧结银膏的固含量不小于90wt％，减少有机溶剂在烧结层形成的孔洞；配合使用有压烧结工装，可简化烧结工艺，控制芯片与基板之间间距，从而控制生产成本和保证芯片封装效果。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.一种纳米烧结银膏，其特征在于，其主要是由纳米银粉和有机溶剂混合而成，所述纳米烧结银膏的固含量为90-99wt％。
2.根据权利要求1所述的纳米烧结银膏，其特征在于，所述有机溶剂选自于乙二醇、乙醇、乙基纤维素、甲醇、丙三醇、松油醇和聚乙烯醇中的一种或者多种，或者与水的混合液。
3.根据权利要求1所述的纳米烧结银膏，其特征在于，所述纳米银粉为表面包裹有有机包裹物的银粉；可选地，所述纳米银粉是由银源、还原剂和有机包裹物按照摩尔比1:(2-10)：(0.1-10)还原反应得到的。
4.根据权利要求3所述的纳米烧结银膏，其特征在于，所述银源选自于硝酸银、碳酸银、醋酸银和硫酸银中的一种或两种；
和/或，所述还原剂选自于硼氢化钠、柠檬酸钠、过氧化氢和抗坏血酸中的一种或者多种；
和/或，所述有机包裹物选自于聚乙烯吡络烷酮和油酸中的一种或者两种。
5.一种如权利要求1所述的纳米烧结银膏的制备方法，其特征在于，其主要是将纳米银粉和有机溶剂均质混料得到。
6.根据权利要求5所述的纳米烧结银膏的制备方法，其特征在于，采用均质机进行混料的混料速率为1000-2000rpm，混料时间为0.5-5min。
7.根据权利要求5所述的纳米烧结银膏的制备方法，其特征在于，所述纳米银粉的制备方法包括以下步骤：
将银源、还原剂和有机包裹物分别溶解在溶剂中，对应配制形成银源溶液、还原剂溶液和有机包裹物溶液；
将所述有机包裹物溶液加入至所述银源溶液中，再加入所述还原剂溶液，充分反应后，经过离心干燥，制备得到纳米银粉。
8.根据权利要求7所述的纳米烧结银膏的制备方法，其特征在于，所述溶剂选自于去离子水、乙二醇和乙醇中的一种或者多种；
和/或，反应条件为恒温搅拌，反应温度为25-60℃，搅拌速率为10-30rpm；
和/或，充分反应时间为0.5-2h。
9.一种有压烧结工装，用于对纳米烧结银膏进行有压烧结以实现芯片与基板互连，其特征在于，所述有压烧结工装包括边框，所述边框的材质为304不锈钢或石墨，所述边框的下表面能够叠加设置所述基板，所述边框的中部具有能够放置芯片和填充所述纳米烧结银膏的通孔；
所述边框的上表面上方设置有上板，所述上板的材质为聚四氟乙烯，所述上板的下表面具有凸出的抵压部，当所述上板叠加设置于所述边框上时，所述抵压部能够伸入所述通孔内并相对于所述边框向下移动以对所述纳米烧结银膏施加压力。
10.根据权利要求9所述的有压烧结工装，其特征在于，所述边框呈平板状，且平板的下表面具有能够平铺嵌设所述基板的凹槽，所述通孔位于所述凹槽的底面。
11.根据权利要求9所述的有压烧结工装，其特征在于，所述边框的下表面下方设置有下板，所述下板的材质为304不锈钢或石墨。
12.根据权利要求9所述的有压烧结工装，其特征在于，所述通孔的数量为多个且阵列式排列，所述上板上的所述抵压部与所述通孔一一对应。
13.一种烧结工艺，其特征在于，其包括以下步骤：
在平放的基板上叠加设置边框，边框的中部具有通孔；
使用点胶工艺将如权利要求1所述的纳米烧结银膏滴入至所述通孔内，随后在通孔内的所述纳米烧结银膏上叠加放置芯片；
在一定烧结温度下，对所述通孔内的所述芯片施加一定压力以对所述纳米烧结银膏进行有压烧结，最终实现所述芯片与所述基板之间的互连。
14.根据权利要求13所述的烧结工艺，其特征在于，所述烧结的温度为200-300℃，所述压力为5-20MPa，所述烧结的时间为1-10min。
15.根据权利要求13所述的烧结工艺，其特征在于，所述芯片的边沿与所述通孔内壁之间的最小距离为0.05-0.1mm。
16.根据权利要求13所述的烧结工艺，其特征在于，点胶的范围为对应芯片的范围内，点胶量控制最终烧结形成的烧结层厚度为50-60μm。
CN202210866039.6A 2022-07-22 2022-07-22 一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺 Pending CN117476600A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210866039.6A CN117476600A (zh) 2022-07-22 2022-07-22 一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210866039.6A CN117476600A (zh) 2022-07-22 2022-07-22 一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺

Publications (1)

Publication Number Publication Date
CN117476600A true CN117476600A (zh) 2024-01-30

Family

ID=89636631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210866039.6A Pending CN117476600A (zh) 2022-07-22 2022-07-22 一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺

Country Status (1)

Country Link
CN (1) CN117476600A (zh)

Similar Documents

Publication Publication Date Title
CN109935563B (zh) 一种多尺寸混合纳米颗粒膏体及其制备方法
CN108847395B (zh) 一种用于低温快速连接的预烧结纳米网络银膜制备及封装方法
US5503777A (en) Thixotropic conductive paste
US10193005B2 (en) All-aluminum back surface field aluminum paste for crystalline silicon solar cell and preparation method thereof
EP2107863B1 (en) Multilayer ceramic substrate, electronic component, and method of manufacturing multilayer ceramic substrate
KR102279553B1 (ko) 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 동판 접합용 페이스트, 및 접합체의 제조 방법
CN101065842A (zh) 电子元器件及其制造方法
CN102783256A (zh) 金属化基板的制造方法
CN110430951B (zh) 接合用金属糊料、接合体及其制造方法以及半导体装置及其制造方法
EP1873790A1 (en) Paste composition, electrode and solar cell device comprising same
JP4932035B2 (ja) 低温焼成セラミック回路基板
CN109967747B (zh) 一种多层金属膜及其制备方法
CN112444152B (zh) 一种链状铜金属毛细结构及其制作方法
CN112444151B (zh) 一种用于制作均温板元件毛细结构的金属氧化物浆料
JP2013179263A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
WO2020009200A1 (en) Print-on pastes with metal-based additives for modifying material properties of metal particle layers
CN117476600A (zh) 一种纳米烧结银膏、制备方法及有压烧结工装、烧结工艺
CN109979905B (zh) 一种纳米金属膜预制模块及其制备方法
WO2014002949A1 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
CN104868009B (zh) 太阳能电池的制造方法
CN106851970A (zh) 一种热电分离金属基板的制作方法
EP2447955A1 (en) Conductive paste composite
KR100438125B1 (ko) 도전 페이스트, 그의 점도를 제어하는 방법 및 그를이용한 전자 부품
CN113976886A (zh) 多孔结构、均温板、其制作方法及应用
JP2007266042A (ja) 積層構造体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination