CN117476544A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN117476544A CN117476544A CN202210859317.5A CN202210859317A CN117476544A CN 117476544 A CN117476544 A CN 117476544A CN 202210859317 A CN202210859317 A CN 202210859317A CN 117476544 A CN117476544 A CN 117476544A
- Authority
- CN
- China
- Prior art keywords
- forming
- exposure
- areas
- unit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 238000012546 transfer Methods 0.000 claims abstract description 28
- 125000004122 cyclic group Chemical group 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000001351 cycling effect Effects 0.000 claims description 3
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 230000010354 integration Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本公开涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤:提供衬底,所述衬底包括多个单元区域;于所述衬底的多个所述单元区域中依次形成多个曝光区域;于多个所述单元区域中多个曝光区域分别形成转接电路结构。本公开提高了半导体结构的制造效率。
Description
技术领域
本公开涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法。
背景技术
目前,半导体集成电路(IC)产业已经经历了指数式增长。IC材料和设计中的技术进步已经产生了数代IC,其中,每代IC都比前一代IC具有更小和更复杂的电路。在IC发展的过程中,功能密度(即每一芯片面积上互连器件的数量)普遍增加,几何尺寸(即使用制造工艺可以产生的最小部件)不断减小。除了IC部件变得更小和更复杂之外,在其上制造IC的晶圆变得越来越大,提高半导体器件的集成度已成为当前发展的重要方向。
为了提高半导体器件的集成度,通常需要将多个存储芯片与逻辑芯片整合在一起,形成半导体器件。通过所述逻辑芯片向所述存储芯片发送控制信号,以实现存储芯片的写入、读取和擦除等操作。当前在整合多颗存储芯片与逻辑芯片的过程中,由于用于整合多颗存储芯片和逻辑芯片的封装整合电路需要频繁更换掩膜版,并分别进行多次曝光、显影工艺,因而,存在整合效率低等问题,从而降低了半导体制造效率。
因此,如何提高封装整合电路的制造效率,是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供的半导体结构及其形成方法,用于提高封装整合电路的制造效率,从而提高半导体结构的制造效率。
根据一些实施例,本公开提供了一种半导体结构的形成方法,包括如下步骤:
提供衬底,所述衬底包括多个单元区域;
于所述衬底的多个所述单元区域中依次形成多个曝光区域;
于多个所述单元区域中多个曝光区域分别形成转接电路结构。
在一些实施例中,于所述衬底的多个所述单元区域中依次形成多个曝光区域的具体步骤包括:
提供光罩图案;
采用所述光罩图案同时对所述衬底中的多个所述单元区域进行曝光,同时于多个所述单元区域中形成所述曝光区域。
在一些实施例中,所述光罩图案的数量为多个;于所述衬底的多个所述单元区域中依次形成多个曝光区域的具体步骤包括:
对多个所述光罩图案依次排序;
选择一个光罩图案作为当前光罩图案,并执行多次第一循环步骤,直至于所述衬底的多个所述单元区域中依次形成多个曝光区域,所述第一循环步骤包括:
采用所述当前光罩图案对所述衬底中的多个所述单元区域进行曝光,于多个所述单元区域中形成所述曝光区域,且以与所述当前光罩图案相邻的下一光罩图案作为下一次所述第一循环步骤中的当前光罩图案。
在一些实施例中,采用所述当前光罩图案对所述衬底中的多个所述单元区域进行曝光的具体步骤包括:
采用所述当前光罩图案同时对所述衬底中的多个所述单元区域进行曝光;或者,
采用所述当前光罩图案依次对所述衬底中的多个所述单元区域进行曝光。
在一些实施例中,采用所述当前光罩图案依次对所述衬底中的多个所述单元区域进行曝光的具体步骤包括:
选择一个单元区域作为当前单元区域,并执行多次第二循环步骤,直至所述当前光罩图案完成对所述衬底中的多个所述单元区域的曝光,所述第二循环步骤包括:
采用所述当前光罩图案对所述当前单元区域进行至少一次曝光,于所述当前单元区域中形成至少一个所述曝光区域,并以与所述当前单元区域相邻的下一单元区域作为下一次所述第二循环步骤中的当前单元区域。
在一些实施例中,所述光罩图案的数量为四个以上,且每个所述光罩图案执行至少一次所述循环步骤。
在一些实施例中,于所述衬底的多个所述单元区域中依次形成多个曝光区域的具体步骤包括:
提供光罩图案;
采用所述光罩图案对所述单元区域进行多次曝光,于所述单元区域中依次形成多个所述曝光区域。
在一些实施例中,于所述衬底的多个所述单元区域中依次形成多个曝光区域之前,还包括如下步骤:
于所述衬底的多个所述单元区域的边缘处分别形成所述标记。
在一些实施例中,于所述衬底的多个所述单元区域中依次形成多个曝光区域的具体步骤包括:
于多个所述单元区域中分别预先定义多个预曝光区域;
于每个所述单元区域的多个所述预曝光区域的边缘处分别形成标记;
于每个所述单元区域的多个所述预曝光区域的中部分别形成所述曝光区域。
在一些实施例中,所述预曝光区域包括器件区域、以及围绕所述器件区域的外周分布的切割道区域;
所述标记形成于所述切割道区域,所述曝光区域形成于所述器件区域。
在一些实施例中,所述切割道区域包括沿第一方向延伸的第一切割道、以及与所述第一切割道相交且沿第二方向延伸的第二切割道,所述第一方向和所述第二方向均为平行于所述衬底的顶面的方向,且所述第一方向与所述第二方向相交;于每个所述单元区域的多个所述预曝光区域的边缘处分别形成标记的具体步骤包括:
于所述单元区域的所述第一切割道中形成第一标记;
于所述单元区域的所述第二切割道中形成第二标记,所述第一标记和所述第二标记共同构成所述标记。
在一些实施例中,所述单元区域内的多个所述预曝光区域的边缘处的所述标记均相同;或者,
所述单元区域内至少存在两个所述预曝光区域的边缘处的所述标记不同。
在一些实施例中,于每个所述单元区域的多个所述预曝光区域的中部分别形成所述曝光区域之前,还包括如下步骤:
于多个所述单元区域中形成覆盖所述标记的介质层。
在一些实施例中,于多个所述单元区域中多个曝光区域分别形成转接电路结构的具体步骤包括:
对多个所述单元区域中的多个所述曝光区域同时进行显影,于每个所述单元区域的多个所述曝光区域分别形成所述转接电路结构。
在一些实施例中,于多个所述单元区域中多个曝光区域分别形成转接电路结构之后,还包括如下步骤:
切割所述衬底,形成与多个所述单元区域一一对应的多个转接板,所述转接板包括位于所述单元区域内的多个所述转接电路结构;
于所述转接板上方封装至少一个第一半导体器件和至少一个第二半导体器件,所述转接电路结构电连接所述第一半导体器件和所述第二半导体器件。
在一些实施例中,所述衬底为裸晶圆,所述标记形成于所述裸晶圆上。
根据另一些实施例,本公开还提供了一种半导体结构,采用如上所述的半导体结构的形成方法形成,包括:
衬底,所述衬底包括多个单元区域;
转接电路结构,每个所述单元区域包括多个所述转接电路结构,至少两个所述单元区域中存在相同的所述转接电路结构。
在一些实施例中,所述单元区域中的多个所述转接电路结构均相同;或者,
所述单元区域中至少存在两个不同的所述转接电路结构。
在一些实施例中,还包括:
标记,位于所述单元区域的边缘处,且所述单元区域中包括与多个所述转接电路结构一一对应的多个所述标记。
在一些实施例中,还包括:
介质层,覆盖所述标记,所述转接电路结构位于所述介质层上方。
本公开一些实施例提供的半导体结构及其形成方法,通过在衬底上的多个单元区域中依次形成多个曝光区域之后,再于多个所述单元区域中的多个曝光区域分别形成转接电路图案,每个所述单元区域中的所有所述曝光区域形成的所述转接电路图案共同构成封装整合电路,即本公开一些实施例是在整个所述单元区域通过多次曝光形成多个所述曝光区域之后,再通过一次显影于多个所述曝光区域同时形成转接电路结构,从而简化了封装整合电路的形成工艺,提高了封装整合电路的制造效率。另外,本公开一些实施例通过在衬底的每个单元区域中分别形成标记,为后续在所述单元区域中形成转接电路结构提供了对准依据,从而提高了在单元区域中形成转接电路结构的精度,改善了封装整合电路的制造良率。
附图说明
附图1是本公开具体实施方式中半导体结构的形成方法流程图;
附图2-附图8是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。
具体实施方式
下面结合附图对本公开提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法,附图1是本公开具体实施方式中半导体结构的形成方法流程图,附图2-附图8是本公开具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。如图1-图8所示,所述半导体结构的形成方法,包括如下步骤:
步骤S11,提供衬底20,所述衬底20包括多个单元区域21,如图2所示。
所述衬底20的材料可以是但不限于硅,本具体实施方式以所述衬底20为硅衬底为例进行说明。在一实施例中,可以采用光刻工艺在所述衬底20中定义多个所述单元区域21。为了提高对所述衬底20上空间的利用率,多个所述单元区域21可以在所述衬底20中沿第一方向D1和第二方向D2呈二维阵列排布,其中,所述第一方向D1和所述第二方向D2均为平行于所述衬底20的顶面的方向,且所述第一方向D1和所述第二方向D2相交。本具体实施方式中的图2-图8是以所述衬底20上包括四个单元区域21为例进行说明。所述单元区域21后续用作封装整合第一半导体器件和第二半导体器件的转接结构(例如转接板),因此,可以根据所需封装整合的所述第一半导体器件的结构和数量、以及所述第二半导体器件的结构和数量,调整所述单元区域21的尺寸大小。在本具体实施方式中,多个所述单元区域21的尺寸和形状均相同。本具体实施方式中的多个是指两个以上。其中,所述第一半导体器件和所述第二半导体器件为存储芯片、逻辑芯片、图像传感器、处理器、电源芯片中的人任一种或者两种以上的组合。
在一实施例中,任意相邻的两个所述单元区域21之间具有空隙,以便于后续通过切割工艺分割相邻的所述单元区域21,降低对所述单元区域21内部造成损伤的风险。在另一实施例中,任意相邻的两个所述单元区域21的边缘相接触且任意相邻的两个所述单元区域21不交叠,以进一步提高对所述衬底20上空间的利用率。
步骤S12,于所述衬底20的多个所述单元区域21中依次形成多个曝光区域,如图2所示。
步骤S13,于多个所述单元区域21中多个曝光区域分别形成转接电路结构。
在一些实施例中,于所述衬底20的多个所述单元区域21中依次形成多个曝光区域的具体步骤包括:
提供光罩图案;
采用所述光罩图案同时对所述衬底中的多个所述单元区域21进行曝光,同时于多个所述单元区域21中形成所述曝光区域。
本具体实施方式中所述的曝光区域是指采用光罩图案进行曝光后、且未进行显影的区域。具体来说,根据需要在所述单元区域21中形成的所述转接电路结构的具体结构,选择相应的所述光罩图案,并采用所述光罩图案在所述单元区域21中进行曝光。由于本具体实施方式在所述衬底20上设置了多个所述单元区域21,采用所述光罩图案对需要形成与所述光罩图案对应的转接电路结构的多个所述单元区域21同时进行曝光,同时在多个所述单元区域21中形成相同的所述曝光区域,从而可以进一步减少频繁更换光罩的操作,简化所述半导体结构的制造流程,提高所述半导体结构的制造效率。
在一些实施例中,所述光罩图案的数量为多个;于所述衬底20的多个所述单元区域21中依次形成多个曝光区域的具体步骤包括:
对多个所述光罩图案依次排序;
选择一个光罩图案作为当前光罩图案,并执行多次第一循环步骤,直至于所述衬底20的多个所述单元区域21中依次形成多个曝光区域,所述第一循环步骤包括:
采用所述当前光罩图案对所述衬底20中的多个所述单元区域21进行曝光,于多个所述单元区域21中形成所述曝光区域,且以与所述当前光罩图案相邻的下一光罩图案作为下一次所述第一循环步骤中的当前光罩图案。
在一些实施例中,所述光罩图案的数量为四个以上,且每个所述光罩图案执行至少一次所述第一循环步骤。举例来说,所述光罩图案的数量为四个、五个、六个或者七个。优选的,所述光罩图案的数量为四个,以在节省工艺流程的同时,确保完整的所述封装整合电路的形成。
在一些实施例中,于多个所述单元区域21中多个曝光区域分别形成转接电路结构的具体步骤包括:
对多个所述单元区域21中的多个所述曝光区域同时进行显影,于每个所述单元区域21的多个所述曝光区域分别形成所述转接电路结构。
具体来说,一块掩膜版或者光罩的正常曝光范围为26×33mm2,为了提高集成度,需要将多个所述第一半导体器件与多个所述第二半导体器件一起进行封装整合,即一个所述单元区域21中形成的所述转接电路结构需要能够封装整合多个所述第一半导体器件和多个所述第二半导体器件,这就导致一个所述单元区域21中所需形成的所述转接电路结构的尺寸大于一块掩膜版或者光罩的正常曝光范围。为此,本具体实施方式提供多个所述光罩图案,并将多个所述光罩图案分别转移至一个所述单元区域21中,以于所述单元区域21中形成与多个所述光罩图案分别对应的多个所述曝光区域,由一个所述单元区域21中的多个所述曝光区域拼接、组合形成一个所述封装整合电路曝光区域。在一实施例中,多个所述光罩图案的图案结构互不相同。
当采用多个所述光罩图案在一个所述单元区域21中形成多个所述转接电路结构时,可以采用多个所述光罩图案依次对一个所述单元区域21进行曝光之后,再对整个所述单元区域21进行显影,从而可以在所述单元区域21内形成多个所述转接电路结构的工艺中仅需进行一次显影,节省了在所述单元区域21中形成完整的封装整合电路的整个流程,提高了所述半导体结构的制程效率,并降低了所述半导体结构的制造成本。其中,所述封装整合电路由一个所述单元区域21内所有的所述转接电路结构组合形成。
在一些实施例中,采用所述当前光罩图案对所述衬底20中的多个所述单元区域21进行曝光的具体步骤包括:
采用所述当前光罩图案同时对所述衬底20中的多个所述单元区域进行曝光;或者,
采用所述当前光罩图案依次对所述衬底20中的多个所述单元区域进行曝光。
以下以所述光罩图案的数量为四个、且在每一次所述第一循环步骤中采用所述当前光罩图案同时对所述衬底20中的多个所述单元区域进行曝光为例进行说明。举例来说,对四个所述光罩图案依次排序,分别为第一个光罩图案、第二个光罩图案、第三个光罩图案和第四个光罩图案。所述第一光罩图案、所述第二光罩图案、所述第三光罩图案和所述第四光罩图案互不相同。先执行第一次所述第一循环步骤的过程:首先,形成第一掩膜版,所述第一掩膜版中包括与所述衬底20中的多个所述单元区域21一一对应的多个所述第一个光罩图案;接着,同时采用多个所述第一个光罩图案一一对多个所述单元区域21进行曝光,于每个是所述单元区域21中形成第一曝光区域30,如图3所示。接着,执行第二次所述第一循环步骤:首先,形成第二掩膜版,所述第二掩膜版中包括与所述衬底20中的多个所述单元区域21一一对应的多个所述第二个光罩图案;接着,同时采用多个所述第二个光罩图案一一对多个所述单元区域21进行曝光,于每个所述单元区域21中形成第二曝光区域40,如图4所示。接着,执行第三次所述第一循环步骤:首先,形成第三掩膜版,所述第三掩膜版中包括与所述衬底20中的多个所述单元区域21一一对应的多个所述第三个光罩图案;接着,同时采用多个所述第三个光罩图案一一对多个所述单元区域21进行曝光,于每个所述单元区域21中形成第三曝光区域50,如图5所示。之后,执行第四次所述第一循环步骤:首先,形成第四掩膜版,所述第四掩膜版中包括与所述衬底20中的多个所述单元区域21一一对应的多个所述第四个光罩图案;接着,同时采用多个所述第四个光罩图案一一对多个所述单元区域21进行曝光,于每个所述单元区域21中形成第四曝光区域60,如图6所示。
在执行完上述的四次所述循环步骤之后,同时对所述衬底20上的所有所述单元区域21进行显影,从而同时在所述衬底20上的所有所述单元区域21中分别形成多个所述转接电路结构。其中,所述转接电路结构包括由所述第一曝光区域30显影形成的第一转接电路结构31、由所述第二曝光区域40显影形成的第二转接电路结构41、由所述第三曝光区域50显影形成的第三转接电路结构51、以及由所述第四曝光区域50显影形成的第四转接电路结构51,参见图7。在一实施例中,所述第一转接电路结构31、所述第二转接电路结构41、所述第三转接电路结构51和所述第四转接电路结构61相互独立、互不连接。在另一实施例中,所述第一转接电路结构31、所述第二转接电路结构41、所述第三转接电路结构51和所述第四转接电路结构61中至少存在两者相互电连接。
以上是以采用所述当前光罩图案同时对多个所述单元区域21进行曝光为例进行说明,以进一步简化所述半导体结构的光刻步骤。在另一些实施例中,当多个所述单元区域21中需要形成与所述当前光罩图案对应的转接电路结构的位置不同时,也可以采用所述当前光罩图案依次对所述衬底20中的多个所述单元区域21进行曝光,以在多个所述单元区域21中形成不同的封装整合电路,以提高所述半导体结构的制造灵活性。
在一些实施例中,采用所述当前光罩图案依次对所述衬底20中的多个所述单元区域21进行曝光的具体步骤包括:
选择一个单元区域21作为当前单元区域,并执行多次第二循环步骤,直至所述当前光罩图案完成对所述衬底20中的多个所述单元区域21的曝光,所述第二循环步骤包括:
采用所述当前光罩图案对所述当前单元区域进行至少一次曝光,于所述当前单元区域中形成至少一个所述曝光区域,并以与所述当前单元区域相邻的下一单元区域作为下一次所述第二循环步骤中的当前单元区域。
以所述衬底20上包括四个单元区域,即第一单元区域、第二单元区域、第三单元区域和第四单元区域为例,在采用所述当前光罩图案依次在多个所述单元区域21中进行曝光时,先执行第一次所述第二循环步骤:采用所述当前光罩图案在所述第一单元区域进行至少一次曝光,于所述第一单元区域中形成至少一个所述曝光区域;再执行第二次所述第二循环步骤:采用所述当前光罩图案在所述第二单元区域进行至少一次曝光,于所述第二单元区域中形成至少一个所述曝光区域;再执行第三次所述第二循环步骤:采用所述当前光罩图案在所述第三单元区域进行至少一次曝光,于所述第三单元区域中形成至少一个所述曝光区域;最后执行第四次所述第二循环步骤:采用所述当前光罩图案在所述第四单元区域进行至少一次曝光,于所述第四单元区域中形成至少一个所述曝光区域。
在一些实施例中,于所述衬底20的多个所述单元区域21中依次形成多个曝光区域的具体步骤包括:
提供光罩图案;
采用所述光罩图案对所述单元区域21进行多次曝光,于所述单元区域21中依次形成多个所述曝光区域。
具体来说,当需要在所述单元区域21中形成多个相同的所述转接电路图案时,可以采用所述光罩图案对所述单元区域21中的多个位置分别依次进行曝光,以于所述单元区域21中形成多个结构相同的所述曝光区域,使得后续能够整合或者封装多个相同的所述第一半导体器件或者多个相同的所述第二半导体器件。
在一些实施例中,于所述衬底20的多个所述单元区域21中依次形成多个曝光区域之前,还包括如下步骤:
于所述衬底20的多个所述单元区域21的边缘处分别形成所述标记22。
具体来说,在采用光刻工艺于所述单元区域21中形成所述曝光区域时,可以先通过已形成的所述标记22对准所述光罩图案和所述单元区域,对准之后再进行曝光,以确保形成的所述曝光区域在所述衬底20上的位置的准确性,进而确保了后续在所述单元区域21中形成的所述转接电路结构的位置的准确性,避免了因所述转接电路结构偏移导致后续无法准确封装所述第一半导体器件和所述第二半导体器件的问题。
在一些实施例中,于所述衬底20的多个所述单元区域21中依次形成多个曝光区域的具体步骤包括:
于多个所述单元区域21中分别预先定义多个预曝光区域;
于每个所述单元区域21的多个所述预曝光区域的边缘处分别形成标记22;
于每个所述单元区域21的多个所述预曝光区域的中部分别形成所述曝光区域。
在一些实施例中,所述预曝光区域包括器件区域211、以及围绕所述器件区域211的外周分布的切割道区域212;
所述标记22形成于所述切割道区域212,所述曝光区域形成于所述器件区域211。
具体来说,所述单元区域21中多个所述预曝光区域,每个所述预曝光区域均包括所述器件区域211、以及环绕所述器件区域211的外周分布的所述切割道区域212。其中,所述器件区域211后续用于形成所述曝光区域;所述切割道区域212后续用于切割,以分离相邻的所述单元区域21。本具体实施方式通过将所述标记22仅形成在所述切割道区域212中,避免所述标记22占用所述器件区域211,有助于提高所述器件区域211的面积利用率。而且,本具体实施方式可以形成一个标记掩膜版,且在所述标记掩膜版中形成与多个所述预曝光区域一一对应的多个标记图案,然后,采用所述标记掩膜版同时对多个所述预曝光区域中的多个所述切割道区域212进行曝光、显影,从而同时于多个所述预曝光区域的所述切割道区域212中形成所述标记22,以节省在所述单元区域21中的多个所述预曝光区域内形成所述标记22的整个工艺流程,简化了所述半导体结构的制程工艺。本具体实施方式中所述的标记22可以是对准标记(Alignment Mark),也可以是套刻标记(Overlay Mark)。
在一些实施例中,所述切割道区域212包括沿第一方向D1延伸的第一切割道、以及与所述第一切割道相交且沿第二方向D2延伸的第二切割道,所述第一方向D1和所述第二方向D2均为平行于所述衬底20的顶面的方向,且所述第一方向D1与所述第二方向D2相交;于每个所述单元区域21的多个所述预曝光区域的边缘处分别形成标记22的具体步骤包括:
于所述单元区域21的所述第一切割道中形成第一标记;
于所述单元区域21的所述第二切割道中形成第二标记,所述第一标记和所述第二标记共同构成所述标记22。
举例来说,如图2所示,每个所述单元区域21内的多个所述预曝光区域均呈矩形,每个所述预曝光区域中的所述切割道区域212包括两条沿所述第一方向D1延伸的所述第一切割道、以及两条沿所述第二方向D2延伸的所述第二切割道,每条所述第一切割道沿所述第一方向D1相对的两端部分别与两条所述第二切割道连接,每条所述第二切割道沿所述第二方向D2相对的两端部分别与两条所述第一切割道连接,两条所述第一切割道和两条所述第二切割道共同形成围框状的所述切割道区域212。每个所述标记22均包括位于所述第一切割道中的所述第一标记和位于所述第二切割道中的所述第二标记,在后续形成所述转接电路结构的过程中,通过所述第一标记可以确保光罩图案与所述器件区域211在所述第一方向D1上对准,并同时通过所述第二标记确保所述光罩图案与所述器件区域211在所述第二方向D2上对准,即通过所述第一标记和所述第二标记进一步确保了所述转接电路结构在所述器件区域211内部位置的精确度,从而进一步提高了后续整合封装所述第一半导体器件和所述第二半导体器件的精准度。
为了简化所述标记22的形成工艺,在一些实施例中,所述单元区域21内的多个所述预曝光区域的边缘处的所述标记22均相同;或者,
为了满足采用不同的光罩图案在所述单元区域21内形成不同的曝光区域的需求,所述单元区域21内至少存在两个所述预曝光区域的边缘处的所述标记22不同。在一示例中,所述标记22不同是指所述标记22的尺寸、结构中的一者或者两者不同。
在一些实施例中,于每个所述单元区域21的多个所述预曝光区域的中部分别形成所述曝光区域之前,还包括如下步骤:
于多个所述单元区域21中形成覆盖所述标记22的介质层。
举例来说,在采用光刻工艺于所述衬底20的所述单元区域21中形成所述标记22之后,可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺沉积氧化物材料(例如二氧化硅)等绝缘介质材料于所述标记22的表面和所述衬底20的表面,并通过化学机械研磨(CMP)等平坦化工艺处理之后,形成覆盖所述标记22和所述衬底20的所述介质层。本具体实施方式通过在形成所述转接电路结构之前,形成覆盖所述标记22的所述介质层,以减少所述标记22对后续形成所述转接电路结构的影响。
在一些实施例中,于多个所述单元区域21中多个曝光区域分别形成转接电路结构之后,还包括如下步骤:
切割所述衬底20,形成与多个所述单元区域21一一对应的多个转接板,所述转接板包括位于所述单元区域21内的多个所述转接电路结构;
于所述转接板上方封装至少一个第一半导体器件90和至少一个第二半导体器件91,所述转接电路结构电连接所述第一半导体器件90和所述第二半导体器件91。
举例来说,所述衬底20上包括沿所述第一方向D1和所述第二方向D2呈阵列排布的多个所述单元区域21,且任意相邻的两个所述单元21对准排布,即任意相邻的两个所述单元区域21中的所述切割道区域212对准、且任意相邻的两个所述单元区域21中的所述器件区域211也对准。沿所述切割道区域212切割所述衬底20,以将所述衬底20分割为多个相互独立的所述单元区域21,每个所述单元区域21作为一个所述转接板。每个所述转接板中的所述衬底20作为所述转接衬底。附图7是本具体实施方式中转接板的俯视结构示意图。如图7所示,每个所述转接板包括所述转接衬底、以及位于所述转接衬底上方的封装整合电路,每个所述封装整合电路由一个所述单元区域21中所有的所述转接电路结构拼接、组合构成。图7以所述封装整合电路包括所述第一转接电路结构31、所述第二转接电路结构41、所述第三转接电路结构51和所述第四转接电路结构61为例进行说明。
所述转接电路结构采用导电材料形成,用于在整合封装所述第一半导体器件90和所述第二半导体器件91,以实现所述第一半导体器件90与所述第二半导体器件91之间的电连接。举例来说,在形成所述转接板之后,将多个所述第一半导体器件90和多个所述第二半导体器件91均固定于所述转接板上,且电连接所述第一半导体器件90与所述转接电路结构、并电连接所述第二半导体器件91与所述转接电路结构。在一示例中,所述存第一半导体器件90可以是但不限于HBM(High Bandwidth Memory,高带宽存储器)。所述第二半导体器件91可以是但不限于ASIC(Application Specific Integrated Circuit,专用集成电路)。
为了简化工艺制程、节约制造成本,在一些实施例中,所述衬底20为裸晶圆,所述标记22形成于所述裸晶圆上。
本具体实施方式还提供了一种半导体结构,采用如上所述的半导体结构的形成方法形成,所述半导体结构的形成方法可以参见图1-图8,所述半导体结构的示意图可以参见图2-图8。如图2-图8所示,所述半导体结构,包括:包括:
衬底20,所述衬底包括多个单元区域21;
转接电路结构,每个所述单元区域21包括多个所述转接电路结构,至少两个所述单元区域21中存在相同的所述转接电路结构。
具体来说,所述衬底20的材料可以是但不限于硅,本具体实施方式以所述衬底20为硅衬底为例进行说明。在一实施例中,所述衬底20为裸晶圆。为了提高对所述衬底20上空间的利用率,多个所述单元区域21可以在所述衬底20中沿第一方向D1和第二方向D2呈二维阵列排布,其中,所述第一方向D1和所述第二方向D2均为平行于所述衬底20的顶面的方向,且所述第一方向D1和所述第二方向D2相交。
为了简化所述半导体结构的制造工艺,在一些实施例中,所述单元区域21中的多个所述转接电路结构均相同;或者,
所述单元区域21中至少存在两个不同的所述转接电路结构,以满足不同半导体器件封装整合的需求。
具体来说,一块掩膜版的正常曝光范围为26×33mm2,为了提高集成度,需要将多个所述第一半导体器件与多个所述第二半导体器件一起进行封装整合,即一个所述单元区域21中形成的多个所述转接电路结构需要能够封装整合多个所述第一半导体器件与多个所述第二半导体器件,这就导致一个所述单元区域21中所需形成的所述转接电路结构的尺寸大于一块掩膜版的正常曝光范围。为此,本具体实施方式提供多个所述光罩图案,并在所述单元区域21中依次进行多次曝光,形成多个所述曝光区域之后,再对整个所述单元区域21进行显影,以于所述单元区域21中形成由多个所述转接电路结构构成的封装整合电路。
在一些实施例中,所述半导体结构还包括:
标记22,位于所述单元区域21的边缘处,且所述单元区域21中包括与多个所述转接电路结构一一对应的多个所述标记22。其中,所述标记22可以为对准标记,也可以为套刻标记。所述标记22用于在形成转接电路结构的过程中进行光罩图案与所述单元区域21的对准,以提高所述转接电路结构在所述单元区域21内的位置精确度,从而提高通过所述转接电路结构整合封装第一半导体器件和第二半导体器件的精度。
在一些实施例中,所述半导体结构还包括:
介质层,覆盖所述标记22,所述转接电路结构位于所述介质层上方。
本具体实施方式通过在形成所述转接电路结构之前,形成覆盖所述标记22的所述介质层,即在所述标记22与所述转接电路结构之间形成所述介质层,以减少所述标记22对后续形成所述转接电路结构的影响。其中,所述介质层的材料可以是但不限于氧化物材料(例如二氧化硅)等绝缘介质材料。
本具体实施方式一些实施例提供的半导体结构及其形成方法,通过在衬底上的多个单元区域中依次形成多个曝光区域之后,再于多个所述单元区域中的多个曝光区域分别形成转接电路图案,每个所述单元区域中的所有所述曝光区域形成的所述转接电路图案共同构成封装整合电路,即本具体实施方式一些实施例是在整个所述单元区域通过多次曝光形成多个所述曝光区域之后,再通过一次显影于多个所述曝光区域同时形成转接电路结构,从而简化了封装整合电路的形成工艺,提高了封装整合电路的制造效率。另外,本具体实施方式一些实施例通过在衬底的每个单元区域中分别形成标记,为后续在所述单元区域中形成转接电路结构提供了对准依据,从而提高了在单元区域中形成转接电路结构的精度,改善了封装整合电路的制造良率。
以上所述仅是本公开的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本公开原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本公开的保护范围。
Claims (20)
1.一种半导体结构的形成方法,其特征在于,包括如下步骤:
提供衬底,所述衬底包括多个单元区域;
于所述衬底的多个所述单元区域中依次形成多个曝光区域;
于多个所述单元区域中多个曝光区域分别形成转接电路结构。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,于所述衬底的多个所述单元区域中依次形成多个曝光区域的具体步骤包括:
提供光罩图案;
采用所述光罩图案同时对所述衬底中的多个所述单元区域进行曝光,同时于多个所述单元区域中形成所述曝光区域。
3.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述光罩图案的数量为多个;于所述衬底的多个所述单元区域中依次形成多个曝光区域的具体步骤包括:
对多个所述光罩图案依次排序;
选择一个光罩图案作为当前光罩图案,并执行多次第一循环步骤,直至于所述衬底的多个所述单元区域中依次形成多个曝光区域,所述第一循环步骤包括:
采用所述当前光罩图案对所述衬底中的多个所述单元区域进行曝光,于多个所述单元区域中形成所述曝光区域,且以与所述当前光罩图案相邻的下一光罩图案作为下一次所述第一循环步骤中的当前光罩图案。
4.根据权利要求3所述的半导体结构的形成方法,其特征在于,采用所述当前光罩图案对所述衬底中的多个所述单元区域进行曝光的具体步骤包括:采用所述当前光罩图案同时对所述衬底中的多个所述单元区域进行曝光;或者,
采用所述当前光罩图案依次对所述衬底中的多个所述单元区域进行曝光。
5.根据权利要求3所述的半导体结构的形成方法,其特征在于,采用所述当前光罩图案依次对所述衬底中的多个所述单元区域进行曝光的具体步骤包括:
选择一个单元区域作为当前单元区域,并执行多次第二循环步骤,直至所述当前光罩图案完成对所述衬底中的多个所述单元区域的曝光,所述第二循环步骤包括:
采用所述当前光罩图案对所述当前单元区域进行至少一次曝光,于所述当前单元区域中形成至少一个所述曝光区域,并以与所述当前单元区域相邻的下一单元区域作为下一次所述第二循环步骤中的当前单元区域。
6.根据权利要求3所述的半导体结构的形成方法,其特征在于,所述光罩图案的数量为四个以上,且每个所述光罩图案执行至少一次所述循环步骤。
7.根据权利要求1所述的半导体结构的形成方法,其特征在于,于所述衬底的多个所述单元区域中依次形成多个曝光区域的具体步骤包括:
提供光罩图案;
采用所述光罩图案对所述单元区域进行多次曝光,于所述单元区域中依次形成多个所述曝光区域。
8.根据权利要求1所述的半导体结构的形成方法,其特征在于,于所述衬底的多个所述单元区域中依次形成多个曝光区域之前,还包括如下步骤:
于所述衬底的多个所述单元区域的边缘处分别形成标记。
9.根据权利要求8所述的半导体结构的形成方法,其特征在于,于所述衬底的多个所述单元区域中依次形成多个曝光区域的具体步骤包括:
于多个所述单元区域中分别预先定义多个预曝光区域;
于每个所述单元区域的多个所述预曝光区域的边缘处分别形成标记;
于每个所述单元区域的多个所述预曝光区域的中部分别形成所述曝光区域。
10.根据权利要求9所述的半导体结构的形成方法,其特征在于,所述预曝光区域包括器件区域、以及围绕所述器件区域的外周分布的切割道区域;
所述标记形成于所述切割道区域,所述曝光区域形成于所述器件区域。
11.根据权利要求10所述的半导体结构的形成方法,其特征在于,所述切割道区域包括沿第一方向延伸的第一切割道、以及与所述第一切割道相交且沿第二方向延伸的第二切割道,所述第一方向和所述第二方向均为平行于所述衬底的顶面的方向,且所述第一方向与所述第二方向相交;于每个所述单元区域的多个所述预曝光区域的边缘处分别形成标记的具体步骤包括:于所述单元区域的所述第一切割道中形成第一标记;
于所述单元区域的所述第二切割道中形成第二标记,所述第一标记和所述第二标记共同构成所述标记。
12.根据权利要求9所述的半导体结构的形成方法,其特征在于,所述单元区域内的多个所述预曝光区域的边缘处的所述标记均相同;或者,
所述单元区域内至少存在两个所述预曝光区域的边缘处的所述标记不同。
13.根据权利要求9所述的半导体结构的形成方法,其特征在于,于每个所述单元区域的多个所述预曝光区域的中部分别形成所述曝光区域之前,还包括如下步骤:
于多个所述单元区域中形成覆盖所述标记的介质层。
14.根据权利要求1所述的半导体结构的形成方法,其特征在于,于多个所述单元区域中多个曝光区域分别形成转接电路结构的具体步骤包括:
对多个所述单元区域中的多个所述曝光区域同时进行显影,于每个所述单元区域的多个所述曝光区域分别形成所述转接电路结构。
15.根据权利要求1所述的半导体结构的形成方法,其特征在于,于多个所述单元区域中多个曝光区域分别形成转接电路结构之后,还包括如下步骤:
切割所述衬底,形成与多个所述单元区域一一对应的多个转接板,所述转接板包括位于所述单元区域内的多个所述转接电路结构;
于所述转接板上方封装至少一个第一半导体器件和至少一个第二半导体器件,所述转接电路结构电连接所述第一半导体器件和所述第二半导体器件。
16.根据权利要求8所述的半导体结构的形成方法,其特征在于,所述衬底为裸晶圆,所述标记形成于所述裸晶圆上。
17.一种半导体结构,采用如权利要求1所述的半导体结构的形成方法形成,其特征在于,包括:
衬底,所述衬底包括多个单元区域;
转接电路结构,每个所述单元区域包括多个所述转接电路结构,至少两个所述单元区域中存在相同的所述转接电路结构。
18.根据权利要求17所述半导体结构,其特征在于,所述单元区域中的多个所述转接电路结构均相同;或者,
所述单元区域中至少存在两个不同的所述转接电路结构。
19.根据权利要求17所述的半导体结构,其特征在于,还包括:
标记,位于所述单元区域的边缘处,且所述单元区域中包括与多个所述转接电路结构一一对应的多个所述标记。
20.根据权利要求19所述的半导体结构,其特征在于,还包括:
介质层,覆盖所述标记,所述转接电路结构位于所述介质层上方。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210859317.5A CN117476544A (zh) | 2022-07-21 | 2022-07-21 | 半导体结构及其形成方法 |
PCT/CN2022/109872 WO2024016384A1 (zh) | 2022-07-21 | 2022-08-03 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210859317.5A CN117476544A (zh) | 2022-07-21 | 2022-07-21 | 半导体结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117476544A true CN117476544A (zh) | 2024-01-30 |
Family
ID=89616885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210859317.5A Pending CN117476544A (zh) | 2022-07-21 | 2022-07-21 | 半导体结构及其形成方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117476544A (zh) |
WO (1) | WO2024016384A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109782542A (zh) * | 2017-11-10 | 2019-05-21 | 长鑫存储技术有限公司 | 半导体转接板曝光方法以及曝光设备 |
CN209044303U (zh) * | 2018-12-04 | 2019-06-28 | 福建中晶科技有限公司 | 一种图形化蓝宝石衬底曝光纵向拼接结构 |
CN113534601A (zh) * | 2020-04-13 | 2021-10-22 | 长鑫存储技术有限公司 | 一种掩膜版的布局方法及装置、掩膜版 |
JP2023551893A (ja) * | 2020-12-08 | 2023-12-13 | ラム リサーチ コーポレーション | 有機蒸気によるフォトレジストの現像 |
-
2022
- 2022-07-21 CN CN202210859317.5A patent/CN117476544A/zh active Pending
- 2022-08-03 WO PCT/CN2022/109872 patent/WO2024016384A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024016384A1 (zh) | 2024-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8324741B2 (en) | Layered chip package with wiring on the side surfaces | |
US20060097356A1 (en) | Semiconductor substrate, manufacturing method of a semiconductor device and testing method of a semiconductor device | |
US6323559B1 (en) | Hexagonal arrangements of bump pads in flip-chip integrated circuits | |
JP5228029B2 (ja) | 積層チップパッケージの製造方法 | |
US7902677B1 (en) | Composite layered chip package and method of manufacturing same | |
JP2007214243A (ja) | 半導体装置の製造方法 | |
US7915083B1 (en) | Method of manufacturing layered chip package | |
US8183599B2 (en) | Semiconductor device with interface circuit and method of configuring semiconductor devices | |
US8298862B2 (en) | Method of manufacturing layered chip package | |
JP2669391B2 (ja) | 半導体装置 | |
US6854105B2 (en) | Chip arrangement determining apparatus and method | |
CN113785384A (zh) | 使用光电标记对半导体器件进行裸片级唯一认证和序列化的方法 | |
JP4927192B2 (ja) | 積層チップパッケージおよびその製造方法 | |
US20080187843A1 (en) | photomask and method for manufacturing a semiconductor device using the photomask | |
KR100857634B1 (ko) | 반도체 집적회로의 설계, 제조방법 및 검사방법 및 반도체집적회로 | |
US8436482B2 (en) | Semiconductor device, and method of fabricating semiconductor device | |
CN117476544A (zh) | 半导体结构及其形成方法 | |
KR20240101695A (ko) | 노광 방법 및 노광 시스템 | |
JP2011166110A (ja) | 積層チップパッケージの製造方法 | |
US20220277127A1 (en) | Bonded Semiconductor Device And Method For Forming The Same | |
US20220399282A1 (en) | Large die wafer, large die and method of forming the same | |
CN114256209A (zh) | 一种大尺寸芯片设计版图结构 | |
US9915869B1 (en) | Single mask set used for interposer fabrication of multiple products | |
CN110911349A (zh) | 一种芯片、半导体器件及其制备方法 | |
US20040238973A1 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |