CN117460360A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117460360A
CN117460360A CN202310875758.9A CN202310875758A CN117460360A CN 117460360 A CN117460360 A CN 117460360A CN 202310875758 A CN202310875758 A CN 202310875758A CN 117460360 A CN117460360 A CN 117460360A
Authority
CN
China
Prior art keywords
sensing
layer
electrode
line
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310875758.9A
Other languages
English (en)
Inventor
黄英秀
赵诚赞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117460360A publication Critical patent/CN117460360A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：像素，包括发光元件；以及感测通道，通过第一感测线连接到发光元件的第一电极，并且通过第二感测线连接到发光元件的第二电极。感测通道包括：放大器，包括连接到第二感测线的第一输入端子；以及第一开关，将放大器的输出端子连接到第一感测线。

Description

显示装置
本申请要求于2022年7月25日提交的第10-2022-0092021号韩国专利申请的优先权以及从其获得的所有权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
公开的各种实施例涉及一种显示装置。
背景技术
随着信息技术的发展，作为用户与信息之间的连接媒介的显示装置的重要性已经被强调。因此，诸如液晶显示装置和有机发光显示装置的各种显示装置广泛用于各种领域。
显示装置的像素的特性可能由于各种原因(例如，制造工艺中的偏差、使用中的劣化等)而彼此不同。为了准确地显示图像，可能期望准确地感测像素的特性，并且可能期望在将数据电压提供到像素之前基于感测的结果来补偿数据电压。
使用积分器的用于感测像素特性的常规感测方法，通常基于这样的假设运行：将要输入到感测线的感测电流呈线性分布。然而，因为流过实际晶体管和二极管的电流是指数电流，因此使用积分器的常规感测方法可能不准确，感测精度相对低。
发明内容
公开的各种实施例涉及一种可以准确地感测指数电流而不是线性电流的显示装置。
公开的实施例提供了一种显示装置，所述显示装置包括：像素，包括发光元件；以及感测通道，通过第一感测线连接到发光元件的第一电极，并且通过第二感测线连接到发光元件的第二电极。在这样的实施例中，感测通道包括：放大器，包括连接到第二感测线的第一输入端子；以及第一开关，将放大器的输出端子连接到第一感测线。
在实施例中，所述显示装置还可以包括：第二开关，将发光元件的第一电极连接到第一电力线。
在实施例中，第一开关的导通时段与第二开关的导通时段可以彼此不重叠。
在实施例中，像素可以包括：第一晶体管，包括连接到第一节点的栅电极、连接到第二电力线的第一电极和连接到第二节点的第二电极；第二晶体管，包括连接到第一扫描线的栅电极、连接到数据线的第一电极和连接到第一节点的第二电极；第三晶体管，包括连接到第二扫描线的栅电极、连接到初始化线的第一电极和连接到第二节点的第二电极；以及存储电容器，包括连接到第一节点的第一电极和连接到第二节点的第二电极。
在实施例中，放大器的第一输入端子接收输入电压，输入电压独立于初始化线的初始化电压。
在实施例中，放大器的第二输入端子可以连接到地。
在实施例中，放大器的第一输入端子可以是反相端子，并且放大器的第二输入端子可以是非反相端子。
在实施例中，在显示时段期间，第一开关可以处于截止状态，并且第二开关可以处于导通状态。
在实施例中，在针对发光元件的二极管电压感测时段期间，第一开关可以处于导通状态，并且第二开关可以处于截止状态。
在实施例中，在第一晶体管的阈值电压感测时段的第一时段期间，第一开关可以处于截止状态，并且第二开关可以处于导通状态。在这样的实施例中，在第一时段之后的第二时段期间，第一开关可以处于导通状态，并且第二开关可以处于截止状态。
在实施例中，在第一晶体管的迁移率感测时段期间，第一开关可以处于导通状态，并且第二开关可以处于截止状态。
公开的实施例提供了一种显示装置，所述显示装置包括：像素，包括发光元件；以及感测通道，通过第一感测线连接到发光元件的第一电极，并且通过第二感测线连接到像素的至少一个晶体管。在这样的实施例中，感测通道包括：放大器，包括连接到第二感测线的第一输入端子；以及第一开关，将放大器的输出端子与第一感测线连接。
在实施例中，所述显示装置还可以包括：第二开关，将发光元件的第一电极连接到第一电力线。
在实施例中，第一开关的导通时段与第二开关的导通时段可以彼此不重叠。
在实施例中，像素可以包括：第一晶体管，包括连接到第一节点的栅电极、连接到第二电力线的第一电极和连接到第二节点的第二电极；第二晶体管，包括连接到第一扫描线的栅电极、连接到数据线的第一电极和连接到第一节点的第二电极；第三晶体管，包括连接到第二扫描线的栅电极、连接到初始化线的第一电极和连接到第二节点的第二电极；以及存储电容器，包括连接到第一节点的第一电极和连接到第二节点的第二电极。
在实施例中，至少一个晶体管可以是第三晶体管。
在实施例中，放大器的第一输入端子可以连接到初始化线。
在实施例中，放大器的第二输入端子可以连接到地。
在实施例中，放大器的第一输入端子可以包括反相端子，并且放大器的第二输入端子可以包括非反相端子。
在实施例中，在显示时段期间，第一开关可以处于截止状态，并且第二开关可以处于导通状态。
附图说明
图1是用于描述根据公开的实施例的显示装置的图。
图2是用于描述根据公开的实施例的像素和感测通道的图。
图3是用于描述图2的像素的显示时段的图。
图4和图5是用于描述图2的像素的二极管电压感测时段的图。
图6是用于描述图2的像素的阈值电压感测时段的图。
图7是用于描述图2的像素的迁移率感测时段的图。
图8是用于描述根据公开的替代实施例的像素和感测通道的图。
图9是用于描述图8的像素的二极管电压感测时段的图。
图10是用于描述图8的像素的迁移率感测时段的图。
图11是用于描述根据公开的另一替代实施例的像素和感测通道的图。
图12是用于描述图11的像素的阈值电压感测时段的图。
图13至图19是用于描述根据实施例的显示装置的构造的图。
具体实施方式
现在将在下文中参照附图更充分地描述发明，在附图中示出了各种实施例。然而，本发明可以以许多不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达发明的范围。同样的附图标记始终指代同样的元件。
将理解的是，当元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者在其间可以有居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。
作为参考，为了解释的缘故，任意地表示每个组件的尺寸和示出组件的线的厚度，并且公开不限于附图中所示的内容。在附图中，可以夸大组件的厚度以清楚地描绘多个层和区域。
此外，表述“相同”可以意味着“基本上相同”。换言之，表述“相同”可以包括本领域技术人员可以容忍的范围。其他表述也可以是已经省略了“基本上”的表述。
将理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离这里的教导的情况下，下面讨论的“第一元件”、“第一组件”、“第一区域”、“第一层”或“第一部分”可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
这里使用的术语仅用于描述具体实施例的目的，而不旨在进行限制。如这里所使用的，除非上下文另外明确指出，否则“一”、“一个(种/者)”、“所述(该)”和“至少一个(种/者)”不表示数量的限制，而旨在包括单数和复数二者。例如，除非上下文另外明确指出，否则“一个元件”具有与“至少一个元件”相同的含义。“至少一个(种/者)”不将被解释为限制“一”或“一个(种/者)”。“或”意味着“和/或”。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。还将理解的是，当在本说明书中使用术语“包括”和/或其变型或者“包含”和/或其变型时，说明存在所陈述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
此外，这里可以使用诸如“下(下部)”或“底(底部)”以及“上(上部)”或“顶(顶部)”的相对术语来描述如附图中所示的一个元件与另一元件的关系。将理解的是，相对术语旨在涵盖装置的除了在附图中所描绘的方位之外的不同方位。例如，如果附图中的一幅图中的装置被翻转，则被描述为在其他元件的“下”侧上的元件随后将被定向在所述其他元件的“上”侧上。因此，根据附图的特定方位，术语“下(下部)”可以涵盖“下(下部)”和“上(上部)”两种方位。类似地，如果附图中的一幅图中的装置被翻转，则被描述为“在”其他元件“下方”或“之下”的元件随后将被定向为“在”所述其他元件“上方”。因此，术语“在……下方”或“在……之下”可以涵盖上方和下方两种方位。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应当被解释为具有与它们在相关领域和公开的上下文中的含义一致的含义，并且将不以理想化或过于形式化的意义来解释，除非这里明确地如此定义。
这里参照作为理想化实施例的示意性图示的剖面图示来描述实施例。如此，将预料到由于例如制造技术和/或公差导致的图示的形状的变化。因此，这里描述的实施例不应被解释为限于如这里所示的区域的特定形状，而是包括由例如制造引起的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙和/或非线性特征。此外，所示的尖角可以是圆润的。因此，图中所示的区域本质上是示意性的，并且它们的形状不旨在示出区域的精确形状，并且不旨在限制权利要求的范围。
在下文中，将参照附图详细描述发明的实施例。
图1是用于描述根据公开的实施例的显示装置10的图。
参照图1，根据公开的实施例的显示装置10可以包括时序控制器11、数据驱动器12、扫描驱动器13、像素组件(或显示面板)14、传感器15和电源16。
时序控制器11可以从外部装置(例如，处理器)接收针对每个图像帧的输入灰度值和控制信号。此外，时序控制器11可以通过传感器15接收对像素的特性进行感测的结果。时序控制器11可以基于感测的结果或感测结果来补偿针对像素的输入灰度值。时序控制器11可以将补偿的灰度值提供给数据驱动器12。此外，时序控制器11可以向数据驱动器12、扫描驱动器13、传感器15等提供适合于各个组件的参数的控制信号，以表现帧或显示帧图像。
数据驱动器12可以使用补偿的灰度值和控制信号来生成将要提供给数据线D1、D2、……、Dm的数据电压。在实施例中，例如，数据驱动器12可以使用时钟信号对补偿的灰度值进行采样，并且基于逐像素行方式而将与补偿的灰度值对应的数据电压施加到数据线D1至Dm。这里，m是大于0的整数。在实施例中，数据驱动器12可以生成将要提供给初始化线I1、I2、……、Im的初始化电压。在实施例中，将要提供给初始化线I1、I2、……、Im的初始化电压也可以从电源16等生成。在实施例中，初始化线I1、I2、……、Im的数量和数据线D1、D2、……、Dm的数量可以彼此相同或不同。
扫描驱动器13可以从时序控制器11接收时钟信号、扫描起始信号等，并且生成将要提供给第一扫描线SC11、SC12、……、SC1n的第一扫描信号和将要提供给第二扫描线SC21、SC22、……、SC2n的第二扫描信号。这里，n是大于0的整数。
扫描驱动器13可以将各自具有导通电平脉冲的第一扫描信号顺序地供应给第一扫描线SC11、SC12、……、SC1n。扫描驱动器13可以将各自具有导通电平脉冲的第二扫描信号顺序地供应给第二扫描线SC21、SC22、……、SC2n。
在实施例中，例如，扫描驱动器13可以包括连接到第一扫描线SC11、SC12、……、SC1n的第一扫描驱动器和连接到第二扫描线SC21、SC22、……、SC2n的第二扫描驱动器。第一扫描驱动器和第二扫描驱动器均可以包括以移位寄存器的形式配置的扫描级。第一扫描驱动器和第二扫描驱动器均可以以在时钟信号的控制下将具有导通电平脉冲形状的扫描起始信号顺序地传输到后续级的方式来生成扫描信号。
传感器15可以包括多个感测通道。感测通道可以通过第一感测线SS11、SS12、……、SS1p和第二感测线SS21、SS22、……、SS2p连接到像素。这里，p是大于0的整数。感测通道中的每个可以包括对数放大器。
电源16可以通过第一电力线ELVSS提供第一电力电压，并且可以通过第二电力线ELVDD提供第二电力电压。当发光元件显示图像时，第二电力电压可以被设定为大于第一电力电压。第一电力电压和第二电力电压可以是将被共同提供给包括在像素组件14中的多个像素的电压。
像素组件14包括像素。每个像素PXij可以连接到对应的数据线、对应的初始化线、对应的第一扫描线、对应的第二扫描线、对应的第一感测线、对应的第二感测线、第一电力线ELVSS和第二电力线ELVDD(参照图2)。像素组件14的像素均可以基于从第一扫描线和第二扫描线接收的扫描信号来从数据线接收数据电压，并且将数据电压存储在其中。像素均可以以与所存储的数据电压对应的亮度发光，以显示图像。
图2是用于描述根据公开的实施例的像素PXij和感测通道151的图。
参照图2，像素PXij的实施例可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容器Cst和发光元件LD。
晶体管T1、T2和T3均可以由N型晶体管形成(或由N型晶体管限定)。在实施例中，晶体管T1、T2和T3均可以由P型晶体管形成。在实施例中，晶体管T1、T2和T3可以由N型晶体管和P型晶体管的组合形成。“P型晶体管”是针对当栅电极与源电极之间的电压差在负方向上增大时流动电流的量增大的晶体管的统称。“N型晶体管”是针对当栅电极与源电极之间的电压差在正方向上增大时流动电流的量增大的晶体管的统称。每个晶体管可以以诸如薄膜晶体管(TFT)、场效应晶体管(FET)和双极结型晶体管(BJT)的各种形式构造。
第一晶体管T1可以包括连接到第一节点N1的栅电极、连接到第二电力线ELVDD的第一电极和连接到第二节点N2的第二电极。第一晶体管T1可以被称为“驱动晶体管”。
第二晶体管T2可以包括连接到第一扫描线SC1i的栅电极、连接到数据线Dj的第一电极和连接到第一节点N1的第二电极。
第三晶体管T3可以包括连接到第二扫描线SC2i的栅电极、连接到初始化线Ij的第一电极和连接到第二节点N2的第二电极。
存储电容器Cst可以包括连接到第一节点N1的第一电极和连接到第二节点N2的第二电极。
发光元件LD可以包括连接到第一电力线ELVSS的第一电极和连接到第二节点N2的第二电极。这里，显示装置10还可以包括第二开关SW2。第二开关SW2可以将发光元件LD的第一电极连接到第一电力线ELVSS。第二开关SW2的位置可以根据实施例而改变。在实施例中，例如，第二开关SW2可以设置在电源16中，或者可以位于像素组件14中。
发光元件LD可以包括发光二极管或由发光二极管形成。在实施例中，例如，发光元件LD可以包括有机发光二极管、无机发光二极管、量子点发光二极管等，或者由有机发光二极管、无机发光二极管、量子点发光二极管等形成(或由有机发光二极管、无机发光二极管、量子点发光二极管等限定)。尽管图2示出了在每个像素PXij中仅设置一个发光元件LD的实施例，但是在替代实施例中，发光元件LD可以由多个超小型发光元件形成。在这样的实施例中，多个超小型发光元件可以彼此串联、并联或串并联连接。
感测通道151可以通过第一感测线SS1k连接到发光元件LD的第一电极，并且可以通过第二感测线SS2k连接到发光元件LD的第二电极。感测通道151可以包括放大器AMP和第一开关SW1。
放大器AMP可以包括连接到第二感测线SS2k的第一输入端子。放大器AMP的第二输入端子可以连接到地(或地线)。在替代实施例中，放大器AMP的第二输入端子可以连接到参考电源而不是地。第一输入端子可以是反相端子。第二输入端子可以是非反相端子。在实施例中，放大器AMP的第一输入端子可以接收初始化线Ij的初始化电压和独立的输入电压。可以从输入端子VI接收输入电压。
第一开关SW1可以将放大器AMP的输出端子VO连接到第一感测线SS1k。尽管未示出，但是传感器15或时序控制器11可以包括连接到输出端子VO的模数转换器。模数转换器可以将从放大器AMP的输出端子VO输出的作为模拟电压的感测电压转换为作为数字信号的感测结果。转换的感测结果可以用于补偿针对目标像素的灰度值。
在实施例中，第一开关SW1的导通时段和第二开关SW2的导通时段可以彼此不重叠。在实施例中，例如，在显示时段期间，第一开关SW1可以处于截止状态，并且第二开关SW2可以处于导通状态。
图3是用于描述图2的像素的显示时段的图。
参照图3，在显示时段期间，初始化电压VINT可以施加到初始化线Ij。在显示时段期间，第一开关SW1可以处于截止状态，并且第二开关SW2可以处于导通状态。
在显示时段期间，数据电压DS(i-1)j、DSij和DS(i+1)j可以基于逐水平时段方式顺序地施加到数据线Dj。具有导通电平(高电平)的扫描信号可以在对应的水平时段期间施加到第一扫描线SC1i。此外，与第一扫描线SC1i同步，具有导通电平的扫描信号也可以施加到第二扫描线SC2i。在替代实施例中，在显示时段期间，具有导通电平的扫描信号可以一直施加到第二扫描线SC2i，也就是说，具有导通电平的扫描信号可以在显示时段的整个持续时间期间施加到第二扫描线SC2i。
在实施例中，例如，当各自具有导通电平的扫描信号施加到第一扫描线SC1i和第二扫描线SC2i时，第二晶体管T2和第三晶体管T3可以导通。因此，与数据电压DSij和初始化电压VINT之间的差对应的电压可以存储在像素PXij的存储电容器Cst中。
在像素PXij中，根据第一晶体管T1的栅电极与源电极之间的电压差，可以确定流过将第二电力线ELVDD、第一晶体管T1和第一电力线ELVSS连接的驱动路径的驱动电流的量。可以基于驱动电流的量来确定发光元件LD的发射亮度。
此后，当各自具有截止电平的扫描信号可以施加到第一扫描线SC1i和第二扫描线SC2i时，第二晶体管T2和第三晶体管T3可以截止。因此，不管数据线Dj的电压的变化如何，第一晶体管T1的栅电极与源电极之间的电压差可以通过存储电容器Cst保持，并且发光元件LD的发光亮度可以保持。
图4和图5是用于描述图2的像素的二极管电压感测时段的图。参照图4和图5，在针对发光元件LD的二极管电压感测时段期间，第一开关SW1可以导通，并且第二开关SW2可以截止。
首先，具有导通电平(高电平)的扫描信号可以在从时间点tdv1到时间点tdv2的时间段期间施加到第一扫描线SC1i。这里，具有截止电平的扫描信号可以在二极管电压感测时段期间施加到第二扫描线SC2i。这里，特定的输入电压可以施加到感测通道151的输入端子VI。
因此，具有低电平的数据电压可以通过导通的第二晶体管T2施加到第一节点N1，并且输入电压可以通过输入端子VI施加到第二节点N2。这里，数据电压与输入电压之间的差可以小于第一晶体管T1的阈值电压。因此，第一晶体管T1可以保持截止。这里，表述“数据电压处于低电平”仅仅意味着第一晶体管T1截止，而不意味着数据电压处于特定电平。在这样的实施例中，数据电压的电压电平可以是使第一晶体管T1对于与输入电压的关系而言能够截止的电压电平。
这里，感测电流可以在依次通过输入端子VI、发光元件LD和第一开关SW1之后流向输出端子VO。这里，流过发光元件LD的电流可以由下面的式1表示。
[式1]
这里，ILD表示流过发光元件LD的电流，并且通过对流过发光元件LD的电流ILD建模来获得。这里，q表示电子的电荷，VVO是输出端子VO的输出电压，n表示预设常数并且可以具有在从1至2的范围内的值。K表示玻尔兹曼常数，T表示绝对温度值。IF表示电流的大小。VVI表示输入端子VI的输入电压，RI表示放大器AMP的输入端子VI与反相端子之间的电阻值。
通过针对输出电压VVO重组式1可以获得下面的式2。
[式2]
这里，k表示通过简化地表示式1的q、n、K和T而获得的常数。如式2中所表达的，在实施例中，可以在输出电压VVO中准确地反映流过发光元件LD并且具有指数形式的感测电流。因此，与包括在假设感测电流是线性感测电流的情况下执行感测操作的积分器的常规感测通道相比，可以提高根据实施例的感测通道151的感测精度。
这可以意味着，随着输出电压VVO降低，发光元件LD的劣化程度增大。随着发光元件LD的劣化程度增大，发光元件LD的用于表达相同亮度的驱动电流会增大。在实施例中，例如，时序控制器11可以将补偿灰度值设定为随着对应像素PXij的测量的输出电压VVO减小而逐渐大于输入灰度值的值。
图6是用于描述图2的像素的阈值电压感测时段的图。
参照图6，在第一晶体管T1的阈值电压感测时段的第一时段(从时间点tth1到时间点tth4)期间，第一开关SW1可以处于截止状态，并且第二开关SW2可以处于导通状态。在第一时段(从时间点tth1到时间点tth4)之后的第二时段(从时间点tth4起)期间，第一开关SW1可以处于导通状态，并且第二开关SW2可以处于截止状态。
首先，在时间点tth1，第一电力线ELVSS的第一电力电压可以从低电平增大至高电平，从而可以防止电流在第一时段期间(从时间点tth1到时间点tth4)从第二节点N2泄漏到第一电力线ELVSS。
接下来，在时间点tth2，各自具有导通电平(高电平)的扫描信号可以施加到第一扫描线SC1i和第二扫描线SC2i，使得第二晶体管T2和第三晶体管T3可以导通。这里，感测电压SSth可以施加到数据线Dj，使得第一节点N1可以被设定为感测电压SSth。初始化电压VINT可以施加到初始化线Ij，使得第二节点N2可以被设定为初始化电压VINT。感测电压SSth与初始化电压VINT之间的差(SSth-Vth)可以被设定为大于第一晶体管T1的阈值电压的值，使得第一晶体管T1可以导通。
接下来，在时间点tth3，具有截止电平(低电平)的扫描信号可以施加到第二扫描线SC2i，使得第三晶体管T3可以截止。因为第一晶体管T1处于导通状态，所以电流从第二电力线ELVDD流向第二节点N2，并且第二节点N2的电压逐渐增大。当第二节点N2的电压达到与SSth-Vth对应的电压时，第一晶体管T1截止。这里，Vth表示第一晶体管T1的阈值电压。
接下来，在时间点tth4时，具有截止电平(低电平)的扫描信号可以施加到第一扫描线SC1i，使得第二晶体管T2可以截止。这里，不向感测通道151的输入端子VI施加单独的电压，使得输入端子VI的输入电压VVI可以与第二节点N2的电压SSth-Vth相同。因为从图5的二极管电压感测时段可以知道输入电压VVI和输出电压VVO，所以可以计算出式2的考虑到发光元件LD的劣化程度的电流水平IF。因此，当测量了输出端子VO的输出电压VVO时，可以基于式2获得第一晶体管T1的阈值电压Vth。
图7是用于描述图2的像素的迁移率感测时段的图。
参照图7，在第一晶体管T1的迁移率感测时段期间，第一开关SW1可以导通，并且第二开关SW2可以截止。
在迁移率感测时段的时间点tmb1，具有导通电平(高电平)的扫描信号可以施加到第一扫描线SC1i，使得第二晶体管T2可以导通。这里，感测电压SSmb施加到数据线Dj，使得第一节点N1的电压可以被设定为感测电压SSmb。这里，输入电压VVI施加到输入端子VI，使得第二节点N2的电压可以被设定为输入电压VVI。感测电压SSmb与输入电压VVI之间的差可以大于第一晶体管T1的阈值电压。
因此，通过下面的式3获得的电流Id可以从第二电力线ELVDD流向第二节点N2。
[式3]
这里，Id表示流过第一晶体管T1的电流。u表示迁移率。Co表示由第一晶体管T1的沟道、绝缘层和栅电极形成的电容。W表示第一晶体管T1的沟道的宽度。L表示第一晶体管T1的沟道的长度。Vgs表示第一晶体管T1的栅电极与源电极之间的电压差。Vth表示第一晶体管T1的阈值电压值。
这里，Co、W、L均可以是常数。Vth可以通过特定检测方法来检测(例如，参照图6)。Vgs表示感测电压SSmb与输入电压VVI之间的差。在图7的实施例中，流过发光元件LD的电流ILD可以是从输入端子VI供应的电流和从第二电力线ELVDD流出的电流Id之和。因此，当可以通过测量输出端子VO的增大的输出电压VVO来获得电流Id时，可以参照式3来获得第一晶体管T1的迁移率u。
图8是用于描述根据公开的替代实施例的像素PXij和感测通道151a的图。
除了感测通道151a不包括单独的输入端子VI之外，图8的感测通道151a与图4的感测通道151基本上相同。在图8的实施例中，可以通过初始化线Ij和第三晶体管T3代替输入端子VI来设定第二节点N2的电压。在图8的实施例中，因为可以以与图3和图6的方式相同的方式来驱动显示时段和阈值电压感测时段，所以将省略其冗余说明。
图9是用于描述图8的像素的二极管电压感测时段的图。
图8和图9的实施例的操作与图4和图5的实施例的操作的不同之处在于：在时间点tdv1a，输入电压VVI施加到初始化线Ij，并且具有导通电平(高电平)的扫描信号施加到第二扫描线SC2i。在图8的实施例中，输入电压VVI可以通过初始化线Ij代替输入端子VI供应给第二节点N2。其他配置与上面参照图5描述的配置相同，将省略其任何重复的详细描述。
图10是用于描述图8的像素的迁移率感测时段的图。
图8和图10的实施例的操作与图4和图7的实施例的操作的不同之处在于：在时间点tmb1a，输入电压VVI施加到初始化线Ij，并且具有导通电平(高电平)的扫描信号施加到第二扫描线SC2i。在这样的实施例中，输入电压VVI可以通过初始化线Ij代替输入端子VI供应给第二节点N2。其他配置与上面参照图7描述的配置相同，将省略其任何重复的详细描述。
图11是用于描述根据公开的另一替代实施例的像素PXij和感测通道151b的图。
除了感测通道151b不包括单独的输入端子VI之外，图11的感测通道151b与图4的感测通道151基本上相同。此外，图11的感测通道151b与图4和图8的感测通道151和151a的不同之处在于：感测通道151b通过第二感测线SS2k连接到至少一个晶体管T3。这里，放大器AMP的第一输入端子(例如，反相端子)可以连接到初始化线Ij。
在图11的实施例中，可以通过初始化线Ij和第三晶体管T3代替输入端子VI来设定第二节点N2的电压。在图11的实施例中，可以以与上面参照图3描述的方式相同的方式驱动显示时段，将省略其任何重复的详细描述。在图11的实施例中，因为二极管电压感测时段和迁移率感测时段可以以与图9和图10的方式相同的方式驱动，因此将省略其任何重复的详细描述。
图12是用于描述图11的像素的阈值电压感测时段的图。
图12中所示的图11的实施例的操作与上面参照图6描述的图4的实施例的操作的不同之处在于：施加到第二扫描线SC2i的扫描信号在时间点tth3b保持在导通电平(高电平)。这里，在时间点tth3b，初始化线Ij可以浮置，使得第二节点N2的电压可以增大到电压SSth-Vth。其他驱动方法与上面参照图6描述的驱动方法相同，将省略其任何重复的详细描述。
图13至图19是用于描述根据实施例的显示装置DP的构造的图。图13至图19中的附图标记独立于图1至图12中的附图标记。
图13是根据公开的实施例的基底SUB的透视图。图14是根据公开的实施例的显示装置DP的平面图。
在下面的实施例中，平面图可以在第一方向DR1和第二方向DR2上限定，并且高度或厚度可以在第三方向DR3(见图15)上限定。第一方向DR1、第二方向DR2和第三方向DR3可以彼此垂直。
在实施例中，如图13和图14中所示，基底SUB可以包括显示区域DA、非显示区域NDA、第一附加区域ADA1和第二附加区域ADA2。
显示区域DA可以具有矩形形状。显示区域DA的每个拐角可以具有成角度的形状或弯曲形状。在显示装置DP是圆形显示装置的实施例中，显示区域DA可以具有圆形形状。可选地，显示区域DA可以具有矩形形状以外的多边形形状、椭圆形形状等。如此，显示区域DA的形状可以根据产品而变化。
像素可以设置在显示区域DA中。根据显示装置DP的类型，像素中的每个可以包括发光二极管或液晶层。
非显示区域NDA可以围绕显示区域DA的外围。在实施例中，例如，非显示区域NDA可以具有矩形形状。非显示区域NDA的每个拐角可以具有成角度的形状或弯曲形状。图14示出了非显示区域NDA的每个拐角具有弯曲形状的实施例。非显示区域NDA可以具有圆形形状。由于期望最小化非显示区域NDA以形成窄边框结构，因此非显示区域NDA的形状可以类似于显示区域DA的形状。
第一附加区域ADA1可以设置在非显示区域NDA与第二附加区域ADA2之间。第一附加区域ADA1可以在第一边界ED1处与非显示区域NDA连接。第一附加区域ADA1可以在第二边界ED2处与第二附加区域ADA2连接。第一边界ED1和第二边界ED2均可以在第一方向DR1上延伸。
第一附加区域ADA1的宽度可以从第一边界ED1向第二边界ED2减小。换言之，第一附加区域ADA1相对于第一方向DR1的宽度可以在第二方向DR2上减小。因此，第一附加区域ADA1可以包括弯曲的第一侧边缘RC1和第二侧边缘RC2。侧边缘RC1和RC2可以朝向基底的内侧(例如，基底的中心)凸出。
图14示出了第一附加区域ADA1包括在第一方向DR1和与第一方向DR1相反的方向上的两个侧边缘RC1和RC2的实施例。在实施例中，通过使第一附加区域ADA1的相对于第一方向DR1的边界与非显示区域NDA的边界匹配，第一附加区域ADA1可以仅包括第一侧边缘RC1。在实施例中，通过使第一附加区域ADA1的相对于与第一方向DR1相反的方向的边界与非显示区域NDA的边界匹配，第一附加区域ADA1可以仅包括第二侧边缘RC2。
第二附加区域ADA2可以具有矩形形状。第二附加区域ADA2的每个拐角相对于第二方向DR2可以具有成角度的形状或弯曲形状。图14示出了第二附加区域ADA2的每个拐角相对于第二方向DR2具有成角度的形状的实施例。
封装层TFE可以设置在像素上。在实施例中，例如，封装层TFE可以覆盖显示区域DA中的像素，并且封装层TFE的边界可以位于非显示区域NDA中。封装层TFE可以覆盖显示区域DA中的像素的发光元件和电路元件，从而防止发光元件和电路元件被外部水或冲击损坏。
感测电极SC1和SC2可以设置在封装层TFE上。感测电极SC1和SC2可以感测触摸、悬停、手势、用户的身体的接近等。感测电极SC1和SC2可以根据感测类型(包括电阻型、电容型、电磁型(EM)和光学型)而形成为各种形状。在实施例中，例如，在感测电极SC1和SC2形成电容型感测结构的实施例中，感测电极SC1和SC2可以形成自电容型感测结构、互电容型感测结构等。在下文中，为了便于描述，将描述感测电极SC1和SC2形成互电容型感测结构的实施例。
在感测电极SC1和SC2形成互电容型感测结构的实施例中，可以通过与第一感测电极SC1对应的感测线传输驱动信号，并且可以通过与第二感测电极SC2对应的感测线接收感测信号，第二感测电极SC2与第一感测电极SC1形成互电容。第一感测电极SC1与第二感测电极SC2之间的互电容可以在导电物体或用户的身体靠近第一感测电极SC1和第二感测电极SC2时变化，从而可以通过由互电容的变化引起的感测信号的变化来检测用户的触摸。在实施例中，驱动信号通过与第二感测电极SC2对应的感测线传输，并且感测信号可以通过与第一感测电极SC1对应的感测线接收，第一感测电极SC1与第二感测电极SC2形成互电容。
垫(pad，或称为“焊盘”或“焊垫”)PDE1、PDE2和PDE3可以设置在第二附加区域ADA2中。第一垫PDE1和第三垫PDE3可以通过感测线IST1和IST2连接到设置在封装层TFE上方的感测电极SC1和SC2。第一垫PDE1和第三垫PDE3可以连接到外部触摸集成芯片(IC)。此外，第二垫PDE2可以通过显示线DST连接到设置在封装层TFE下方的像素或用于像素的驱动器。驱动器可以包括扫描驱动器、发射驱动器、数据驱动器等。驱动器可以设置在封装层TFE下方，或者设置在通过第二垫PDE2连接到显示装置DP的外部显示IC中。
在显示装置DP是互电容显示装置的实施例中，触摸集成电路可以通过第一感测线IST1传输驱动信号，并且通过第二感测线IST2接收感测信号。在实施例中，可以通过第二感测线IST2传输驱动信号，并且可以通过第一感测线IST1接收感测信号。作为参考，在显示装置DP是自电容显示装置的实施例中，第一感测线IST1与第二感测线IST2之间的驱动方法与上述方法相同。显示线DST可以包括控制线、数据线、电力线等，并且提供使像素显示图像的信号。这样的信号可以从连接到显示线DL的驱动器提供。
图13示出了处于弯曲状态的基底SUB。图14示出了未处于弯曲状态的基底SUB。当基底SUB如图14中所示地未处于弯曲状态时在基底SUB上堆叠元件之后，可以使显示装置DP如图13中所示地弯曲。
基底SUB可以包括第一弯曲区域BA1，第一弯曲区域BA1从第一附加区域ADA1的第一侧边缘RC1延伸以与非显示区域NDA叠置。此外，第一弯曲区域BA1可以延伸以与显示区域DA叠置。换言之，显示区域DA、非显示区域NDA和第一附加区域ADA1均可以与第一弯曲区域BA1部分地叠置。第一弯曲区域BA1可以具有相对于第一方向DR1的宽度，并且其长度方向可以是第二方向DR2。第一弯曲轴BX1可以被定义为在第一弯曲区域BA1的中心中在第二方向DR2上延伸的折叠线。在实施例中，与其他外围部分不同，第一弯曲区域BA1可以是通过去除一些绝缘层而减小应力的部分。在实施例中，第一弯曲区域BA1可以具有与其他外围部分的构造相同的构造。
基底SUB可以包括第三弯曲区域BA3，第三弯曲区域BA3从第一附加区域ADA1的第二侧边缘RC2延伸以与非显示区域NDA叠置。此外，第三弯曲区域BA3可以延伸以与显示区域DA叠置。换言之，显示区域DA、非显示区域NDA和第一附加区域ADA1均可以与第三弯曲区域BA3部分地叠置。第三弯曲区域BA3可以具有相对于第一方向DR1的宽度，并且其长度方向可以是第二方向DR2。第三弯曲轴BX3可以被定义为在第三弯曲区域BA3的中心中在第二方向DR2上延伸的折叠线。在实施例中，与其他外围部分不同，第三弯曲区域BA3可以是通过去除一些绝缘层而减小应力的部分。在实施例中，第三弯曲区域BA3可以具有与其他外围部分的构造相同的构造。
第二附加区域ADA2可以包括第二弯曲区域BA2。第二弯曲区域BA2可以具有相对于第二方向DR2的宽度，并且其长度方向可以是第一方向DR1。第二弯曲轴BX2可以被定义为在第二弯曲区域BA2的中心中在第一方向DR1上延伸的折叠线。在实施例中，与其他外围部分不同，第二弯曲区域BA2可以是通过去除一些绝缘层而减小应力的部分。在实施例中，第二弯曲区域BA2可以具有与其他外围部分的构造相同的构造。
第一弯曲区域至第三弯曲区域BA1、BA2和BA3可以彼此不叠置。
这里，术语“折叠”意味着显示装置可以从其原始形状改变为其他形状而不是形状固定，并且具有包括沿着一个或更多个弯曲轴“折叠”或“弯曲”或者以卷轴方式“卷曲”的含义。在实施例中，由于第一弯曲区域BA1和第三弯曲区域BA3，可以减小显示装置DP的相对于第一方向DR1和与第一方向DR1相反的方向的侧边框宽度。此外，由于第二弯曲区域BA2，可以减小显示装置DP的相对于第二方向DR2的侧边框宽度。
图15是根据实施例的沿着图14的线I-I'截取的剖视图。假设图14的线I-I'穿过第一垫PDE1和第一感测线IST1。
首先，将描述显示区域DA。在公开的实施例中，可以在显示区域DA中设置多个像素PX。每个像素PX可以包括连接到显示线DST中的对应的线的晶体管、连接到晶体管的发光元件和电容器Cst。为了便于说明和描述，图15示出了为一个像素PX设置的一个晶体管、一个发光元件和一个电容器Cst。
基底SUB可以包括绝缘材料(诸如玻璃或树脂)或由绝缘材料(诸如玻璃或树脂)制成。在实施例中，基底SUB可以包括具有柔性以可弯曲或可折叠的材料或者由具有柔性以可弯曲或可折叠的材料制成，并且具有单个结构或多层结构。
在实施例中，例如，基底SUB可以包括选自以下的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。然而，形成基底SUB的材料可以以各种方式改变，并且基底SUB还可以包括纤维增强塑料(FRP)等或由纤维增强塑料(FRP)等制成。
在实施例中，例如，在基底SUB具有多层结构的情况下，包括无机材料(诸如氮化硅、氧化硅或氮氧化硅)或由无机材料(诸如氮化硅、氧化硅或氮氧化硅)制成的单个层或多个层可以置于多层结构的多个层之间。
可以设置缓冲层BF以覆盖基底SUB。缓冲层BF可以防止杂质扩散到晶体管的沟道中。缓冲层BF可以是包括无机材料或由无机材料形成的无机绝缘层。在实施例中，例如，缓冲层BF可以包括氮化硅、氧化硅、氮氧化硅等或由氮化硅、氧化硅、氮氧化硅等形成。根据基底SUB的材料和工艺条件，可以省略缓冲层BF。在实施例中，可以进一步设置阻挡层。
有源层ACT可以设置在缓冲层BF上。可以使有源层ACT图案化以形成线或者晶体管的沟道、源电极和漏电极。有源层ACT包括半导体材料或由半导体材料形成。有源层ACT可以是包括多晶硅、非晶硅、氧化物半导体等或由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。晶体管的沟道可以是未掺杂有杂质的半导体图案或本征半导体。源电极、漏电极和线均可以是掺杂有杂质的半导体图案。杂质可以包括n型杂质、p型杂质或其他金属。
第一栅极绝缘层GI1可以设置在缓冲层BF上以覆盖有源层ACT。第一栅极绝缘层GI1可以是包括无机材料或由无机材料形成的无机绝缘层。可以使用诸如聚硅氧烷、氮化硅、氧化硅或氮氧化硅的无机绝缘材料作为无机材料。
晶体管的栅电极GE和电容器Cst的下电极LE可以设置在第一栅极绝缘层GI1上。栅电极GE可以与有源层ACT的对应于沟道的区域叠置。
栅电极GE和下电极LE可以包括金属或由金属制成。在实施例中，例如，栅电极GE可以包括选自诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金，或者由选自诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金制成。栅电极GE可以具有单层结构，但不限于此，栅电极GE可以具有通过堆叠选自上述金属和合金中的两种或更多种材料而形成的多层结构。
第二栅极绝缘层GI2可以设置在第一栅极绝缘层GI1上以覆盖栅电极GE和下电极LE。第二栅极绝缘层GI2可以是包括无机材料或由无机材料形成的无机绝缘层。可以使用聚硅氧烷、氮化硅、氧化硅、氮氧化硅等作为无机材料。
电容器Cst的上电极UE可以设置在第二栅极绝缘层GI2上。上电极UE可以包括金属或由金属形成。在实施例中，例如，上电极UE可以包括选自诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金，或者由选自诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金制成。上电极UE可以具有单层结构，但不限于此，并且上电极UE可以具有通过堆叠选自上述金属和合金中的两种或更多种材料而形成的多层结构。
下电极LE和上电极UE可以在其间设置有第二栅极绝缘层GI2，从而形成电容器Cst。尽管图15示出了电容器Cst具有包括下电极LE和上电极UE的双层电极结构的实施例，但是在替代实施例中，电容器Cst可以具有使用有源层ACT的三层电极结构，或者使用与第一连接图案CNP1设置在同一层中的电极的三层电极结构或者具有四层或更多层的电极结构。
层间绝缘层ILD可以设置在第二栅极绝缘层GI2上以覆盖上电极UE。层间绝缘层ILD可以是包括无机材料或由无机材料形成的无机绝缘层。可以使用聚硅氧烷、氮化硅、氧化硅、氮氧化硅等作为无机材料。
在实施例中，为了便于描述，第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间绝缘层ILD可以被称为第一绝缘层组ING1。第一绝缘层组ING1可以覆盖晶体管的一部分。在实施例中，第一绝缘层组ING1还可以包括缓冲层BF。
第一连接图案CNP1可以设置在层间绝缘层ILD上。第一连接图案CNP1可以通过限定或形成在层间绝缘层ILD、第二栅极绝缘层GI2和第一栅极绝缘层GI1中的接触孔接触有源层ACT的源电极和漏电极中的一者。
第一连接图案CNP1可以包括金属或由金属形成。在实施例中，例如，源电极和漏电极中的每个可以包括选自诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金，或者由选自诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金制成。
尽管未示出，但是在实施例中，钝化层可以覆盖第一连接图案CNP1。钝化层可以是包括无机材料或由无机材料形成的无机绝缘层。可以使用聚硅氧烷、氮化硅、氧化硅、氮氧化硅等作为无机材料。
第一过孔层VIA1可以覆盖钝化层或晶体管。第一过孔层VIA1可以是包括有机材料或由有机材料形成的有机绝缘层。可以使用诸如聚丙烯酰化合物、聚酰亚胺化合物、氟碳化合物(诸如)或苯并环丁烯化合物的有机绝缘材料作为有机材料。可以通过诸如蒸发的方法沉积有机层。
第二连接图案CNP2可以通过第一过孔层VIA1的开口连接到第一连接图案CNP1。第二连接图案CNP2可以包括选自诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金，或者由选自诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金制成。
第二过孔层VIA2可以覆盖第一过孔层VIA1和第二连接图案CNP2。第二过孔层VIA2可以是包括有机材料或由有机材料形成的有机绝缘层。可以使用诸如聚丙烯酰化合物、聚酰亚胺化合物、氟碳化合物(诸如)或苯并环丁烯化合物的有机绝缘材料作为有机材料。
第一发光元件电极LDE1可以通过第二过孔层VIA2的开口连接到第二连接图案CNP2。这里，在实施例中，第一发光元件电极LDE1可以是发光元件的阳极。
在替代实施例中，可以省略第二过孔层VIA2和第二连接图案CNP2的构造，并且第一发光元件电极LDE1可以通过第一过孔层VIA1的开口直接连接到第一连接图案CNP1。
第一发光元件电极LDE1可以包括金属层和/或透明导电层或者由金属层和/或透明导电层形成，金属层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的合金或者由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的合金制成，透明导电层包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等或由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等制成。第一发光元件电极LDE1可以包括金属中的一种或由金属中的一种制成，但不限于此，并且第一发光元件电极LDE1可以包括金属中的两种或更多种(例如Ag和Mg的合金)或由金属中的两种或更多种(例如Ag和Mg的合金)制成。
第一发光元件电极LDE1可以包括透明导电层或由透明导电层形成以在基底SUB的向下方向上提供图像，或者可以包括金属反射层和/或透明导电层或者由金属反射层和/或透明导电层形成以在基底SUB的向上方向上提供图像。
用于限定每个像素PX的发射区域的像素限定层PDL可以设置在其上形成有第一发光元件电极LDE1等的基底SUB上。像素限定层PDL可以是包括有机材料或由有机材料制成的有机绝缘层。可以使用诸如聚丙烯酰化合物、聚酰亚胺化合物、氟碳化合物(诸如)或苯并环丁烯化合物的有机绝缘材料作为有机材料。
像素限定层PDL可以使第一发光元件电极LDE1的上表面暴露并且沿着像素PX的外围从基底SUB突出。发光层EML可以设置在像素PX的由像素限定层PDL围绕的区域中。
发光层EML可以包括低分子材料或高分子材料。低分子材料可以包括铜酞菁(CuPc)、N,N'-二(萘-1-基)-N,N'-二苯基-联苯胺(NPB)、三-(8-羟基喹啉)铝(Alq3)等。这样的材料可以通过真空蒸发方法形成。高分子材料可以包括PEDOT、PPV(聚苯撑乙撑)类材料、聚芴类材料等。
发光层EML可以具有单层结构或包括各种功能层的多层结构。在发光层EML具有多层结构的实施例中，发光层EML可以具有其中空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)、电子注入层(EIL)等以单一结构或复杂结构堆叠的结构。发光层EML可以通过丝网印刷方法、喷墨印刷方法、激光诱导热成像(LITI)方法等形成。
在实施例中，发光层EML的至少一部分可以在多个第一发光元件电极LDE1之上一体地形成，或者可以单独地设置或图案化以分别对应于多个第一发光元件电极LDE1。
第二发光元件电极LDE2可以设置在发光层EML上。可以为每个像素PX设置第二发光元件电极LDE2。可选地，第二发光元件电极LDE2可以设置为覆盖显示区域DA的大部分并且由多个像素PX共享。
根据实施例，第二发光元件电极LDE2可以用作阴极或阳极。在第一发光元件电极LDE1是阳极的实施例中，第二发光元件电极LDE2可以用作阴极。在第一发光元件电极LDE1是阴极的实施例中，第二发光元件电极LDE2可以用作阳极。
第二发光元件电极LDE2可以包括金属层和/或透明导电层或者由金属层和/或透明导电层形成，金属层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr等或由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr等制成，透明导电层包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等或由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等制成。在公开的实施例中，第二发光元件电极LDE2可以由多层结构形成，多层结构具有包括薄金属层的两个或更多个层。在实施例中，例如，第二发光元件电极LDE2可以形成为具有ITO/Ag/ITO的三层结构。
第二发光元件电极LDE2可以包括金属反射层和/或透明导电层或者由金属反射层和/或透明导电层形成以在基底SUB的向下方向上提供图像，或者可以包括透明导电层或由透明导电层形成以在基底SUB的向上方向上提供图像。
可以将包括第一发光元件电极LDE1、发光层EML和第二发光元件电极LDE2的组件称为发光元件。
封装层TFE可以设置在第二发光元件电极LDE2上。封装层TFE可以由单层或多层形成或者由单层或多层限定。在实施例中，封装层TFE可以包括第一封装层至第三封装层ENC1、ENC2和ENC3。第一封装层至第三封装层ENC1、ENC2和ENC3可以包括有机材料和/或无机材料或者由有机材料和/或无机材料制成。设置在最外位置处的第三封装层ENC3可以包括无机材料或由无机材料制成。在实施例中，例如，第一封装层ENC1可以包括无机层或由无机层形成，无机层包括无机材料或由无机材料制成，第二封装层ENC2可以包括有机层或由有机层形成，有机层包括有机材料或由有机材料制成，并且第三封装层ENC3可以包括无机层或由无机层形成，无机层包括无机材料或由无机材料制成。与包括有机材料或由有机材料形成的层相比，在包括无机材料或由无机材料形成的层中，对水或氧的渗透的抵抗性较好，但是由于无机材料具有低柔性，所以无机材料容易破裂。在实施例中，由于第一封装层ENC1和第三封装层ENC3包括无机材料或由无机材料制成，并且第二封装层ENC2包括有机材料或由有机材料制成，因此可以有效地防止裂纹的扩散。这里，包括有机材料或由有机材料制成的层(即，第二封装层ENC2)可以被第三封装层ENC3完全覆盖，从而可以有效地防止第二封装层ENC2的边缘暴露于外部。在实施例中，可以使用诸如聚丙烯酰化合物、聚酰亚胺化合物、氟碳化合物(诸如)或苯并环丁烯化合物的有机绝缘材料作为有机材料。可以使用聚硅氧烷、氮化硅、氧化硅、氮氧化硅等作为无机材料。
形成发光元件的发光层EML可能容易被外部水、氧等损坏。封装层TFE覆盖并保护发光层EML。封装层TFE可以覆盖显示区域DA并且延伸到形成在显示区域DA外部的非显示区域NDA。然而，虽然包括有机材料或由有机材料制成的绝缘层在柔性、弹性等方面是有利的，但是与包括无机材料或由无机材料制成的绝缘层相比，易于被水或氧渗透。在公开的实施例中，为了防止水或氧渗透到包括有机材料或由有机材料制成的绝缘层中，包括有机材料或由有机材料制成的绝缘层可以用包括无机材料或由无机材料制成的绝缘层覆盖，使得包括有机材料或由有机材料制成的绝缘层的边缘不暴露于外部。在实施例中，例如，包括有机材料或由有机材料制成的第一过孔层VIA1、第二过孔层VIA2和像素限定层PDL可以用第一封装层ENC1覆盖，而不是连续地延伸到非显示区域NDA。因此，像素限定层PDL的上表面以及第一过孔层VIA1、第二过孔层VIA2和像素限定层PDL的侧壁可以由包括无机材料的封装层TFE封装，从而防止暴露于外部。
封装层TFE的层结构或材料不限于上面描述的层结构或材料，并且可以以各种方式改变。在实施例中，例如，封装层TFE可以包括交替堆叠的多个有机材料层和多个无机材料层。
第一感测电极层ISM1可以设置在封装层TFE上。在实施例中，可以在第一感测电极层ISM1与封装层TFE之间设置附加缓冲层。第一感测电极层ISM1可以包括金属层和/或透明导电层或者由金属层和/或透明导电层形成，金属层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr等或由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr等制成，透明导电层包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等或由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等制成。
第一感测绝缘层ISI1可以设置在第一感测电极层ISM1上。第一感测绝缘层ISI1可以是包括无机材料或由无机材料形成的无机绝缘层。可以使用诸如聚硅氧烷、氮化硅、氧化硅或氮氧化硅的无机绝缘材料作为无机材料。
第二感测电极层ISM2可以设置在第一感测绝缘层ISI1上。第二感测电极层ISM2可以包括金属层和/或透明导电层或者由金属层和/或透明导电层形成，金属层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr等或由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr等制成，透明导电层包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等或由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)等制成。
可以使用第一感测电极层ISM1、第一感测绝缘层ISI1和第二感测电极层ISM2形成的各种输入感测组件将在下面将参照图17至图19描述。
在图15的实施例中，可以通过使第二感测电极层ISM2图案化来形成第一感测线IST1的第一图案IST1a。
第二感测绝缘层ISI2可以设置在第二感测电极层ISM2上。第二感测绝缘层ISI2可以包括有机层或由有机层形成。在实施例中，例如，可以使用诸如聚丙烯酰化合物、聚酰亚胺化合物、氟碳化合物(诸如)或苯并环丁烯化合物的有机绝缘材料作为有机材料。在实施例中，例如，第二感测绝缘层ISI2可以包括聚甲基丙烯酸甲酯、聚二甲基硅氧烷、聚酰亚胺、丙烯酸酯、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯等，或者由聚甲基丙烯酸甲酯、聚二甲基硅氧烷、聚酰亚胺、丙烯酸酯、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯等形成。
接下来，将描述非显示区域NDA、第一附加区域ADA1和第二附加区域ADA2。在图15的剖视图中，非显示区域NDA和第一附加区域ADA1彼此没有特别区分。在下面的对非显示区域NDA和第二附加区域ADA2的描述中，将省略或简化与上面描述的特征相同的特征的任何重复详细描述。
在实施例中，坝DAM可以设置在第二封装层ENC2的边界上。在实施例中，例如，坝DAM可以设置在平坦化层FLT与第二封装层ENC2之间。坝DAM可以具有多层结构，例如，包括第一坝DAM1和第二坝DAM2。在实施例中，例如，第一坝DAM1和第二坝DAM2可以包括有机材料或由有机材料制成。第一坝DAM1和第二坝DAM2均可以对应于第一过孔层VIA1、第二过孔层VIA2和像素限定层PDL中的任何一个。在实施例中，例如，在第一坝DAM1与第一过孔层VIA1通过同一工艺使用相同的材料形成的实施例中，第二坝DAM2可以与第二过孔层VIA2或像素限定层PDL通过同一工艺使用相同的材料形成。可选地，在第一坝DAM1与第二过孔层VIA2包括相同的材料或由相同的材料通过同一工艺形成的实施例中，第二坝DAM2可以与像素限定层PDL使用相同的材料通过同一工艺形成。此外，在间隔件设置或形成在显示区域DA的像素限定层PDL上的实施例中，坝DAM可以包括与间隔件的材料相同的材料或由与间隔件的材料相同的材料形成。
坝DAM可以防止第二封装层ENC2的具有高流动性的有机材料在制造工艺期间溢出坝DAM。包括无机材料或由无机材料制成的第一封装层ENC1和第三封装层ENC3可以延伸并且覆盖坝DAM，从而可以增强与基底SUB或基底SUB之上的其他层的粘合力。
第一垫PDE1可以设置在基底SUB上并且与平坦化层FLT间隔开。第一垫PDE1可以由第二绝缘层组ING2支撑。第二绝缘层组ING2的绝缘层可以分别对应于第一绝缘层组ING1的绝缘层。第一垫PDE1可以包括第一垫电极PDE1a和第二垫电极PDE1b。第一垫电极PDE1a可以包括与第一连接图案CNP1的材料相同的材料或由与第一连接图案CNP1的材料相同的材料形成。第二垫电极PDE1b可以包括与第二连接图案CNP2的材料相同的材料或由与第二连接图案CNP2的材料相同的材料形成。
平坦化层FLT可以设置在基底SUB上并且与由封装层TFE覆盖的区域间隔开。平坦化层FLT可以是包括有机材料或由有机材料制成的有机绝缘层。可以使用诸如聚丙烯酰化合物、聚酰亚胺化合物、氟碳化合物(诸如)或苯并环丁烯化合物的有机绝缘材料作为有机材料。
在实施例中，可以在形成层间绝缘层ILD之后、形成第一连接图案CNP1之前形成平坦化层FLT。因此，平坦化层FLT和第一过孔层VIA1可以通过彼此不同的工艺形成。在实施例中，平坦化层FLT和第一过孔层VIA1可以包括彼此不同的有机材料。
平坦化层FLT的一端可以覆盖第一绝缘层组ING1。此外，平坦化层FLT的与第二弯曲区域BA2对应的部分可以被填充到第一绝缘层组ING1与第二绝缘层组ING2之间的第一沟槽TCH1中。
由于无机绝缘层与有机绝缘层相比硬度较大且柔性较小，所以在无机绝缘层中会更容易发生裂纹。当在无机绝缘层中发生裂纹时，裂纹会扩散到无机绝缘层上的线，从而会导致诸如线断开的缺陷。
在实施例中，如图15中所示，可以通过从第二弯曲区域BA2去除无机绝缘层来形成第一沟槽TCH1，使得第一绝缘层组ING1和第二绝缘层组ING2可以彼此分离。在实施例中，如图15中所示，可以去除与第一沟槽TCH1的区域对应的所有无机绝缘层。可选地，在其他实施例中可以保留一些无机绝缘层。在这样的实施例中，保留的一些无机绝缘层可以包括狭缝，从而可以使弯曲应力分散。
第一感测线IST1的第二图案IST1b可以在平坦化层FLT上延伸并且与第一垫PDE1电连接。在实施例中，第二图案IST1b可以与第一连接图案CNP1通过同一工艺使用相同的材料形成。
第一线保护层LPL1可以覆盖平坦化层FLT和第二图案IST1b。此外，第二线保护层LPL2可以覆盖第一线保护层LPL1。在替代实施例中，可以省略第二线保护层LPL2的构造。第一线保护层LPL1和第二线保护层LPL2可以包括有机材料或由有机材料形成。第一线保护层LPL1和第二线保护层LPL2均可以对应于第一过孔层VIA1、第二过孔层VIA2和像素限定层PDL中的任何一个。在实施例中，例如，在第一线保护层LPL1与第一过孔层VIA1通过同一工艺使用相同的材料形成的实施例中，第二线保护层LPL2可以与第二过孔层VIA2或像素限定层PDL通过同一工艺使用相同的材料形成。可选地，在第一线保护层LPL1与第二过孔层VIA2通过同一工艺使用相同的材料形成的实施例中，第二线保护层LPL2可以与像素限定层PDL通过同一工艺使用相同的材料形成。
第一线保护层LPL1和第二线保护层LPL2以及第一感测绝缘层ISI1可以包括使第二图案IST1b暴露的第一开口OPN1。
第一图案IST1a可以通过第一开口OPN1与第二图案IST1b连接。在实施例中，第二图案IST1b的设置在第一绝缘层组ING1和平坦化层FLT的一端上的部分的高度可以大于第二图案IST1b的设置在与第一沟槽TCH1对应的平坦化层FLT上的部分的高度。
因此，第一图案IST1a和第二图案IST1b可以在没有单独的桥接线的情况下彼此直接连接。由于没有设置桥接线，因此可以增强第一图案IST1a和第二图案IST1b之间的连接可靠性。此外，可以使非显示区域NDA的长度减小桥接线的长度，由此可以减小死区，并且可以容易地实现薄边框。
第一感测线IST1的第三图案IST1c可以将第一垫PDE1和第二图案IST1b彼此连接。第三图案IST1c可以与晶体管的栅电极GE通过同一工艺使用相同的材料形成。在实施例中，第三图案IST1c可以与上电极UE通过同一工艺使用相同的材料形成。在实施例中，奇数编号的第三图案IST1c可以与晶体管的栅电极GE通过同一工艺使用相同的材料形成。偶数编号的第三图案IST1c可以与上电极UE通过同一工艺使用相同的材料形成。相反地，偶数编号的第三图案IST1c可以与晶体管的栅电极GE通过同一工艺使用相同的材料形成。奇数编号的第三图案IST1c可以与上电极UE通过同一工艺使用相同的材料形成。因此，可以更有效地防止相邻的线之间发生短路问题。
第二绝缘层组ING2可以包括使第三图案IST1c暴露的第二开口OPN2。此外，平坦化层FLT可以包括与第二开口OPN2对应的开口。第二图案IST1b可以通过第二开口OPN2与第三图案IST1c连接。
图16是根据实施例的沿着图14的线II-II'截取的剖视图。
图14的线II-II'可以对应于第一弯曲轴BX1。图15和图16中所示的相同或相似的元件已经用相同的附图标记标示，并且将省略其任何重复的详细描述。这里，与第一侧边缘RC1相邻的部分的特征可以同与第二侧边缘RC2相邻的部分的特征基本相同。
显示线DST可以由单层线或多层线形成或限定，并且包括线G1L、G2L和SDL。线G1L可以与栅电极GE通过同一工艺使用相同的材料形成。线G2L可以与上电极UE通过同一工艺使用相同的材料形成。线SDL可以与第一连接图案CNP1通过同一工艺使用相同的材料形成。
感测线IST1和IST2的图案IST1a和IST2a可以(基于第三方向DR3)设置在封装层TFE和第一感测绝缘层ISI1上，并且(基于第二方向DR2)设置在坝DAM与显示区域DA之间。第一感测绝缘层ISI1可以设置在封装层TFE与感测线IST1和IST2之间。
图17和图18是用于描述根据公开的实施例的感测电极和桥接电极的图。图18是沿着图17的线III-III'截取的剖视图。
桥接电极CP1可以通过使第一感测电极层ISM1图案化而设置在封装层TFE上。
第一感测绝缘层ISI1可以覆盖桥接电极CP1，并且包括使桥接电极CP1的部分暴露的接触孔CNT。
第一感测电极SC1和第二感测电极SC2可以通过使第二感测电极层ISM2图案化而形成在第一感测绝缘层ISI1上。第一感测电极SC1可以通过接触孔CNT连接到桥接电极CP1。
第二感测电极SC2可以具有通过使第二感测电极层ISM2图案化而形成在同一层中或直接形成在同一层上的连接图案CP2。因此，第二感测电极SC2可以在不使用单独的桥接电极的情况下彼此连接。
在实施例中，感测电极SC1和SC2中的每个可以覆盖多个像素PX。这里，在感测电极SC1和SC2包括不透明导电层或由不透明导电层形成的实施例中，感测电极SC1和SC2中的每个可以包括使由对应的感测电极SC1、SC2覆盖的多个像素PX暴露的多个开口。在实施例中，例如，感测电极SC1和SC2中的每个可以具有网格形状。在感测电极SC1和SC2中的每个包括透明导电层或由透明导电层形成的实施例中，每个感测电极SC1、SC2可以以没有开口的板的形式设置。
图19是用于描述根据公开的替代实施例的感测电极和桥接电极的图。
图19是沿着图17的线III-III'截取的剖视图。
第一感测电极SC1和第二感测电极SC2可以通过使第一感测电极层ISM1图案化来形成，并且可以设置在封装层TFE上。
第一感测绝缘层ISI1可以覆盖第一感测电极SC1和第二感测电极SC2，并且包括使第一感测电极SC1的部分暴露的接触孔CNT。
桥接电极CP1可以通过图案化第二感测电极层ISM2而形成，并且设置在第一感测绝缘层ISI1上。桥接电极CP1可以通过接触孔CNT连接到第一感测电极SC1。
在发明的实施例中，如这里所描述的，显示装置可以准确地感测指数电流而不是线性电流。
发明不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达发明的概念。
虽然已经参照发明的实施例具体示出并描述了发明，但是本领域普通技术人员将理解的是，在不脱离如由权利要求限定的发明的精神或范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (10)

1.一种显示装置，所述显示装置包括：
像素，包括发光元件；以及
感测通道，通过第一感测线连接到所述发光元件的第一电极，并且通过第二感测线连接到所述发光元件的第二电极，
其中，所述感测通道包括：
放大器，包括连接到所述第二感测线的第一输入端子；以及
第一开关，将所述放大器的输出端子连接到所述第一感测线。
2.根据权利要求1所述的显示装置，所述显示装置还包括：
第二开关，将所述发光元件的所述第一电极连接到第一电力线。
3.根据权利要求2所述的显示装置，其中，所述第一开关的导通时段与所述第二开关的导通时段彼此不重叠。
4.根据权利要求2所述的显示装置，其中，所述像素包括：
第一晶体管，包括连接到第一节点的栅电极、连接到第二电力线的第一电极和连接到第二节点的第二电极；
第二晶体管，包括连接到第一扫描线的栅电极、连接到数据线的第一电极和连接到所述第一节点的第二电极；
第三晶体管，包括连接到第二扫描线的栅电极、连接到初始化线的第一电极和连接到所述第二节点的第二电极；以及
存储电容器，包括连接到所述第一节点的第一电极和连接到所述第二节点的第二电极。
5.根据权利要求4所述的显示装置，其中，所述放大器的所述第一输入端子接收输入电压，所述输入电压独立于所述初始化线的初始化电压。
6.根据权利要求5所述的显示装置，其中，所述放大器的第二输入端子连接到地。
7.根据权利要求6所述的显示装置，其中，
所述放大器的所述第一输入端子是反相端子，并且
所述放大器的所述第二输入端子是非反相端子。
8.根据权利要求4所述的显示装置，其中，在显示时段期间，所述第一开关处于截止状态，并且所述第二开关处于导通状态。
9.根据权利要求4所述的显示装置，其中，在针对所述发光元件的二极管电压感测时段期间，所述第一开关处于导通状态，并且所述第二开关处于截止状态。
10.根据权利要求4所述的显示装置，其中，在所述第一晶体管的阈值电压感测时段的第一时段期间，所述第一开关处于截止状态，并且所述第二开关处于导通状态，并且
在所述第一时段之后的第二时段期间，所述第一开关处于导通状态，并且所述第二开关处于截止状态。
CN202310875758.9A 2022-07-25 2023-07-17 显示装置 Pending CN117460360A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220092021A KR20240014668A (ko) 2022-07-25 2022-07-25 표시 장치
KR10-2022-0092021 2022-07-25

Publications (1)

Publication Number Publication Date
CN117460360A true CN117460360A (zh) 2024-01-26

Family

ID=89576850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310875758.9A Pending CN117460360A (zh) 2022-07-25 2023-07-17 显示装置

Country Status (3)

Country Link
US (1) US20240029632A1 (zh)
KR (1) KR20240014668A (zh)
CN (1) CN117460360A (zh)

Also Published As

Publication number Publication date
US20240029632A1 (en) 2024-01-25
KR20240014668A (ko) 2024-02-02

Similar Documents

Publication Publication Date Title
US20180225500A1 (en) Display device
US9671914B2 (en) Display device including touch sensor
JP7450399B2 (ja) 表示装置
KR102215481B1 (ko) 터치 스크린을 구비한 표시 장치
KR102578168B1 (ko) 표시 장치
CN108074940B (zh) 光传感器和具有该光传感器的显示装置
US20220365629A1 (en) Touch sensor and display device
US20190250764A1 (en) Touch sensing unit and display device including the same
JP7220775B2 (ja) 検出装置
US20230354659A1 (en) Display panel and display device
CN117460360A (zh) 显示装置
CN115942831A (zh) 显示装置
KR20230124162A (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
KR20210085021A (ko) 터치패널 모듈 및 이를 포함하는 표시장치
US11635852B2 (en) Display device and a driving method thereof
US11782553B2 (en) Display device having different modes for transmitting a sensing signal in an area and a driving method thereof
WO2024135768A1 (ja) 検出装置
US20230112523A1 (en) Input sensing device and display device including the same
US20230315224A1 (en) Display devce including a touch electrode
US20230299065A1 (en) Display panel and display device
KR20230151587A (ko) 표시 장치
CN117917939A (zh) 显示装置
CN116804563A (zh) 传感器装置
CN115877971A (zh) 显示装置和驱动显示装置的方法
KR20230140632A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication