CN117456954A - 像素驱动电路及显示面板 - Google Patents

Abstract

本申请公开了一种像素驱动电路及显示面板，用于驱动发光模块，像素驱动电路包括：第一驱动模块，第一驱动模块用于在发光阶段向发光模块提供驱动信号，以驱动发光模块发光；下拉模块，下拉模块与第一驱动模块连接，下拉模块用于下拉第一驱动模块的控制端的电压，以使第一驱动模块停止驱动发光模块发光；其中，第一驱动模块包括第一晶体管，第一晶体管的输出端连接发光模块；下拉模块包括第八晶体管，第八晶体管的输入端连接第一晶体管的控制端。本申请提供的第八晶体管能够下拉输入至第一晶体管控制端的电压从而关闭第一晶体管，降低第一晶体管的压力，使得显示面板的显示画面均匀，进而提高显示面板的显示效果。

Description

像素驱动电路及显示面板

技术领域

本申请涉及液晶显示技术领域，特别涉及一种像素驱动电路及显示面板。

背景技术

近年来，由于MiniLED，MicroLED及OLED显示亮度高、对比度及色域高等优点，得到了市面厂商广泛的关注和应用。在液晶显示器的电路中包含了多种驱动电路以及驱动方式，尤其是有源驱动方式，因其瞬态电流小，能够实现高分辨率驱动显示而被广泛使用。然而传统的驱动TFT开关在长期的电流压力下阈值电压容易发生偏移，从而造成液晶显示器中发光器件的发光亮度减弱，导致显示面板出现显示画面不均匀，显示效果差的情况。

发明内容

本申请提供一种像素驱动电路及显示面板，以解决现有技术中TFT开关在长期电流压力下容易造成显示面板的显示不均匀的技术问题。

为了解决上述技术问题，本申请的实施例公开了如下技术方案：

第一方面，提供了一种像素驱动电路，用于驱动发光模块，所述像素驱动电路包括：

第一驱动模块，所述第一驱动模块用于在发光阶段向所述发光模块提供驱动信号，以驱动所述发光模块发光；

下拉模块，所述下拉模块与所述第一驱动模块连接，所述下拉模块用于下拉所述第一驱动模块的控制端的电压，以使所述第一驱动模块停止驱动所述发光模块发光；

其中，所述第一驱动模块包括第一晶体管，所述第一晶体管的输出端连接所述发光模块；所述下拉模块包括第八晶体管，所述第八晶体管的输入端连接所述第一晶体管的控制端。

结合第一方面，还包括侦测模块，所述侦测模块用于侦测所述第一晶体管的控制端的电压；

所述侦测模块包括第三晶体管，所述第三晶体管的输入端连接第一信号线，所述第三晶体管的输出端连接所述第一晶体管的控制端。

结合第一方面，所述像素驱动电路还包括稳压模块，所述稳压模块用于稳定所述第一晶体管的输入端的电压；

所述稳压模块包括第五晶体管，所述第五晶体管的输入端连接参考信号线，所述第五晶体管的输出端连接所述第一晶体管的控制端。

结合第一方面，所述像素驱动电路还包括信号写入模块，所述信号写入模块用于将第二信号写入所述第一晶体管的控制端；

所述信号写入模块包括第七晶体管，所述第七晶体管的输出端连接所述第五晶体管的输出端，所述第七晶体管的输入端连接第二信号线，所述第七晶体管的控制端连接第三扫描信号线。

结合第一方面，还包括第二驱动模块，所述第二驱动模块与所述第一驱动模块连接，所述第二驱动模块用于在发光阶段向所述发光模块提供驱动信号，以驱动所述发光模块发光；

所述第二驱动模块包括第二晶体管所述第二晶体管的输入端连接第一信号线，所述第二晶体管的输出端连接所述第一晶体管的输入端，所述第二晶体管的控制端连接第一控制信号线。

结合第一方面，还包括第三驱动模块，所述第三驱动模块与所述第一驱动模块连接，所述第三驱动模块用于在发光阶段向所述发光模块提供驱动信号，以驱动所述发光模块发光；

所述第三驱动模块包括第四晶体管，所述第四晶体管的输入端连接所述第一晶体管的输出端，所述第四晶体管的输出端连接所述发光模块的正极端，所述第四晶体管的控制端连接第二控制信号线。

结合第一方面，还包括数据写入模块，所述数据写入模块用于将数据信号写入所述第一驱动模块的输出端；

所述数据写入模块包括第六晶体管，所述第六晶体管的输入端连接数据信号线，所述第六晶体管的输出端连接所述第一晶体管的输出端，所述第六晶体管的控制端连接第一扫描信号线。

结合第一方面，所述像素驱动电路还包括第二扫描信号线，所述第二扫描信号线连接于所述第三晶体管的控制端和所述第五晶体管的控制端。

结合第一方面，所述像素驱动电路还包括存储模块，所述存储模块用于存储所述第一驱动模块的控制端的电压；

所述存储模块包括电容，所述电容的两端分别连接所述第五晶体管的输出端和所述第一晶体管的控制端。

第二方面，提供了一种显示面板，包括第一方面中任一项所述的像素驱动电路。

上述技术方案中的一个技术方案具有如下优点或有益效果：

与现有技术相比，本申请的一种像素驱动电路，用于驱动发光模块，像素驱动电路包括：第一驱动模块，第一驱动模块用于在发光阶段向发光模块提供驱动信号，以驱动发光模块发光；下拉模块，下拉模块与第一驱动模块连接，下拉模块用于下拉第一驱动模块的控制端的电压，以使第一驱动模块停止驱动发光模块发光；其中，第一驱动模块包括第一晶体管，第一晶体管的输出端连接发光模块；下拉模块包括第八晶体管，第八晶体管的输入端连接第一晶体管的控制端。本申请提供的第八晶体管能够下拉输入至第一晶体管控制端的电压从而关闭第一晶体管，降低第一晶体管的压力，使得显示面板的显示画面均匀，进而提高显示面板的显示效果。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请实施例提供的电路结构示意图；

图2为本申请实施例提供的时序示意图；

图3为本申请实施例提供的插黑灰阶分布示意图；

图4为本申请实施例提供的显示面板的示意图。

附图标记：

100-第一驱动模块、110-发光模块、200-数据写入模块、300-第二驱动模块、400-第三驱动模块、500-下拉模块、600-侦测模块、700-信号写入模块、800-存储模块、900-稳压模块。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本申请的相关技术人员发现，近年来，由于MiniLED，MicroLED及OLED显示亮度高、对比度及色域高等优点，得到了市面厂商广泛的关注和应用。在液晶显示器的电路中包含了多种驱动电路以及驱动方式，尤其是有源驱动方式，因其瞬态电流小，能够实现高分辨率驱动显示而被广泛使用。然而传统的驱动TFT开关在长期的电流压力下阈值电压容易发生偏移，从而造成液晶显示器中发光器件的发光亮度减弱，导致显示面板出现显示画面不均匀，显示效果差的情况。为了解决阈值电压偏移引起的亮度减弱问题，市场上出现了大量针对该问题的补偿电路。然而，对于MiniLED和MicroLED来说，电压灰阶切分方式又会导致低灰阶显示亮度不均的问题，其主要原因在于低电流下发光器件的发光不均匀。

为了避免LED工作在低电流引起亮度显示不均及压力引起的阈值电压偏移问题。本申请在内补电路中结合时间切分灰阶PWM的驱动方式，让LED始终工作在大电流稳定发光阶段，进而避免出现显示不均的问题。同时又能实现对TFT的阈值电压进行补偿。但是内补电路结合PWM驱动方式仍面临灰阶数量少的问题。本申请在原有的7T1C内补电路基础上，新增一颗TFT，使灰阶数量大幅提升，并且保持补偿范围和精度不发生变化。

以下通过实施例来阐述本申请的具体实施方式：

如图1所示，本申请实施例提供了一种像素驱动电路，用于驱动发光模块110，像素电路包括：包括第一驱动模块100、下拉模块500、第一信号线、第二信号线、第四扫描信号线以及发光模块110，发光模块110的负极端连接第二信号线；第一驱动模块100包括第一晶体管T1，第一晶体管T1的输入端和控制端连接第一信号线，第一晶体管T1的输出端连接发光模块110的正极端；下拉模块500包括第八晶体管T8，第八晶体管T8的输入端连接第一晶体管T1的控制端，第八晶体管T8的输出端连接第二信号线；第四扫描信号线用于传输或提供第四扫描信号SCAN4，第四扫描信号线连接于第八晶体管T8的控制端。具体的，第一信号线用于输送第一电平信号VDD，第一电平信号VDD为正电源电压，第二信号线用于传输或提供第二电平信号VSS，第二电平信号VSS为负电源电压。一般而言，第一电平信号VDD的电压值为3.3V、5V或者其他特定的电压标准，而第二电平信号VSS的电压值为0V。发光模块110为像素单元，至少包括RGB三种像素单元。第一晶体管T1为Drive TFT(驱动晶体管)，驱动薄膜晶体管需要精确的电压波形和时序控制，以确保液晶显示器的正常工作。因此第一晶体管T1是驱动电路中的关键器件，其所受到的压力状况也最大。通过对第一晶体管T1通断的控制可以控制发光模块110的导通和截止状态的切换。第八晶体管T8在第四扫描信号SCAN4的控制下可以对第一晶体管T1的截止状态进行控制，从而减轻第一晶体管T1受到的压力，并对发光模块110进行插黑。插黑即为在每一帧数据之间插入黑色帧，通过对插黑的时间点的控制，可以组合得到不同的灰阶亮度，进而实现灰阶位数的提升。因此本申请所提供的第八晶体管T8和第四扫描信号SCAN4可以降低第一晶体管T1的工作压力，提高显示面板的显示画面均匀度，进而提升显示面板的显示效果。

如图1所示，在本申请实施例中，需要说明的是，本申请中所提到的任意一个晶体管的控制端即为该晶体管的栅极，任意一个晶体管的输入端即为该晶体管的源极，任意一个晶体管输出端即为该晶体管的漏极。

如图1所示，在本申请实施例中，还包括侦测模块600，侦测模块用于侦测第一晶体管T1的控制端的电压，侦测模块包括第三晶体管T3，第三晶体管T3的输入端连接第一信号线，第三晶体管T3的输出端连接第八晶体管T8的输入端和第一晶体管T1的控制端。具体的，还包括公共点G，第三晶体管T3的输出端和第八晶体管T8的输入端连接于公共点G，同时第一晶体管T1也连接于公共点G。在第三晶体管T3导通之后，将第一电平信号VDD的电压分流至公共点G，从而拉高公共点G的电位，进而使得第一晶体管T1的控制端获得高电平后实现第一晶体管T1的导通。而当第八晶体管T8在第四扫描信号SCAN4控制下导通后，由于第八晶体管T8的输出端连接第二电平VSS，因此公共点G的电位通过第八晶体管T8拉低，进而使得第一晶体管T1截止。此时发光模块110也被截止，从而实现了插黑操作。

如图1所示，在本申请实施例中，像素驱动电路还包括稳压模块900，稳压模块900用于稳定第一晶体管T1的输入端的电压；稳压模块900包括第五晶体管T5，第五晶体管T5的输入端连接参考信号线，第五晶体管T5的输出端连接第八晶体管T8的输入端和第一晶体管T1的控制端。具体的，参考信号线用于传输或提供参考信号Ref，参考信号Ref为参考电压或基准电压，用于比较和校准其他电压信号，从而确保电路中晶体管和发光模块110的准确性和稳定性。第五晶体管T5的输出端分别连接于公共点G和第八晶体管T8的输出端，第八晶体管T8的输出端连接于第二信号线，因此第五晶体管T5的输出端相当于也连接于第二信号线。在第五晶体管T5导通后，参考信号Ref将电压分别给到公共点G和第二电平信号VSS，从而进一步太高公共点G的电压，进而有利于第一晶体管T1的导通。

如图1所示，在本申请实施例中，像素驱动电路还包括信号写入模块700，信号写入模块700用于将第二电平信号VSS写入第一晶体管T1的控制端；信号写入模块700包括第七晶体管T7，第七晶体管T7的输出端连接第五晶体管T5的输出端，第七晶体管T7的输入端连接第二信号线，第七晶体管T7的控制端连接第三扫描信号线。具体的，通过对第七晶体管T7的导通和截止的控制可以实现对第一晶体管T1的控制端的电压大小进行控制。当第七晶体管T7截止时，第五晶体管T5输出的基准电压Ref施加在公共点G上，可以拉高公共点G的电位；而当第七晶体管T7导通时，第一晶体管T1的控制端与第二信号线连接，则公共点G的电位被拉低。因此第七晶体管T7实现了对第五晶体管T5的输出端与公共点G和第二信号线的连通控制。

如图1所示，在本申请实施例中，还包括第二驱动模块300，第二驱动模块300与第一驱动模块100连接，第二驱动模块300用于在发光阶段向发光模块110提供驱动信号，以驱动发光模块110发光；第二驱动模块300包括第二晶体管T2，第一晶体管T1的输入端通过第二晶体管T2连接第一信号线，第二晶体管T2的输入端连接第一信号线，第二晶体管T2的输出端连接第一晶体管T1的输入端，第二晶体管T2的控制端连接第一控制信号线。具体的，第一控制信号线用于传输或提供第一控制信号EM1，第一控制信号EM1为使能信号，由控制电路或驱动器提供，并与其他控制信号(如时钟信号、数据信号等)一起使用，以实现对晶体管的控制和操作。第二晶体管T2的导通和截止关系到第一晶体管T1和第三晶体管T3的连接状态。当第一控制信号EM1为使能状态时，第二晶体管T2即可导通，此时第一电平信号VDD经第二晶体管T2传输至第一晶体管T1和第三晶体管T3。因此，对第二晶体管T2进行控制即可实现对第一电平信号VDD的控制以及对第一晶体管T1和第三晶体管T3的电位控制。

如图1所示，在本申请实施例中，还包括第三驱动模块400，第三驱动模块400与第一驱动模块100连接，第三驱动模块400用于在发光阶段向发光模块110提供驱动信号，以驱动发光模块110发光；第三驱动模块400包括第四晶体管T4，第一晶体管T1通过第四晶体管T4与发光模块110连接，第四晶体管T4的输入端连接第一晶体管T1的输出端，第四晶体管T4的输出端连接发光模块110的正极端，第四晶体管T4的控制端连接第二控制信号线。具体的，第二控制信号线用于传输或提供第二控制信号EM2，第二控制信号EM2也为使能信号，由控制电路或驱动器提供，并与其他控制信号(如时钟信号、数据信号等)一起使用，以实现对晶体管的控制和操作。第四晶体管T4的导通和截止关系到第一晶体管T1与发光模块110的连通关系，同时也决定了第一晶体管T1输入端和输出端的压差。当第二控制信号EM2为使能状态时，第四晶体管T4导通。此时第一晶体管T1的输入端和输出端即可导通，第一电平信号VDD经输出端输出至发光模块110，从而使发光模块110发光。

如图1所示，在本申请实施例中，还包括数据写入模块200，数据写入模块200用于将数据信号写入第一驱动模块100的输出端；数据写入模块200包括第六晶体管T6，第六晶体管T6的输入端连接数据信号线以获得数据信号DATA，第六晶体管T6的输出端连接第一晶体管T1的输出端，第六晶体管T6的控制端连接第一扫描信号线。具体的，数据信号DATA是由控制电路或驱动器产生的，用于确定每个像素的亮度或颜色。第一扫描信号线用于传输或提供第一扫描信号SCAN1。数据信号DATA通常以二进制形式表示，用于控制每个像素的开关状态、亮度级别、颜色或其他属性。数据信号DATA主要还包括控制数据和校验数据，其中，控制数据用于控制液晶显示屏的其他功能。例如，控制数据可以包含指令或参数，用于调整显示屏的亮度、对比度以及刷新率等；而校验数据则用于确保数据的准确性和完整性，如校验位或循环冗余校验(CRC，Cyclic Redundancy Check)。这些校验数据用于检测和纠正传输过程中的错误。第六晶体管T6用于控制数据信号DATA与发光模块110的连通关系。第六晶体管T6的输出端连接于触点S，触点S位于第一晶体管T1的输出端和第四晶体管T4的输入端之间。当第一控制信号EM1为高电平时，第六晶体管T6接口导通，此时数据信号DATA输送至第一晶体管T1的输出端，即触点S。此时若第四晶体管导通，数据信号DATA即传输至发光模块110中。需要说明的是，数据信号DATA也有高低电平之分。当数据信号DATA为高电平时，发光模块110会被激活，此时液晶显示屏显示亮度或颜色；当数据信号DATA为低电平时，发光模块110会被关闭，此时液晶显示屏不显示亮度或颜色。

如图1所示，在本申请实施例中，像素驱动电路还包括第二扫描信号线，第二扫描信号线连接于第三晶体管T3的控制端和第五晶体管T5的控制端。具体的，第二扫描信号线用于传输或提供第二扫描信号SCAN2，第二扫描信号SCAN2用于控制第三晶体管T3和第五晶体管T5的导通与截止，第三晶体管T3导通之后可以拉高公共点G的电位，从而使得第一晶体管T1能够获得足够的启动电压。而第五晶体管T5在导通之后也能够向公共点G输送参考信号Ref。

如图1所示，在本申请实施例中，像素驱动电路还包括存储模块800，存储模块800用于存储第一驱动模块100的控制端的电压；存储模块800包括电容C1，电容C1的两端分别连接第五晶体管T5的输出端和第八晶体管T8的输入端。具体的，第五晶体管T5在导通之后还可以为电容C1进行充电。该电容C1主要用于存储和保持电路中的电荷，以保持发光模块110的状态。

如图2所示，为本申请实施例电路提供了各个信号的时序示意图。在该时序示意图中主要包括五个阶段：(1)初始化阶段：第一扫描信号SCAN1、第二扫描信号SCAN2和第一控制信号EM1为高电平，第二控制信号EM2、数据信号DATA、第三扫描信号SCAN3和第四扫描信号SCAN4为低电平，此时第二晶体管T2、第三晶体管T3、第五晶体管T5和第六晶体管T6在获得高电平的电信号后导通，进而能够初始化公共点G的电位，使其电位维持在第一电平信号VDD状态，同时触点S的电位为数据信号DATA_L(即低电平Low)；(2)阈值电压侦测存储阶段：第一扫描信号SCAN1、数据信号DATA和第二扫描信号SCAN2高电平，第一控制信号EM1、第二控制信号EM2、第三扫描信号SCAN3和第四扫描信号SCAN4为低电平，此时第三晶体管T3、第五晶体管T5和第六晶体管T6在获得高电平的电信号后导通，数据信号DATA电压变为DATA_H，触点S的电位为DATA_H(即高电平High)，由于形成diode结构，触点S的初始电位为DATA_H，公共点G的电位从之前的VDD电位降为DATA_H+Vth，同时第一晶体管T1截止，此时公共点G的电位因此变为DATA_H+Vth(Vth为阈值电压)；(3)第二电平信号VSS写入阶段：第二扫描信号SCAN2由高电平变为低电平关断第三晶体管T3和第五晶体管T5，第三扫描信号SCAN3变为高电平，进而电容C1左侧的电位由Ref变为VSS，进而使得电容C1直接耦合右侧公共点G的电位，使得公共点G的电位降低Ref-VSS，因此公共点G的电位由DATA_H+Vth变为DATA_H+Vth+VSS-Ref，而触点S的电位为DATA_H；(4)发光阶段：第一控制信号EM1、第二控制信号EM2和第三扫描信号SCAN3为高电平，发光模块110开始发光，发光模块110的发光阈值电压的正负极压差为V_LED，负极端的电压为VSS，因此发光模块110正极端，即触点S的电位为V_LED+VSS，而此时公共点G的电位并未发生改变同样为DATA_H+Vth+VSS-Ref，而Vgs-Vth＝DATA_H-Ref-V_LED(Vgs为栅极电压)；(5)插黑阶段：第一控制信号EM1、第二控制信号EM2和第三扫描信号SCAN3为高电平不变，第四扫描信号SCAN4也变为高电平同时导通第八晶体管T8，进而可以清空公共点G的电荷，使得第一晶体管T1关闭，完成发光模块110的插黑操作。通过在不同的时间点对发光模块110进行插黑操作，可以组合为不同灰阶亮度，进而实现位数的提升。

如图3所示，为本申请实施例提供的插黑灰阶分布示意图，以240Hz的分辨率，10行像素为例，假定阈值电压Vth探测及补偿需占用50us时间，普通7T1C电路实现PWM信号的等分子场驱动方式，仅能实现8个灰阶(3bit，50*8＝400us接近一帧1/240/10＝416us时间)。本申请实施例提供的8T1C的像素驱动电路通过控制第八晶体管T8的导通时间节点来对发光模块110进行插黑操作。使得原先PWM信号的8个等分子场变为8个非等分子场，在8个非等分子场控制下就可以实现256种灰阶变化(8bit)。此外由于阈值电压Vth探测与补偿阶段的电路相同，所以本申请所提供的8T1C电路在不损失补偿范围的情况下还能够实现bit数大幅提升。

如图4所示，本申请实施例提供了一种显示面板，包括上述任一实施例提供的像素驱动电路。

以上对本申请实施例所提供的一种像素驱动电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种像素驱动电路，用于驱动发光模块，其特征在于，所述像素驱动电路包括：

第一驱动模块，所述第一驱动模块用于在发光阶段向所述发光模块提供驱动信号，以驱动所述发光模块发光；

下拉模块，所述下拉模块与所述第一驱动模块连接，所述下拉模块用于下拉所述第一驱动模块的控制端的电压，以使所述第一驱动模块停止驱动所述发光模块发光；

其中，所述第一驱动模块包括第一晶体管，所述第一晶体管的输出端连接所述发光模块；所述下拉模块包括第八晶体管，所述第八晶体管的输入端连接所述第一晶体管的控制端。

2.如权利要求1所述的像素驱动电路，其特征在于，还包括侦测模块，所述侦测模块用于侦测所述第一晶体管的控制端的电压；

所述侦测模块包括第三晶体管，所述第三晶体管的输入端连接第一信号线，所述第三晶体管的输出端连接所述第一晶体管的控制端。

3.如权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路还包括稳压模块，所述稳压模块用于稳定所述第一晶体管的输入端的电压；

所述稳压模块包括第五晶体管，所述第五晶体管的输入端连接参考信号线，所述第五晶体管的输出端连接所述第一晶体管的控制端。

4.如权利要求3所述的像素驱动电路，其特征在于，所述像素驱动电路还包括信号写入模块，所述信号写入模块用于将第二信号写入所述第一晶体管的控制端；

所述信号写入模块包括第七晶体管，所述第七晶体管的输出端连接所述第五晶体管的输出端，所述第七晶体管的输入端连接第二信号线，所述第七晶体管的控制端连接第三扫描信号线。

5.如权利要求1所述的像素驱动电路，其特征在于，还包括第二驱动模块，所述第二驱动模块与所述第一驱动模块连接，所述第二驱动模块用于在发光阶段向所述发光模块提供驱动信号，以驱动所述发光模块发光；

所述第二驱动模块包括第二晶体管所述第二晶体管的输入端连接第一信号线，所述第二晶体管的输出端连接所述第一晶体管的输入端，所述第二晶体管的控制端连接第一控制信号线。

6.如权利要求1所述的像素驱动电路，其特征在于，还包括第三驱动模块，所述第三驱动模块与所述第一驱动模块连接，所述第三驱动模块用于在发光阶段向所述发光模块提供驱动信号，以驱动所述发光模块发光；

所述第三驱动模块包括第四晶体管，所述第四晶体管的输入端连接所述第一晶体管的输出端，所述第四晶体管的输出端连接所述发光模块的正极端，所述第四晶体管的控制端连接第二控制信号线。

7.如权利要求1所述的像素驱动电路，其特征在于，还包括数据写入模块，所述数据写入模块用于将数据信号写入所述第一驱动模块的输出端；

所述数据写入模块包括第六晶体管，所述第六晶体管的输入端连接数据信号线，所述第六晶体管的输出端连接所述第一晶体管的输出端，所述第六晶体管的控制端连接第一扫描信号线。

8.如权利要求3所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第二扫描信号线，所述第二扫描信号线连接于所述第三晶体管的控制端和所述第五晶体管的控制端。

9.如权利要求3所述的像素驱动电路，其特征在于，所述像素驱动电路还包括存储模块，所述存储模块用于存储所述第一驱动模块的控制端的电压；

所述存储模块包括电容，所述电容的两端分别连接所述第五晶体管的输出端和所述第一晶体管的控制端。

10.一种显示面板，其特征在于，包括如权利要求1-9中任一项所述的像素驱动电路。