CN117452185A - 芯片连接器高频电气特性测试装置及方法 - Google Patents

Abstract

本发明实施例公开的芯片连接器的高频电气特性测试装置及方法，涉及半导体测试技术领域，包括：测试主板，布设有多个第一信号线；测试基板，布设有第二信号线；待测连接器，位于测试主板和测试基板之间并包括多个连接件；其中，两个第一信号线的一端分别与两个连接件的靠近测试主板的一端连接，所述两个连接件的靠近测试基板的一端通过第二信号线连接；信号分析单元，与所述两个第一信号线的另一端连接，并配置为经由所述两个第一信号线传输测试信号来测试所述两个连接件的电气特性。本发明便于适应Socket的针脚布局进行测量，适用于芯片插座端子测试场景中。

Description

芯片连接器高频电气特性测试装置及方法

技术领域

本发明涉及半导体测试技术领域。尤其是涉及一种芯片连接器的高频电气特性测试装置及方法。

背景技术

集成电路芯片以主板作为载体，提供相应电源以及输入输出接口(Input/Outputport，简写为I/O port)。随着芯片进行数据运算和处理的功能的输入输出接口的信号传输速率越来越快，在一些连接器(Socket，俗称芯片插座，以下也以Socket描述)应用的过程中，连接器端子的高频电气特性的好坏会影响整个系统的信号传输性能。因此，对应连接器的高频电气特性的测量就显得尤为必要。

发明内容

有鉴于此，本发明实施例提供一种连接器高频电气特性测试装置及方法，便于适应Socket的针脚布局进行测量。

为达到上述发明目的，采用如下技术方案：

本申请实施例提供一种测试装置，所述装置包括：测试主板，布设有多个第一信号线；测试基板，布设有第二信号线；待测连接器，位于测试主板和测试基板之间并包括多个连接件；其中，两个第一信号线的一端分别与两个连接件的靠近测试主板的一端连接，所述两个连接件的靠近测试基板的一端通过第二信号线连接；信号分析单元，与所述两个第一信号线的另一端连接，并配置为经由所述两个第一信号线传输测试信号来测试所述两个连接件的电气特性。

根据本申请实施例的一种具体实现方式，所述测试基板包括多个基板管脚，其中，所述两个连接件的靠近测试基板的一端通过基板管脚与所述第二信号线连接。

根据本申请实施例的一种具体实现方式，所述待测连接器包括用于连接芯片和芯片主板的连接器，所述芯片包括多个芯片管脚，所述基板管脚与所述芯片管脚的布局一致。

根据本申请实施例的一种具体实现方式，所述测试主板上还设有去嵌链路结构，所述去嵌链路结构与所述测试主板上的第一信号线的物理结构及电特性一致。

根据本申请实施例的一种具体实现方式，所述去嵌链路结构包括：第一链路走线与第二链路走线，所述第一链路走线的第一端与第二链路走线的第一端通过与所述第二信号线物理结构和电特性一致的互联线连接，以形成第二回路，所述第一链路走线的第二端及第二链路走线的第二端分别用于连接至所述信号分析单元。

根据本申请实施例的一种具体实现方式，所述第一信号线的第二端设有第一射频连接器，所述去嵌链路结构的第一链路走线的第二端及第二链路走线的第二端分别设有第二射频连接器；

所述第一射频连接器与所述第二射频连接器分别配置为连接信号分析单元，以分别与其建立射频信号的连接通道。

根据本申请实施例的一种具体实现方式，所述信号分析单元，配置为：在接收到经由所述两个第一信号线传输的测试信号之后，测量得到至少两组S参数；

根据该两组S参数，通过链路去嵌计算出目标S参数，以及，根据所述目标S参数表征得到所述两个连接件的电气特性。

根据本申请实施例的一种具体实现方式，所述信号分析单元，具体配置为：

向所述第一信号线发送测试信号，并经由所述第一射频连接器接收测试信号，得到第一S参数；

经由所述第二射频连接器向第二回路发送并接收测试信号，得到第二S参数；

根据第一S参数和第二S参数进行链路去嵌计算，得到去嵌掉第一射频连接器、第一信号线和第二信号线影响后的目标S参数；

根据所述目标S参数计算得到所述两个连接件的电气特性。

第二方面，本申请还实施例提供一种测试装置，包括：测试主板，布设有至少一个第一信号线；测试基板，布设有多个第三信号线；待测连接器，位于测试主板和测试基板之间并包括多个连接件；其中，每个第一信号线的一端分别与每个连接件的靠近测试主板的一端连接，该每个连接件的靠近测试基板的一端与一个第三信号线连接；信号分析单元，与至少一个所述第三信号线连接，并配置为向所述第一信号线发送测试信号，并经由所述第三信号线传输的测试信号来测试每个所述连接件的电气特性。

根据本申请实施例的一种具体实现方式，至少一个所述第三信号线贯穿所述测试基板，并且所述第三信号线的第一端和第二端分别暴露于所述测试基板表面，每个连接件的靠近测试基板的一端与所述第三信号线的第一端连接，所述第三信号线的第二端设置有第三射频连接器，所述第三射频连接器与所述信号分析单元连接。

根据本申请第一方面或第二方面中提供的实施例的一种具体实现方式，所述装置还包括：压合扣具，配置为压合在所述测试基板上，以模拟仿真实际芯片工作时受到的压应力。

第三方面，本申请还实施例提供一种测试方法，所述方法包括：经由测试主板的一个第一信号线将第一测试信号发送至待测连接器的第一连接件；接收经由第二信号线、待测连接器的第二连接件及测试主板的另一个第一信号线环回的第一测试信号，其中，所述待测连接器，位于所述测试主板和测试基板之间并包括多个连接件；其中，两个第一信号线的一端分别与两个连接件的靠近测试主板的一端连接，所述两个连接件的靠近测试基板的一端通过第二信号线连接形成回路，该两个连接件分别为所述第一连接件和第二连接件；以及，基于接收到的环回的第一测试信号，计算得到所述两个连接件的电气特性。

根据本申请实施例的一种具体实现方式，所述基于接收到的环回的第一测试信号，计算得到所述两个连接件的电气特性包括：基于接收到的环回的第一测试信号，通过链路去嵌计算确定出目标S参数；以及，根据所述目标S参数表征得到所述两个连接件的电气特性。

根据本申请实施例的一种具体实现方式，所述方法还包括：将第二测试信号发送至去嵌链路结构的第一链路走线，并传输至所述第二链路走线；所述去嵌链路结构布设于所述测试主板上，包括：第一链路走线与第二链路走线，所述第一链路走线第一端与第二链路走线的第一端通过与所述第二信号线物理结构和电特性一致的互联线连接；

接收经由所述第二链路走线环回的第二测试信号；所述基于接收到的环回的第一测试信号，计算得到所述两个连接件的电气特性包括：根据环回的第一测试信号测量得到第一S参数，以及，根据环回的第二测试信号测量得到第二S参数；根据第一S参数和第二S参数进行链路去嵌计算，得到去嵌掉第一射频连接器、第一信号线和第二信号线影响后的目标S参数；根据所述目标S参数计算得到所述两个连接件的电气特性。

根据本申请实施例的一种具体实现方式，经由测试主板的一个第一信号线将第一测试信号发送至待测连接器的第一连接件之前，所述方法还包括：向所述测试基板上施加压应力，以模拟仿真实际芯片工作时受到的压应力。

第四方面，本申请还实施例提供一种测试方法，所述方法包括：所述测试方法包括：经由测试主板的一个第一信号线将第一测试信号发送至待测连接器的第一连接件的第一端；接收经由测试基板的第三信号线环回的第一测试信号；其中，所述待测连接器位于所述测试主板和测试基板之间并包括至少一个第一连接件，所述第一连接件的第一端与所述第一信号线相连，所述第一连接件的第二端与所述第三信号线相连；基于接收到的环回的第一测试信号计算得到所述第一连接件的电气特性。

根据本申请实施例的一种具体实现方式，所述接收经由测试基板的第三信号线环回的第一测试信号，包括：接收经由第三射频连接器环回的第一测试信号，以与所述信号分析单元之间的阻抗相匹配；其中，至少一个所述第三信号线贯穿所述测试基板，并且所述第三信号线的第一端和第二端分别暴露于所述测试基板表面，每个连接件的靠近测试基板的一端与所述第三信号线的第一端连接，所述第三信号线的第二端设置有第三射频连接器，所述第三射频连接器与所述信号分析单元连接。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有技术中一实施例Socket测试装置用例结构示意图。

图2为本申请一实施例测试装置结构示意图。

图3为本申请又一实施例测试装置结构示意图。

图4是本申请再一实施例测试装置结构示意图；

图5是本申请再一实施例测试装置结构示意图；

图6是本申请再一实施例测试装置结构示意图

图7是本申请一实施例测试方法流程示意图；

图8是本申请又一实施例测试方法流程示意图。

具体实施方式

下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

为帮助理解本申请技术方案的创新主旨所在，对一些相关测量技术进行简要介绍，如图1所示，通过设计一个套件，包含底板303和两块可偏移压合端子的测试板302，通过两块测试302夹住单个端子301，再通过网络分析仪等设备进行电气参数测量，得出单个端子的测试结果。然而，该种每次单个端子的测试方案无法适应Socket的针脚(Pin)布局进行测量。

图2示出了根据本发明一实施例提供的测试装置。参考图2，本申请的测试装置100包括：

测试主板101，布设有多个第一信号线104；

测试基板102，布设有第二信号线105；

其中，该测试主板101，配置为连接待测电子元器件，例如连接器，并与其它器件和测试设备配合来评估待测电子元器件的电气特性。在一些示例中，测试主板101和测试基板102可以是任何具有导电性能和安装功能的基板，例如印刷电路板(PCB)。第一信号线104和第二信号线105，可以是排列布设在印制电路板上具有导电性能的印制线，一般为铜线或镀铜线。也可以是由多根电缆结构合并为一束或多数的传输线，用于传输测试信号，所述测试主板101上的第一信号线104可以对应待测Socket端子的排布方式进行设计，例如按照矩阵、环形、线形等方式排列设置，以适应对不同Socket端子布局结构的电气特性进行测试。

待测连接器103，位于测试主板101和测试基板102之间并包括多个连接件1031(1032、1033)；其中，两个第一信号线104的一端分别与两个连接件的靠近测试主板101的一端连接，所述两个连接件的靠近测试基板102的一端通第二信号线105连接；

在本发明实施例中，所述待测连接器103可以是任何一种用于集成电路芯片与主板之间信号传输的连接器，待测连接器103例如可包括多个连接件(例如，连接件1031、连接件1032和连接件1033)，该多个连接件例如可与芯片和主板上的管脚电连接，以通过主板为芯片提供电源以及提供信号传输的接口。作为一个示例，待测连接器103例如可包括芯片插座(Socket)，待测连接器103的连接件例如可为Socket端子。在一些示例中，Socket端子可以是具有导电性能和弹性的元件，例如金属结构针、各种pogo pin针、以及各种同轴或非同轴端子等。测试装置100例如可用于测试Socket端子的电气特性是否满足芯片和主板之间的信号传输要求等。

信号分析单元106，与所述两个第一信号线104的另一端连接，并配置为经由所述两个第一信号线104传输测试信号来测试所述两个连接件1031和1032的电气特性。所述信号分析单元106可以是具有信号发送、接收和分析功能的设备，例如网络分析仪等。

本发明实施例提供的连接器高频电气特性测试装置，通过设计一个配置为安装芯片连接器的测试主板101以及测试基板102，当需要对连接器的端子(针脚)进行电气特性测试时，可以直接将其安装至测试主板101上，并通过第二信号线105将待测连接器103的至少两个端子互联形成回路连接，无需单独将连接器的某根针脚拿出测试，不仅可以适应Socket的针脚布局进行测量，相比于单独对单个端子测试，还可以提高测试效率。

在一些实施例中，所述测试基板包括多个基板管脚，其中，所述两个连接件的靠近测试基板的一端通过基板管脚与所述第二信号线105连接，以使两个第一信号线、第二信号线以及信号上线上的节点电子元器件相连形成回路，从而便于适应socket管脚布局进行测试。

具体的，所述待测连接器包括用于连接芯片(例如，实际芯片)和芯片主板的连接器，该连接器指的是连接件两端的连接端子，例如可以为直插式针脚、贴片焊盘、BGA焊球等，所述芯片包括多个芯片管脚，所述基板管脚与所述芯片管脚的布局一致。

通过将测试基板102上的各管脚按照实际芯片管脚的排布进行布置，配合测试主板101形成的测试回路，对每个端子的接触电阻、绝缘电阻、耐压等电气特性参数进行测试，便于真正反映出端子的高频电气特性。

此外，本实施例中，测试基板102采用直连走布局，与实际芯片Socket管脚布局一致，有利于模拟实际情况，而且该设计通用性强，便于适用于不同布局的Socket的端子电气特性测试。

请参看图2所示，在一些实施例中，所述测试基板102上的管脚至少两个一组通过第一信号线105直连，以在测试主板101、待测连接器103和测试基板102之间形成第一回路，用于模拟真实信号的环回，从而能够根据接收到的信号进行待测连接器103端子的电气特性测试及分析。

为了便于理解接下来的描述，对涉及的术语S参数(Scattering Parameters，散射参数)进行简单说明，S参数是描述多端口网络中输入波和反射波之间关系的参数。S参数可以反映待测器件在其可能连接或应用的系统中表现出的整体性能和健康状况。

为了测试分析出待测连接器103的电气特性，如匹配度、增益/损耗、隔离度等，通过进行S参数测试反映出来。而本实施例中，信号分析单元106通过去嵌(de-embed)计算得到的目标S参数来确定待测连接器103的电气特性。因此，请参看图3所示，在一些实施例中，所述测试主板101上还设有去嵌链路结构200，所述去嵌链路结构200与所述测试主板上101上的第一信号线104的物理结构及电特性一致。

本实施例中，通过在测试主板101上设计去嵌链路结构200，配合信号分析单元106通过数学运算消除链路上测试夹具、连接线等对测量结果的影响，从而得到被测器件本身的电气特性，可以提高测试的准确性和可靠性。

具体的，所述去嵌链路结构200包括：第一链路走线201与第二链路走线104，所述第一链路走线201的第一端与第二链路走线104的第一端通过与所述第二信号线105物理结构和电特性一致的互联线205连接，以形成第二回路，所述第一链路走线201的第二端及第二链路走线202的第二端分别用于连接至所述信号分析单元106。

其中，去嵌链路结构200的第一链路走线201和第二链路走线202设计需要和测试主板101上的第一信号线104长度完全一致，并且其它物理结构和电特性也要求一致，这样才能保证去嵌后测试结果的准确性。

一般地，信号分析单元上会具有测试接口，为了实现与该测试接口匹配，实现测试信号在被测端和信号分析单元之间的正常传输，以及被测端和信号分析单元之间的阻抗匹配，请继续参看图2或图3所示，在一些实施例中，所述测试主板101上的第一信号线104的第二端设有第一射频连接器107，所述去嵌链路结构200的第一链路走线201的第二端及第二链路走线202的第二端设有第二射频连接器203；

所述第一射频连接器107与所述第二射频连接器203分别配置为连接信号分析单元106。其中，第一射频连接器107与所述第二射频连接器203需要满足信号传输带宽要求，各走线设计需要遵循信号完整性的阻抗和损耗要求。本实施例中，通过在被测端和信号分析单元之间对应传输信号的物理结构上设置射频连接器，一则可以实现二者之间进行测试信号的正常传输。

另外，所述射频连接器包括外壳，所述外壳具有屏蔽层，用于屏蔽外部干扰信号，保证连接器内部是低噪声的信号传输环境，所述外壳的内部集成阻抗匹配电路，该阻抗匹配电路一般采用微带线或同轴线的形式，通过调节电路中电子器件的参数，可以获得与信号分析单元侧端口匹配的标准阻抗。

示例性地，所述射频连接器中的阻抗匹配电路结构包括：一个第一信号线的第二端连接的串联电感L和一个与所述电感L并联的电容C组成，通过调节L和C的值，可以实现不同阻抗之间的匹配。也可以采用其它典型的阻抗匹配电路结构，例如π形电路网络结构。

在该实施例中，所述信号分析单元106，配置为：在接收到经由所述两个第一信号线104传输的测试信号之后，测量得到至少两组S参数；根据该两组S参数，通过链路去嵌计算出目标S参数，以及，根据所述目标S参数表征得到所述两个连接件的电气特性。其中，在接收到经由所述两个第一信号线104传输的测试信号之后，该第一信号线与第二信号线等形成的测试回路，会测得一组S参数，为了进行去嵌计算，还需要设置去嵌链路结构，另外再测得至少一组S参数，由此得到至少两组测试参数。

所述信号分析单元106，具体配置为：向所述第一信号线发送测试信号，并经由所述第一射频连接器接收测试信号，得到第一S参数；经由所述第二射频连接器向第二回路发送并接收测试信号，得到第二S参数；根据第一S参数和第二S参数进行链路去嵌计算，得到去嵌掉第一射频连接器107、第一信号线104和第二信号线105影响后的目标S参数；根据所述目标S参数计算得到所述两个连接件的电气特性。

具体的，通过第一射频连接器107向测试主板101上的第一信号线104发送并接收测试信号，得到第一S参数；通过第二射频连接器203向第二回路发送并接收测试信号，得到第二S参数；根据第一S参数和第二S参数进行链路去嵌计算，得到去嵌掉第一射频连接器107、测试主板101上的第一信号线104和测试基板上的第二信号线105影响后的目标S参数；根据目标S参数计算得到待测连接器103的电气特性。这样，通过设计去嵌链路结构200，配合信号分析单元106，运用去嵌计算，可以得到消除链路影响的目标S参数，进而能够准确定测试出待测连接器103的两个连接件的电气特性。

在一些实施例中，所述根据所述目标S参数计算得到待测连接器103的电气特性包括：对所述目标S参数进行平分运算，得到待测连接器103的单个端子的S参数，根据所述单个端子S参数表征出对应的单个端子的电气特性。

为了帮助理解本发明实施例提供的技术方案，结合图2详细说明如下：在该图示的实施例中，测试主板101的走线104两端分别设置有第一射频连接器107，信号分析单元106为网络分析仪设备，通过测试主板101的第一射频连接器107接口接到网络分析仪设备，发送第一测试信号至测试主板101并环回至网络分析仪设备，进行S参数的测量得到第一S参数值，记为S1参数，得到测量的结果包含四部分：第一射频连接器107+测试主板101上的第一信号线104(两条)+socket端子+测试基板上的第二信号线105的参数。

然后，通过去嵌链路结构200的第二射频连接器203接口接到网络分析仪设备，发送第二测试信号至去嵌链路结构200并环回至网络分析仪设备，进行S参数的测量得到第二S参数值，记为S2参数，测试的结果就包含三部分：第二射频连接器203+第一链路走线201和第二链路走线202的参数。

其中，设计的测试主板101上的第一信号线104与去嵌链路结构200的走线201和202在物理结构和电特性上一致,测试主板101上的第一信号线104两端的第一射频连接器107和去嵌链路结构200的走线两端的射频连接器203在物理结构和电特性上一致，由此可以在接下来的信号计算分析中，利用去嵌计算得到目标S参数。

利用网络分析仪的测试软件PLTS进行链路去嵌，具体为：用S1参数减去S2参数，这样S1参数也就是去嵌掉第一射频连接器107+测试主板101上的第一信号线104(两条)+测试基板上的第二信号线105的影响，得到目标S参数，记为测试值S3参数，其包含socket两个端子的结果，由于两个端子的结构和电特性是一致的端子，再用网络分析仪软件PLTS平分S3参数，计算得出单个socket端子的S4参数。

应当理解，测试装置参与信号传输的回路中实际还应该包括焊锡球，由于其对测试结果的影响微乎其微，可以忽略不计，因此在计算中没有纳入其中。当然，如果加入也是同样的去嵌计算方法，对应参与计算的参量需要适应调整。

此外，S参数的计算本质上是作矩阵运算，真实软件PLTS矩阵运算较为复杂，为突显本发明创新主旨所在，对其具体运算过程就不再赘述，仅从去嵌的原理或执行的任务上示意其计算过程如下：

S1＝第一射频连接器107+测试主板101上的第一信号线104(两条)+socket端子+测试基板上的第二信号线105；

S2＝第二射频连接器203+第一链路走线201和第二链路走线202；

测试主板101上的第一信号线104两端的第一射频连接器107＝去嵌链路结构200的第二射频连接器203；

2条测试主板101上的第一信号线104＝第一链路走线201和第二链路走线202；

S3＝S1-S2＝socket端子；

S4＝S3/2＝单个Socket端子S参数。

通过以上的测试和运算过程就可以实现在系统实际产品socket工作场景下，socket端子的电气特性测量。

所述第一测试信号和第二测试信号可以选择适合于测量连接器高频电气特性的信号，例如正弦波、方波、三角波等。可以理解的是，Socket在实际应用中，还会受到上方器件的压应力，为了可以测量Socket在实际应用中的真实的电气特性，在一些实施例中，所述测试主板和测试基板压力接触，以将待测连接器压合于之间，仿真真实应用状态。

所述装置还包括：压合扣具109，配置为压合在所述测试基板102上，以模拟仿真实际芯片工作时受到的压应力。

本实施例中，通过设置压合扣具109，向测试基板102上施加压应力，以模拟仿真实际芯片工作时受到的压应力，可以反映出实际Socket工作状态下的真实电气特性，从而提高测试的准确性。

请参看图4所示，在一些可替代图1所示的技术方案的实施例中，测试装置100，包括：

测试主板101，布设有至少一个第一信号线104；

测试基板102，布设有多个第三信号线111；

待测连接器103，位于测试主板101和测试基板102之间并包括多个连接件1031(1032)；其中，每个第一信号线104的一端分别与每个连接件的靠近测试主板的一端连接，该每个连接件的靠近测试基板的一端与一个第三信号线111连接；

信号分析单元，与至少一个所述第三信号线111连接，并配置为向所述第一信号线发送测试信号，并经由所述第三信号线111传输的测试信号来测试每个所述连接件的电气特性。

在该实施例中，仍然可以适应Socket布局，进行逐个测量连接件的高频电气特性。

为了保证被测端与信号源之间的阻抗匹配，请参看图5所示，在一些实施例中，至少一个所述第三信号线111贯穿所述测试基板，并且所述第三信号线111的第一端和第二端分别暴露于所述测试基板表面，每个连接件的靠近测试基板的一端与所述第三信号线的第一端连接，所述第三信号线111的第二端设置有第三射频连接器108，所述第三射频连接器108与所述信号分析单元连接。

其中，第三射频连接器的设置与前文描述的第一射频连接器设置的作用基本相同，就不再赘述。

该实施例中，所述测试基板102上的各管脚之间无需互联，通过在测试基板102上设计出第三测试射频连接器108，以实现测试信号通过单个连接件后直接环回至信号分析单元106。这样，当测试信号经由第一信号线发送至待测连接器的一个连接件时，可以直接通过该第三射频连接器108传输至信号分析单元106，无需再设置用于所述第二信号线105将两个连接件互联形成回路，依然可以实现连接件的高频电气特性的测试，使得装置整体线路连接布设更简洁。

所述信号分析单元106，配置为向所述测试主板101上的第一信号线104发送测试信号，以及，接收经由所述测试基板102上的第三射频连接器108返回的测试信号，并根据接收到的所述测试信号得到所述每个连接件的电气特性。

其中，第三射频连接器被配置为使被测端(测试主板、待测连接器和测试基板以及互联线组成的部分)和信号源(信号分析仪)之间的阻抗相匹配，以实现较高质量的信号传输，提高测量准确性。

同样地，如图6所示，本实施例中，类似于前述实施例，也需要设置去嵌链路结构200，该去嵌链路结构200对应测试主板101上的第一信号线104结构设置，其结构和电特性一致，与前述实施例不同之处在于：第一链路走线201与第二链路走线202是分别设置的，彼此间不进行互联，测试时，仅需要将其中一条链路走线单独连接于信号分析单元106即可形成回路进行测试。

同样地，去嵌计算原理与前述实施例的计算原理相同，利用安装有待测连接器103的测试回路的S1参去嵌掉去嵌链路结构200的S2参即得出目标S参。

在本发明实施例中，由于在测试基板的接合点上设置第二射频连接器108，替代第二信号线105互联两个连接件的技术方案，可以避免针脚之间的互联，从而减少了信号传输的干扰和损耗，而且电路结构简单。同时，由于测试主板的设置与真实芯片主板上的管脚排布一致，将待测连接器安装于其上，并形成测试回路，可以更好地模拟真实的信号传输环境，从而提高了测试的准确性和可靠性。

当然，在该实施例中，当需要在测试基板102上设置压合扣具109以模拟仿真实际芯片工作时受到的压应力时，则需要设计特定的开口扣具来压合测试基板102，保证第三射频连接器108与测试基板102之间不发生安装位干涉，并且能够让射频连接器108的信号传输出来。

因此，在一些实施例中，所述压合扣具109上设置开口110，用于将射频连接器108的引线引出连接于信号分析单元106，该开口的底部截面形成的空间应能容纳所述第三射频连接器108。在一些实施例中，所述开口110为通孔。

为了避免第三射频连接器108传输信号过程中受到测试基板102的金属层的影响和干扰，在一些实施例中，所述开口110的内壁镀金属屏蔽层。本发明实施例中，通过在开口的内壁镀金属屏蔽层，在一定程度上可以保证环回至信号分析单元106的测试信号质量。

根据上述公开可知，本发明实施例提供的测试装置，便于适应Socket的针脚布局进行测量，而且可以提高Socket高频电气特性测试准确性。

实施例二

请参看图2和图5所示，本发明实施例还提供一种连接器高频电气特性测试方法，其包括以下步骤：

S110、经由测试主板101的一个第一信号线将第一测试信号发送至待测连接器的第一连接件1031；

S120、接收经由第二信号线105、待测连接器103的第二连接件1032及测试主板的另一个第一信号线104环回的第一测试信号，其中，所述待测连接器103，位于所述测试主板101和测试基板102之间并包括多个连接件1031(1032/1033)；其中，两个第一信号线104的一端分别与两个连接件1031和1032的靠近测试主板的一端连接，所述两个连接件的靠近测试基板102的一端通过第二信号线105连接形成回路，该两个连接件分别为所述第一连接件1031和第二连接件1032；

需要说明的是，在各实施例说明中所使用的附图，为使各构成要素在图上能够清楚的展示，有时，可能会以不同比例尺展示各构成要素，这些附图所记载的构成要素的数量、形状、大小的比例，以及，各构成要素的相对位置关系、各构成要素的相互位置或连接关系不限于图示的形式，例如，图1中示意的第一连接件1031和第二连接件1032通过第二信号线105互联，同样，根据测试需要，也可以将第二连接件1032和第三连接件1033通过第二信号线105互联。

S130、基于接收到的环回的第一测试信号，计算得到所述待测连接器的两个连接件(1031和1032)的电气特性。

本发明实施例提供的测试方法，由于设计了安装待测连接器103的测试组主板和以及测试基板102，当需要对连接器的端子进行电气特性测试时，可以直接将其安装至测试主板101上，并通过第二信号线105将待测连接器103的至少两个连接件互联形成回路连接，无需单独将连接器的某根针脚拿出测试，不仅可以适应Socket的针脚布局进行测量，相比于单独对单个端子测试，还可以提高测试效率。

在本发明实施例中，所述基于接收到的环回的第一测试信号计算得到所述待测连接器103的两个连接件的电气特性(步骤S130)包括：

S1301、基于接收到的环回的第一测试信号，通过链路去嵌计算确定出目标S参数。

S1302、根据所述目标S参数分析，表征得到待测连接器103的电气特性，如插入损耗、回波损耗、串扰等。

具体的，该测试方法还可以包括以下步骤：

将第二测试信号发送至去嵌链路结构200的第一链路走线201；所述去嵌链路结构200布设于所述测试主板101上，包括：第一链路走线201与第二链路走线202，所述第一链路走线201第一端与第二链路走线202的第一端通过与所述第二信号线105物理结构和电特性一致的互联线205连接；接收经由所述第二链路走线202环回的第二测试信号；

所述基于接收到的环回的第一测试信号，计算得到所述两个连接件的电气特性(S1301)包括：根据环回的第一测试信号测量得到第一S参数，以及，根据环回的第二测试信号测量得到第二S参数；根据第一S参数和第二S参数进行链路去嵌计算，得到去嵌掉第一射频连接器107、第一信号线104和第二信号线105影响后的目标S参数；根据所述目标S参数计算得到待测连接器103两个连接件的电气特性。

在一些实施例中，所述方法还可以包括以下步骤：

在经由测试主板101的一个第一信号线104将第一测试信号发送至待测连接器的第一连接件1031之前或过程中，所述方法还包括：向所述测试基板102上施加压应力，以模拟仿真实际芯片工作时受到的压应力。这样，可以测试实际socket所受应力下的端子电气特性，提高测试的准确性。

在本发明实施例中，所述向所述测试基板102上施加压应力可以通过以下方式实现：

将压合扣具109安装在所述测试基板102上；通过调节所述压合扣具的压力大小，使得所述待测连接器103受到预设的压应力。

在本发明实施例中，所述压合扣具可以是任何一种具有压合功能的装置，在压合扣具与测试基板102之间还可以设置一些弹性件，例如弹簧或柔性绵等。

需要说明的是，该实施例提供的方法可以以软件的形式固化于某一制造的产品中，形成图2和图3所示的测试装置，当用户在使用该产品时，可以再现本申请实施例中所述的方法流程，其实现原理和技术效果与实施例一相类似，此处不再赘述。

实施例三

请参看图4至图6，以及图8所示，本发明还实施例提供一种测试方法，可以基于图4所示的一些实施例中的测试装置实施，所述测试方法包括：

经由测试主板101的一个第一信号线103将第一测试信号发送至待测连接器103的第一连接件1031的第一端；

接收经由测试基板102的第三信号线111环回的第一测试信号；其中，所述待测连接器103位于所述测试主板101和测试基板102之间并包括至少一个第一连接件1031，所述第一连接件1031的第一端与所述第一信号线104相连，所述第一连接件1031的第二端与所述第三信号线111相连；

具体的，所述第三信号线111的两端设置有接合点，用于与其它器件附接。

基于接收到的环回的第一测试信号，计算得到所述第一连接件1031的电气特性。

所述接收经由测试基板102的第三信号线111环回的第一测试信号，包括：接收经由第三射频连接器108环回的第一测试信号，以与所述信号分析单元106之间的阻抗相匹配；其中，至少一个所述第三信号线111贯穿所述测试基板102，并且所述第三信号线111的第一端和第二端分别暴露于所述测试基板102表面，每个连接件的靠近测试基板102的一端与所述第三信号线111的第一端连接，所述第三信号线111的第二端设置有第三射频连接器108，所述第三射频连接器108与所述信号分析单元106连接。

该实施例提供的方法可以以软件的形式固化于某一制造的产品中，形成图4至图6任一所示的测试装置，当用户在使用该产品时，可以再现本申请实施例中所述的方法流程，其实现原理和技术效果与实施例一相类似，此处不再赘述。

综上，本发明实施例提供的芯片插座的高频电气特性测试系统及方法：通过设计一个与真实芯片基板上管脚排布一致的测试主板101，待测连接器可以直接安装于其上形成回路连接，从而可以适应Socket的针脚布局进行测量，提高测试效率。

进一步地，通过设置一个与测试基板上的第二信号线105物理结构及电特性一致的去嵌链路结构200，并通过信号分析单元106进行链路去嵌计算，从而消除链路对测量结果的影响，得到真实被测对象的参数，可以提高测试的准确性。

此外，通过向测试基板102上施加压应力，以模拟仿真实际芯片工作时受到的压应力，可以进一步地提高测试的准确性和可靠性。

由此，本发明实施例的连接器高频电气特性测试装置及方法，结构简单、操作方便、测量精确、测试效率高，且适用范围广。

需要说明的是，在本文中，各个实施例之间描述的方案的侧重点不同，但是各个实施例又存在某种相互关联的关系，在理解本申请方案时，各个实施例之间可相互参照；另外，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者测量控制单元不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者测量控制单元103所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者测量控制单元中还存在另外的相同要素。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (17)

1.一种测试装置，其特征在于，所述测试装置包括：

测试主板，布设有多个第一信号线；

测试基板，布设有第二信号线；

待测连接器，位于测试主板和测试基板之间并包括多个连接件；其中，两个第一信号线的一端分别与两个连接件的靠近测试主板的一端连接，所述两个连接件的靠近测试基板的一端通过第二信号线连接；

信号分析单元，与所述两个第一信号线的另一端连接，并配置为经由所述两个第一信号线传输测试信号来测试所述两个连接件的电气特性。

2.根据权利要求1所述的测试装置，其特征在于，所述测试基板包括多个基板管脚，其中，所述两个连接件的靠近测试基板的一端通过基板管脚与所述第二信号线连接。

3.根据权利要求2所述的测试装置，其特征在于，所述待测连接器包括用于连接芯片和芯片主板的连接器，所述芯片包括多个芯片管脚，所述基板管脚与所述芯片管脚的布局一致。

4.根据权利要求1所述的测试装置，其特征在于，所述测试主板上还设有去嵌链路结构，所述去嵌链路结构与所述测试主板上的多个第一信号线的物理结构及电特性一致。

5.根据权利要求4所述的测试装置，其特征在于，所述去嵌链路结构包括：第一链路走线与第二链路走线，所述第一链路走线的第一端与第二链路走线的第一端通过与所述第二信号线的物理结构和电特性一致的互联线连接，以形成第二回路，所述第一链路走线的第二端及第二链路走线的第二端分别用于连接至所述信号分析单元。

6.根据权利要求5所述的测试装置，其特征在于，所述第一信号线的第二端设有第一射频连接器，所述去嵌链路结构的第一链路走线的第二端及第二链路走线的第二端分别设有第二射频连接器；

所述第一射频连接器与所述第二射频连接器分别配置为连接信号分析单元，以分别与其建立射频信号的连接通道。

7.根据权利要求1所述的测试装置，其特征在于，所述信号分析单元，配置为：在接收到经由所述两个第一信号线传输的测试信号之后，测量得到至少两组S参数；

根据该两组S参数，通过链路去嵌计算出目标S参数，以及，根据所述目标S参数表征得到所述两个连接件的电气特性。

8.根据权利要求6所述的测试装置，其特征在于，所述信号分析单元，具体配置为：

向所述第一信号线发送测试信号，并经由所述第一射频连接器接收测试信号，得到第一S参数；

经由所述第二射频连接器向第二回路发送并接收测试信号，得到第二S参数；

根据第一S参数和第二S参数进行链路去嵌计算，得到去嵌掉第一射频连接器、第一信号线和第二信号线影响后的目标S参数；

根据所述目标S参数计算得到所述两个连接件的电气特性。

9.一种测试装置，其特征在于，包括：

测试主板，布设有至少一个第一信号线；

测试基板，布设有多个第三信号线；

待测连接器，位于测试主板和测试基板之间并包括多个连接件；其中，每个第一信号线的一端分别与每个连接件的靠近测试主板的一端连接，该每个连接件的靠近测试基板的一端与一个第三信号线对应连接；

信号分析单元，与至少一个所述第三信号线连接，并配置为向所述第一信号线发送测试信号，并经由所述第三信号线传输的测试信号来测试每个所述连接件的电气特性。

10.根据权利要求9所述的测试装置，其特征在于，至少一个所述第三信号线贯穿所述测试基板，并且所述第三信号线的第一端和第二端分别暴露于所述测试基板表面，每个连接件的靠近测试基板的一端与所述第三信号线的第一端连接，所述第三信号线的第二端设置有第三射频连接器，所述第三射频连接器与所述信号分析单元连接。

11.根据权利要求1或9所述的测试装置，其特征在于，所述装置还包括：压合扣具，配置为压合在所述测试基板上，以模拟仿真实际芯片工作时受到的压应力。

12.一种测试方法，其特征在于，所述方法包括：

经由测试主板的一个第一信号线将第一测试信号发送至待测连接器的第一连接件；

接收经由第二信号线、待测连接器的第二连接件及测试主板的另一个第一信号线环回的第一测试信号，其中，所述待测连接器，位于所述测试主板和测试基板之间并包括多个连接件；其中，两个第一信号线的一端分别与两个连接件的靠近测试主板的一端连接，所述两个连接件的靠近测试基板的一端通过一个第二信号线连接形成回路，该两个连接件分别为所述第一连接件和第二连接件；以及，

基于接收到的环回的第一测试信号，计算得到所述两个连接件的电气特性。

13.根据权利要求12所述的测试方法，其特征在于，所述基于接收到的环回的第一测试信号，计算得到所述两个连接件的电气特性包括：

基于接收到的环回的第一测试信号，通过链路去嵌计算确定出目标S参数；以及，根据所述目标S参数表征得到所述两个连接件的电气特性。

14.根据权利要求12或13所述的测试方法，其特征在于，所述方法还包括：将第二测试信号发送至去嵌链路结构的第一链路走线，并传输至所述第二链路走线；所述去嵌链路结构布设于所述测试主板上，包括：第一链路走线与第二链路走线，所述第一链路走线第一端与第二链路走线的第一端通过与所述第二信号线物理结构和电特性一致的互联线连接；

接收经由所述第二链路走线环回的第二测试信号；

所述基于接收到的环回的第一测试信号，计算得到所述两个连接件的电气特性包括：根据环回的第一测试信号测量得到第一S参数，以及，根据环回的第二测试信号测量得到第二S参数；

根据第一S参数和第二S参数进行链路去嵌计算，得到去嵌掉第一射频连接器、第一信号线和第二信号线影响后的目标S参数；

根据所述目标S参数计算得到所述两个连接件的电气特性。

15.根据权利要求12所述的测试方法，其特征在于，经由测试主板的一个第一信号线将第一测试信号发送至待测连接器的第一连接件之前，所述方法还包括：向所述测试基板上施加压应力，以模拟仿真实际芯片工作时受到的压应力。

16.一种测试方法，其特征在于，所述测试方法包括：

经由测试主板的一个第一信号线将第一测试信号发送至待测连接器的第一连接件的第一端；

接收经由测试基板的第三信号线环回的第一测试信号；其中，所述待测连接器位于所述测试主板和测试基板之间并包括至少一个第一连接件，所述第一连接件的第一端与所述第一信号线相连，所述第一连接件的第二端与所述第三信号线相连；

基于接收到的环回的第一测试信号计算得到所述第一连接件的电气特性。

17.根据权利要求16所述的测试方法，其特征在于，所述接收经由测试基板的第三信号线环回的第一测试信号，包括：接收经由第三射频连接器环回的第一测试信号，以与所述信号分析单元之间的阻抗相匹配；其中，至少一个所述第三信号线贯穿所述测试基板，并且所述第三信号线的第一端和第二端分别暴露于所述测试基板表面，每个连接件的靠近测试基板的一端与所述第三信号线的第一端连接，所述第三信号线的第二端设置有第三射频连接器，所述第三射频连接器与所述信号分析单元连接。