CN117439387A - 电子电路 - Google Patents

Abstract

一种电子电路，包括分压电路、比较电路以及第一开关。分压电路将输出电压分压，而产生第一电压。当第一电压不大于参考电压时，上述比较电路产生一执行电压。第一开关根据执行电压，将输出电压放电。

Description

电子电路

技术领域

本发明是有关于一种可对任一电压节点进行快速放电的电子电路，特别是有关于一种在电源系统关机时主动对输出电压进行放电的电子电路。

背景技术

由于电源系统在产生输出电压时，往往都会利用电容来提升输出电压的稳定性，尤其当输出电压是为直流电压时，较大的电容有助于降低输出电压的涟波。然而，当电源系统关机后，由于大电容需要较长的放电时间的关系，往往使得输出电压放电至零的速度较为缓慢。

此外，现实中偶尔发生使用者因输出电压的放电速度不够快而误认为电源系统并未正常关机或电源系统发生异常，而造成使用者体验不佳，甚至引发抱怨与客诉。此外，以往放电电路的设计需要经由较多的信号来做判断，因此需要较多元件来实现。为了提升使用者体验且减少后续客户服务的负担，有必要针对电源系统关机后的输出电压的放电速度进行优化，同时减少放电电路所需元件以降低成本。

发明内容

本发明在此提出主动对输出电压进行放电的电子电路，当电源系统关机后，本发明所提出的电子电路能够快速的将输出电压放电至接地位准，使得使用者不再因为输出电压的放电速度不够快而误以为电源系统并未正常关机或电源系统发生异常，进而提升使用者的使用体验。此外，本发明提出的电子电路只须经由单一信号来分压判断即可实现，只需较少元件即可实现，进而降低成本。

有鉴于此，本发明提出一种电子电路，包括一分压电路、一比较电路以及一开关。上述分压电路将一输出电压分压，而产生一第一电压。当上述第一电压不大于一参考电压时，上述比较电路产生一执行电压。上述第一开关根据上述执行电压，将上述输出电压放电。

根据本发明的一实施例，上述电子电路更包括一第一二极管、一第一电阻以及一第二电阻。上述第一二极管包括一第一阳极端以及一第一阴极端，其中上述第一阳极端耦接至上述输出电压，上述第一阴极端耦接至一第一节点，其中上述输出电压经上述第一二极管而于上述第一节点产生一内部电压。上述第一二极管更包括一顺向导通电压，上述内部电压等于上述输出电压减去上述顺向导通电压。上述第一电阻耦接于上述第一节点以及上述执行电压之间。上述第二电阻耦接于上述第一开关的控制端以及一接地端之间。

根据本发明的一实施例，上述比较电路包括一电压产生电路、一第二开关以及一比较器。上述电压产生电路用以产生上述参考电压。上述第二开关根据一比较电压而产生上述执行电压。上述比较器比较上述第一电压以及上述参考电压而产生上述比较电压。

根据本发明的一实施例，上述第二开关包括一NPN晶体管。上述NPN晶体管包括一基极端、一集极端以及一射极端，其中上述基极端接收上述比较电压，上述集极端耦接至上述执行电压，上述射极端耦接至上述接地端。

根据本发明的一实施例，当上述第一电压大于上述参考电压时，上述比较电压导通上述NPN晶体管而使上述执行电压是为一低电压位准，上述第一电阻用以限制流经上述NPN晶体管的电流，其中上述第一开关根据上述执行电压而不导通。

根据本发明的一实施例，当上述第一电压不大于上述参考电压时，上述比较电压不导通上述NPN晶体管而使上述执行电压是为一高电压位准，上述第一电阻以及上述第二电阻将上述内部电压分压而产生上述执行电压，其中上述第一开关根据上述执行电压而导通。

根据本发明的一实施例，上述电子电路更包括一齐纳二极管。上述齐纳二极管包括一第二阳极端以及一第二阴极端，其中上述第二阳极端耦接至上述第一开关的控制端，上述第二阴极端耦接至上述执行电压。上述齐纳二极管更包括一逆向导通电压。

根据本发明的一实施例，当上述执行电压是为上述低电压位准时，上述执行电压是大于上述接地端的电压位准且小于上述逆向导通电压而不导通上述齐纳二极管，并且上述第二电阻将上述第一开关的控制端耦接至上述接地端而不导通上述第一开关。

根据本发明的一实施例，当上述执行电压是为上述高电压位准时，上述执行电压是由上述内部电压、上述第一电阻、上述第二电阻以及上述逆向导通电压所决定。

根据本发明的一实施例，上述电子电路更包括一第一电容以及一第二电容。上述第一电容耦接于上述第一节点以及上述接地端之间。上述第二电容耦接于上述执行电压以及上述接地端之间。

根据本发明的一实施例，当上述输出电压进行放电时，上述第一电容用以维持上述内部电压，上述第二电容用以维持上述执行电压，以延长上述输出电压的放电时间。

根据本发明的另一实施例，上述比较电路包括一电压产生电路、一N型晶体管以及一比较器。上述电压产生电路用以产生上述参考电压。上述N型晶体管根据一比较电压而将上述执行电压耦接至上述接地端，上述执行电压直接提供至上述第一开关的控制端。上述比较器比较上述第一电压以及上述参考电压而产生上述比较电压。

根据本发明的一实施例，当上述第一电压大于上述参考电压时，上述比较电压导通上述N型晶体管，且上述N型晶体管将上述执行电压耦接至上述接地端。上述第一电阻用以限制流经上述N型晶体管的电流，且上述第一开关基于上述执行电压而不导通。

根据本发明的一实施例，当上述第一电压不大于上述参考电压时，上述比较电压不导通上述N型晶体管，上述第一电阻以及上述第二电阻将上述内部电压分压而产生上述执行电压，上述第一开关基于上述执行电压而导通。

根据本发明的一实施例，上述电子电路更包括一第三电阻。上述第三电阻耦接于上述输出电压以及上述第一开关之间，其中上述第三电阻用以对输出上述电压进行放电且限制上述输出电压经上述第一开关放电至一接地端的电流。

根据本发明的一实施例，上述分压电路包括一第四电阻以及一第五电阻。上述第四电阻耦接于上述输出电压以及上述第一电压之间。上述第五电阻耦接于上述第一电压以及一接地端之间。

附图说明

图1是显示根据本发明的一实施例所述的电子电路的电路图；

图2是显示根据本发明的另一实施例所述的电子电路的电路图；

图3是显示根据本发明的另一实施例所述的电子电路的电路图；

图4是显示根据本发明的另一实施例所述的电子电路的电路图；以及

图5是显示根据本发明的另一实施例所述的电子电路的电路图。

其中，附图标记说明如下：

100，200，300，400，500：电子装置

110：分压电路

120：比较电路

SW1：第一开关

SW2：第二开关

T1：第一晶体管

T2：第二晶体管

V1：第一电压

VEXE：执行电压

VINT：内部电压

VOUT：输出电压

VF：顺向导通电压

VC：比较电压

VR：参考电压

DO1：第一二极管

R1：第一电阻

R2：第二电阻

R3：第三电阻

R4：第四电阻

R5：第五电阻

C1：第一电容

C2：第二电容

G1：第一栅极端

G2：第二栅极端

D1：第一漏极端

D2：第二漏极端

S1：第一源极端

S2：第二源极端

NA1：第一阳极端

NA2：第二阳极端

NC1：第一阴极端

NC2：第二阴极端

N1：第一节点

VGEN：电压产生电路

CMP：比较器

TB：NPN晶体管

ZD：齐纳二极管

CTL：控制端

TM1：第一端

TM2：第二端

具体实施方式

以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求书所界定者为准。

能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本公开一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。

值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。

图1是显示根据本发明的一实施例所述的电子电路的电路图。如图1所示，电子装置100包括分压电路110、比较电路120以及第一开关SW1。分压电路110用以将输出电压VOUT分压，而产生第一电压V1。比较电路120将第一电压V1与参考电压(图1未显示)相比，而产生执行电压VEXE。第一晶体管T1根据执行电压VEXE，而将输出电压VOUT进行放电。

根据本发明的一实施例，当第一电压V1不大于参考电压时，执行电压VEXE是为高电压位准，第一开关SW1根据为高电压位准的执行电压EXE而将输出电压VOUT进行放电。根据本发明的另一实施例，当第一电压V1大于参考电压时，执行电压VEXE是为低电压位准，第一开关SW1是为不导通。根据本发明的一实施例，第一开关SW1可为N型晶体管。根据本发明的另一实施例，第一开关SW1可为NPN晶体管。根据本发明的另一实施例，第一开关SW1可为继电器。根据本发明的其他实施例，第一开关SW1亦可为其他可作为开关的电子元件。

换句话说，当输出电压VOUT不大于临界值(亦即，第一电压V1不大于参考电压，相当于输出电压VOUT下降至临界值或临界值以下)时，第一开关SW1导通而将输出电压VOUT放电至接地端，以加快输出电压VOUT放电至零的速度；当输出电压VOUT大于临界值(亦即，第一电压V1大于参考电压)时，第一开关SW1不导通以减少功率损耗。

图2是显示根据本发明的另一实施例所述的电子电路的电路图。将电子电路200与图1的电子电路100相比，电阻电路200更包括第一二极管DO1、第一电阻R1、第二电阻R2、第一电容C1、第二电容C2以及第三电阻R3。

第一二极管DO1用以单方向地将输出电压VOUT提供至第一节点N1而产生内部电压VINT，并且第一二极管DO1包括第一阳极端NA1以及第一阴极端NC1，其中第一阳极端NA1耦接至输出电压VOUT，第一阴极端NC1耦接至第一节点N1。根据本发明的一实施例，第一二极管DO1更包括顺向导通电压VF，内部电压VINT是为输出电压VOUT减去顺向导通电压VF。根据本发明的一些实施例，第一二极管DO1可为一般二极管、萧特基二极管或其他任何单项导通元件，在此并未对第一二极管DO1进行限制。

第一电阻R1耦接于第一节点N1以及执行电压VEXE之间，第二电阻R2耦接于第一开关SW1的控制端以及接地端之间。根据本发明的一实施例，第一电阻R1用以限制内部电压VINT提供至比较电路120的电流，并且第一电阻R1以及第二电阻R2将内部电压VINT分压而决定执行电压VEXE的高电压位准。

第一电容C1耦接于第一节点N1以及接地端之间，第二电容耦接于执行电压VEXE以及接地端之间。根据本发明的一实施例，第一电容C1用以维持内部电压VINT，第二电容C2用以维持执行电压VEXE。当输出电压VOUT放电时，第一电容C1以及第二电容C2分别维持内部电压VINT以及执行电压VEXE，使得第一开关SW1得以持续导通，以利延长对输出电压VOUT放电的时间。

第三电阻R3是耦接于输出电压VOUT以及第一开关SW1之间。具体来说，第一开关SW1包括控制端CTL、第一端TM1以及第二端TM2，控制端CTL接收执行电压VEXE，第三电阻R3是耦接于输出电压VOUT以及第一端TM1之间，第二端TM2是耦接至接地端。根据本发明的一实施例，第三电阻R3用以对输出电压做放电并限制输出电压VOUT的放电电流，避免第一开关SW1因过大电流而烧毁。

图3是显示根据本发明的另一实施例所述的电子电路的电路图。如图3所示，分压电路110包括第四电阻R4以及第五电阻R5。第四电阻R4耦接于输出电压VOUT以及第一电压V1之间，第五电阻R5耦接于第一电压V1以及接地端之间。

如图3所示，比较电路120包括电压产生电路VGEN、比较器CMP以及第二开关SW2。电压产生电路VGEN用以产生参考电压VR，比较器CMP将第一电压V1与参考电压VR相比，而产生比较电压VC。第二开关SW2是耦接于执行电压VEXE以及接地端之间，且根据比较电压VC而产生执行电压VEXE。

根据本发明的一实施例，第一开关SW1可为N型晶体管。根据本发明的另一实施例，第一开关SW1可为NPN晶体管。根据本发明的另一实施例，第一开关SW1可为继电器。根据本发明的其他实施例，第一开关SW1亦可为其他可作为开关的电子元件。根据本发明的一实施例，比较器CMP是由内部电压VINT所供电。

根据本发明的一实施例，当第一电压V1大于参考电压VR时，代表输出电压VOUT大于临限值，比较器CMP输出的比较电压VC将第二开关SW2导通，并将执行电压VEXE下拉至低电压位准。此外，第一电阻R1用以限制流经第二开关SW2的电流，以避免第二开关SW2因大电流而烧毁。

根据本发明的另一实施例，当第一电压V1不大于参考电压VR时，代表输出电压VOUT不大于临限值，比较器CMP输出的比较电压VC将第二开关SW2不导通，执行电压VEXE是根据内部电压VINT、第一电阻R1以及第二电阻R2而决定。

图4是显示根据本发明的另一实施例所述的电子电路的电路图。将图4的电子电路400与图3的电子电路300相比，第一开关SW1是替换为第一晶体管T1，第二开关SW2是替换为NPN晶体管TB。换句话说，第一开关SW1是以第一晶体管T1实现，第二开关SW2是利用NPN晶体管TB实现。在此以第一开关SW1由第一晶体管T1实现作为说明解释，并未以任何形式限定于此。

第一晶体管T1包括第一栅极端G1、第一漏极端D1以及第一源极端S1，其中第一栅极端G1接收栅极电压VG，第一漏极端D1耦接至第三电阻R3，第一源极端S1耦接至接地端。NPN晶体管TB耦接于执行电压VEXE以及接地端之间，并且根据控制电压VC而导通以及不导通。根据本发明的一实施例，第一晶体管T1是为N型晶体管。

如图4所示，电子电路400更包括齐纳二极管ZD，其中齐纳二极管ZD包括第二阳极端NA2以及第二阴极端NC2，第二阳极端NA2耦接至第一晶体管T1的第一栅极端G1，第二阴极端NC2耦接至执行电压VEXE。此外，齐纳二极管ZD更包括逆向导通电压VR。

根据本发明的一实施例，当第一电压V1大于参考电压VR而将NPN晶体管TB导通时，由于NPN晶体管TB的特性，使得NPN晶体管TB的集极端至射极端的跨压具有一个饱和电压，因此执行电压VEXE的低电压位准略大于接地端的电压位准。根据本发明的一实施例，NPN晶体管TB的集极端至射极端的跨压的饱和电压约为0.2V。当齐纳二极管ZD的逆向导通电压VR大于执行电压VEXE的低电压位准时，第一晶体管T1的第一栅极端G1是由第二电阻R2耦接至接地端而不导通第一晶体管T1。

举例来说，当NPN晶体管TB的集极端至射极端的跨压的饱和电压约为0.2V且第一晶体管T1的临限电压是为0.4V时，由于执行电压VEXE与第一晶体管T1的临限电压较接近，使得第一晶体管T1产生些微导通现象(即，第一晶体管T1操作于次临限区)而产生漏电。

根据本发明的另一实施例，当第一电压V1不大于参考电压VR而将NPN晶体管TB不导通时，第一晶体管T1的第一栅极端G1的栅极电压VG是如公式1所示，执行电压VEXE的高电压位准VH是如公式2所示：

根据本发明的一些实施例，当第一晶体管T1是为低临限电压(low thresholdvoltage)的晶体管时，由于NPN晶体管TB集极端至射极端的跨压具有一个饱和电压的特性，可能造成第一晶体管T1产生些微的导通现象而使第三电阻R3持续发热，齐纳二极管ZD能够有效的抑制NPN晶体管TB集极端至射极端的饱和电压所造成的问题，并搭配第二电阻R2将第一栅极端G1耦接至接地端，而将第一晶体管T1完全不导通。此外，设计者可通过调整第一电阻R1以及第二电阻R2的电阻值而控制栅极电压VG，以利于在对输出电压VOUT进行放电时能够完全导通第一晶体管T1。

图5是显示根据本发明的另一实施例所述的电子电路的电路图。将图5的电子电路500的比较电路120与图4的电子电路400的比较电路120相比，图4的NPN晶体管TB是替换为第二晶体管T2。根据本发明的一实施例，第二晶体管T2是为N型晶体管。

第二晶体管T2包括第二栅极端G2、第二漏极端D2以及第二源极端S2，其中第二栅极端G2接收比较电压VC，第二漏极端D2耦接至执行电压VEXE，第二源极端S2耦接至接地端。此外，第二晶体管T2根据比较电压VC而导通或不导通。

根据本发明的一实施例，当第一电压V1大于参考电压VR而将第二晶体管T2导通时，第二晶体管T2将执行电压VEXE下拉至接地端的电压位准，并将接地端的电压位准直接提供至第一晶体管T1的第一栅极端G1，使得第一晶体管T1不导通。根据本发明的一些实施例，由于第二晶体管T2能够将执行电压VEXE下拉至接地端的电压位准，因此电子电路500中可省略图4的齐纳二极管ZD，以节省成本。

根据本发明的另一实施例，当第一电压V1不大于参考电压VR而将第二晶体管T2不导通时，第一电阻R1以及第二电阻R2将内部电压VINT分压而产生执行电压VEXE，其中执行电压VEXE是如公式3所示。此外，设计者可通过调整第一电阻R1以及第二电阻R2的电阻值，而使第一晶体管T1完全导通。

如图5所示，本发明是以第一电压V1耦接至比较器CMP的正极端、参考电压VR耦接至比较器CMP的负极端以及第二晶体管T2是为N型晶体管进行说明解释，但并未限定于此。根据本发明的其他实施例，第一电压V1可耦接至比较器CMP的负极端、参考电压VR可耦接至比较器CMP的正极端以及第二晶体管T2是为P型晶体管。

根据本发明的另一实施例，第二晶体管T2亦可为NPN晶体管。当第二晶体管T2是为NPN晶体管且NPN晶体管的漏极端至射极端的跨压的饱和电压小于第一晶体管T1的临限电压时，省略图4的齐纳二极管ZD亦可完全不导通第一晶体管T1。举例来说，当NPN晶体管的漏极端至射极端的跨压的饱和电压约为0.2V且第一晶体管T1的临限电压是为0.7V时，由于执行电压VEXE与第一晶体管T1的临限电压差异较大，约为0.2V的执行电压VEXE亦可将第一晶体管T1完全不导通。

本发明在此提出主动对输出电压进行放电的电子电路，当电源系统关机后，本发明所提出的电子电路能够快速的将输出电压放电至接地位准，使得使用者不再因为输出电压的放电速度不够快而误以为电源系统并未正常关机或电源系统发生异常，进而提升使用者的使用体验。此外，本发明提出的电子电路只须经由单一信号来分压判断即可实现，只需较少元件即可实现，进而降低成本。

Claims (16)

1.一种电子电路，包括：

一分压电路，将一输出电压分压，而产生一第一电压；

一比较电路，其中当上述第一电压不大于一参考电压时，上述比较电路产生一执行电压；以及

一第一开关，根据上述执行电压，将上述输出电压放电。

2.如权利要求1所述的电子电路，更包括：

一第一二极管，包括一第一阳极端以及一第一阴极端，其中上述第一阳极端耦接至上述输出电压，上述第一阴极端耦接至一第一节点，其中上述输出电压经上述第一二极管而于上述第一节点产生一内部电压，其中上述第一二极管更包括一顺向导通电压，上述内部电压等于上述输出电压减去上述顺向导通电压；

一第一电阻，耦接于上述第一节点以及上述执行电压之间；以及

一第二电阻，耦接于上述第一开关的控制端以及一接地端之间。

3.如权利要求2所述的电子电路，其中上述比较电路包括：

一电压产生电路，用以产生上述参考电压；

一第二开关，根据一比较电压而产生上述执行电压；以及

一比较器，比较上述第一电压以及上述参考电压而产生上述比较电压。

4.如权利要求3所述的电子电路，其中上述第二开关包括：

一NPN晶体管，包括一基极端、一集极端以及一射极端，其中上述基极端接收上述比较电压，上述集极端耦接至上述执行电压，上述射极端耦接至上述接地端。

5.如权利要求4所述的电子电路，其中当上述第一电压大于上述参考电压时，上述比较电压导通上述NPN晶体管而使上述执行电压是为一低电压位准，上述第一电阻用以限制流经上述NPN晶体管的电流，其中上述第一开关根据上述执行电压而不导通。

6.如权利要求5所述的电子电路，其中当上述第一电压不大于上述参考电压时，上述比较电压不导通上述NPN晶体管而使上述执行电压是为一高电压位准，上述第一电阻以及上述第二电阻将上述内部电压分压而产生上述执行电压，其中上述第一开关根据上述执行电压而导通。

7.如权利要求6所述的电子电路，更包括：

一齐纳二极管，包括一第二阳极端以及一第二阴极端，其中上述第二阳极端耦接至上述第一开关的控制端，上述第二阴极端耦接至上述执行电压，其中上述齐纳二极管更包括一逆向导通电压。

8.如权利要求7所述的电子电路，其中当上述执行电压是为上述低电压位准时，上述执行电压是大于上述接地端的电压位准且小于上述逆向导通电压而不导通上述齐纳二极管，并且上述第二电阻将上述第一开关的控制端耦接至上述接地端而不导通上述第一开关。

9.如权利要求7所述的电子电路，其中当上述执行电压是为上述高电压位准时，上述执行电压是由上述内部电压、上述第一电阻、上述第二电阻以及上述逆向导通电压所决定。

10.如权利要求2所述的电子电路，更包括：

一第一电容，耦接于上述第一节点以及上述接地端之间；以及

一第二电容，耦接于上述执行电压以及上述接地端之间。

11.如权利要求10所述的电子电路，其中当上述输出电压进行放电时，上述第一电容用以维持上述内部电压，上述第二电容用以维持上述执行电压，以延长上述输出电压的放电时间。

12.如权利要求2所述的电子电路，其中上述比较电路包括：

一电压产生电路，用以产生上述参考电压；

一N型晶体管，根据一比较电压而将上述执行电压耦接至上述接地端，其中上述执行电压直接提供至上述第一开关的控制端；以及

一比较器，比较上述第一电压以及上述参考电压而产生上述比较电压。

13.如权利要求12所述的电子电路，其中当上述第一电压大于上述参考电压时，上述比较电压导通上述N型晶体管，且上述N型晶体管将上述执行电压耦接至上述接地端，其中上述第一电阻用以限制流经上述N型晶体管的电流，且上述第一开关基于上述执行电压而不导通。

14.如权利要求12所述的电子电路，其中当上述第一电压不大于上述参考电压时，上述比较电压不导通上述N型晶体管，上述第一电阻以及上述第二电阻将上述内部电压分压而产生上述执行电压，上述第一开关基于上述执行电压而导通。

15.如权利要求1所述的电子电路，更包括：

一第三电阻，耦接于上述输出电压以及上述第一开关之间，其中上述第三电阻用以对输出上述电压进行放电且限制上述输出电压经上述第一开关放电至一接地端的电流。

16.如权利要求1所述的电子电路，其中上述分压电路包括：

一第四电阻，耦接于上述输出电压以及上述第一电压之间；以及

一第五电阻，耦接于上述第一电压以及一接地端之间。